CN1278429C - 晶体管、集成电路、电光装置、电子设备及其制造方法 - Google Patents

晶体管、集成电路、电光装置、电子设备及其制造方法 Download PDF

Info

Publication number
CN1278429C
CN1278429C CNB2003101195206A CN200310119520A CN1278429C CN 1278429 C CN1278429 C CN 1278429C CN B2003101195206 A CNB2003101195206 A CN B2003101195206A CN 200310119520 A CN200310119520 A CN 200310119520A CN 1278429 C CN1278429 C CN 1278429C
Authority
CN
China
Prior art keywords
film
active
matrix substrate
dielectric film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101195206A
Other languages
English (en)
Other versions
CN1505172A (zh
Inventor
汤田坂一夫
古沢昌宏
青木敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1505172A publication Critical patent/CN1505172A/zh
Application granted granted Critical
Publication of CN1278429C publication Critical patent/CN1278429C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种晶体管及这种晶体管的制造方法，当设计布线结构时，该晶体管允许高自由度并且还可以允许实现产品质量的提高。该晶体管包括源区、漏区、沟道区以及栅绝缘膜和栅电极，每个所述的源区、漏区、沟道区由半导体膜形成。包含源区的半导体膜和包含漏区的半导体膜分离地形成，夹住了绝缘部分的两侧。包含沟道区的半导体膜形成于绝缘部分的顶部。

Description

晶体管、集成电路、电光装置、电子设备及其制造方法
技术领域
本发明涉及一种适用于诸如液晶显示装置、电致发光显示装置和电泳显示装置之类电光装置以及集成电路中的晶体管，并且涉及一种制造该晶体管的方法。本发明还涉及使用该晶体管的集成电路、电光装置以及电子设备。
要求基于2002年12月3日提交的日本申请No.2002-351112的优先权，其内容在此被整体参考。
背景技术
通常，晶体管由源区、漏区和沟道区以及栅绝缘膜和栅电极组成，所述每个源区、漏区和沟道区由半导体膜形成。在典型的晶体管结构中，通过在衬底上创建源区、漏区和沟道区来形成半导体膜，并按顺序将栅绝缘膜和栅电极设置在半导体膜上(例如，参看公开号(JP-A)为No.10-32337的日本专利申请(参看图6))。
在具有上述结构的晶体管中，在衬底上形成岛形半导体膜，并在该给出栅绝缘膜突起和凹坑表面的顶部形成栅绝缘膜。当优化布线结构时，这些突起和凹坑是一种限制。
此外，在具有上述结构的晶体管中，由于沿着栅绝缘膜的顶部延伸形成栅电极，会在栅电极及其布线之间产生级差(difference in level)，这种电极和布线之间的级差别会引起电流泄漏和其他的退化。
本发明从考虑上述环境的角度出发，目的是在设计布线结构时，提供一种允许更大自由度的晶体管，还提供一种改进的产品质量以及一种制造该产品的方法。
本发明另一个目的是提供能够实现提高产品质量和性能的一种集成电路、一种电光装置以及一种电子设备。
发明内容
为了达到上述目的，根据本发明的一个方面，这里提供一种包括源区、漏区和沟道区，以及栅绝缘膜和栅电极的晶体管，每个所述的源区、漏区和沟道区由半导体膜构成，其中包含源区的半导体膜和包含漏区的半导体膜分别形成于绝缘部分的两侧，且包含沟道区的半导体膜形成于绝缘部分上。
根据这种晶体管，当改进布线结构的设计时，可以容易地实现包含沟道区的半导体膜的位置、结构和自由度的优化。
上述晶体管中，在其沟道区一侧，绝缘部分、包含源区的半导体膜和包含漏区的半导体膜的末端表面位置优选的是实质上彼此高度相同。
在这种情况下，当设计包含沟道区的半导体膜的位置和结构时，可以使形成包含沟道区的半导体膜的表面变平，允许优化以达到更大的灵活度。
上述晶体管优选的是进一步包括：包含绝缘部分的第一绝缘层，该第一绝缘层隔开了形成包含源区的半导体膜和包含漏区的半导体膜的各个区域；层压在第一绝缘层上的第二绝缘层，该第二绝缘层隔开了形成包含沟道区的半导体膜的区域，其中栅绝缘膜被层压在沟道区和第二绝缘层之上。
利用这种类型的结构，可以使形成栅绝缘层的表面变平。结果可以实现使栅绝缘层变平。通过使栅绝缘层变平，可以减小栅电极之间的级差、实现诸如减少漏电流之类产品质量的提高并防止退化。
根据本发明的另一方面，这里提供了一种包括本发明晶体管的集成电路。
根据这种集成电路，当设计该晶体管的布线结构时，由于提高了自由度，可以实现性能和产品质量的提高。
根据本发明的另一个目的，这里提供一种电光装置，该电光装置包括作为开关元件的晶体管以及由该晶体管驱动的电光层(electro-opticlayer)，该晶体管包括源区、漏区和沟道区以及栅绝缘膜和栅电极，所述每个源区、漏区和沟道区由半导体膜形成，其中包含源区的半导体膜和包含漏区的半导体膜分别形成于绝缘部分的两侧，并将绝缘部分夹在中间，且包含沟道区的半导体膜形成于所述绝缘部分之上。
根据这种电光装置，当设计该晶体管的布线结构时，由于提高了自由度，可以实现性能和产品质量的提高。
根据本发明的另一方面，这里提供一种包括显示单元的电子设备，该显示单元包括本发明的电光装置。
根据这种电子设备，通过提高电光装置的性能和产品质量，可以提高显示性能和产品质量。
根据本发明的另一方面，这里提供一种制造晶体管的方法，所述晶体管包括源区、漏区和沟道区以及栅绝缘膜和栅电极，所述源区、漏区和沟道区由半导体膜形成，所述方法包括步骤：将包含源区的半导体膜和包含漏区的半导体膜分离地形成于绝缘部分的两侧，并将绝缘部分夹在中间；以及将包含沟道区的半导体膜形成于所述绝缘部分上。
根据这种制造晶体管的方法，在制造晶体管的过程中，分离地形成包含源区的半导体膜和包含漏区的半导体膜，并且将包含沟道区的半导体膜形成于绝缘部分上。所以，当设计晶体管时，易于优化包含沟道区的硅膜的位置和结构，由此提高布线时的自由度。
在上述方法中，形成包含源区的半导体膜和包含漏区的半导体膜的步骤优选的是包括以下步骤：形成分隔预定区域的第一绝缘层；以及在由所述第一绝缘层分隔开的区域上放置包含了杂质的半导体材料。
利用这种方法，在由第一绝缘层隔开的区域上形成了作为包含杂质半导体膜的源区和漏区，所述源区和漏区将绝缘部分夹在中间。
在上述方法中，形成包含沟道区的半导体膜的步骤优选的是包括以下步骤：形成分隔了第一绝缘层上的预定区域的第二绝缘层；在由第二绝缘层隔开的区域放置半导体材料；以及在包含沟道区的半导体膜上形成栅绝缘膜。
利用这种方法，可以使形成栅绝缘层的表面变平。结果可以实现使栅绝缘层变平。通过使栅绝缘层变平，可以减小栅电极的任何级差，并实现诸如减小漏电流之类产品质量的提高和防止退化。
在上述方法中，当形成包含源区的半导体膜、包含漏区的半导体膜、包含沟道区的半导体膜及栅电极中的至少一个时，优选的是使用以液滴形式排放形成材料的液滴排放法(称为喷墨法)。
利用这种方法，材料的损耗很少，并且可以可靠地将预定量的材料放置在预定位置。
附图说明
图1所示为典型的根据本发明晶体管实施例例子的横截面图。
图2A到2D所示为本发明晶体管的制造过程。
图3A到3C所示为本发明晶体管的制造过程。
图4A到4C所示为本发明晶体管的制造过程。
图5A到5C所示为本发明晶体管的制造过程。
图6所示为典型的根据本发明晶体管实施例另一个例子的横截面图。
图7A到7C所示为本发明晶体管的制造过程。
图8所示的俯视图为用于本发明液晶显示装置的一个象素区域的放大部分，该象素区域形成于有源矩阵基板上。
图9所示为本发明的电子设备包括的液晶显示装置的框图。
图10所示为一种个人计算机的说明示意图，该个人计算机作为使用了本发明的液晶显示装置的电子设备的例子。
图11所示为具有TCP的液晶显示装置的说明示意图。
具体实施方式
当说明和演示本发明的上述优选实施例时，应该可以理解这些是本发明的例子且并不认为这是限制。不脱离本发明的实质和范围，可以进行添加、省略、删减以及其他的修改。由此，不认为本发明受到前述说明的限制而是受到所附的权利要求范围的限制。
参考附图，现在给出本发明实施例的说明。
图1所示为典型的根据本发明晶体管实施例例子的横截面图。在图1中，背衬绝缘膜12形成于衬底11上，且在衬底11上形成使用其他晶体硅的晶体管10。晶体管10具有由高密度扩散杂质的硅膜形成的源区20和漏区21、由硅膜形成的沟道区22、栅绝缘膜23以及栅电极24。注意到背衬绝缘膜12的目的是防止任何来自衬底11的污染并为可以形成硅膜20和21的表面状态作准备，不过，在某些情况下省略背衬绝缘膜12。
在本例中，包含源区的硅膜20和包含漏区的硅膜21分离地形成于绝缘部分30的两侧。更特别地，具有分隔了预定区域的堤壁(bank)的第一绝缘层31形成于背衬绝缘膜12上，而包含源区的硅膜20和包含漏区的硅膜21分别形成于被第一绝缘层31隔开的区域上。硅膜20和硅膜21都被第一绝缘层31的堤壁围绕且分离地位于堤壁的各一侧部分。注意到绝缘部分30是第一绝缘层31的堤壁的一部分。第一绝缘层31由例如氧化硅膜形成。
第一绝缘层31、包含源区的硅膜20和包含漏区的硅膜21在包含沟道区的硅膜22一侧彼此表面末端(表面末端位置)的高度实质上相同。
沟道区22位于绝缘部分30的顶部，而绝缘部分30位于包含源区的硅膜20和包含漏区的硅膜21之间。更特别地，具有分隔预定区域的堤壁的第二绝缘体形成于第一绝缘层之上，且包含沟道区的硅膜22形成于由第二绝缘体的堤壁分隔的区域。第二绝缘层32由例如氧化硅膜形成。
第二绝缘层32、包含沟道区的硅膜22在栅电极24一侧高度实质上是相同的。
栅电极23位于包含沟道区的硅膜22和第二绝缘层32的顶部，且位于沟道区22和栅电极24之间。
栅电极24位于栅绝缘膜23的顶部并面向夹住栅绝缘膜23的沟道区22。栅电极24的宽度与位于源区20和漏区21之间的绝缘部分30的宽度大致相同或比绝缘部分30稍宽一点。栅电极24形成于与所示附图的纸页表面正交的延伸方向上。
作为层间绝缘膜的第三绝缘膜33形成于栅电极24和第二绝缘层32的顶部，这样就盖住了栅电极24。在第二绝缘层32、第三绝缘层33和栅绝缘膜23内部形成了接触孔35和36。第三绝缘层33上分别形成了经接触孔35与源区20相连的源电极37和经接触孔36与漏区21相连的漏电极38。
注意到在图1中，源区和漏区分别对应着20和21，不过，通过在形成沟道区22之后执行热处理，诸如激光退火，也可以将硅膜20和21中的杂质扩散到与这些区域相邻的硅膜22中。所以，广义上讲，源区包括硅膜20和直接位于硅膜20上的硅膜22，且漏区包括硅膜21和直接位于硅膜21上的硅膜22。
在具有上述结构的晶体管10中，因为包含源区的硅膜20和包含漏区的硅膜21分离地位于绝缘部分30的两侧并夹住了绝缘部分30，并因为包含沟道区的硅膜22位于绝缘部分30的顶部，所以易于优化包含沟道区的硅膜22的位置和结构，由此当设计布线结构时，实现了高自由度。例如，可以灵活地确定硅膜22的宽度、厚度及其位置。
此外，在本例中，由于在沟道区22一侧，绝缘部分30、包含源区的硅膜20和包含漏区的硅膜21的表面实质上彼此的高度相同，所以可以使包括沟道区22的硅膜表面变平，这就可以更灵活地优化包含沟道区的硅膜22的位置和结构。
此外，由于在栅电极24一侧，包含沟道区的硅膜22和第二绝缘层32实质上高度相同，所以可以使形成栅绝缘膜23的表面变平，结果使栅绝缘膜23变平。通过使栅绝缘膜23变平，可以减小栅电极24和栅绝缘膜23顶部的其他布线之间级差，实现诸如减小漏电流之类产品质量的提高并防止退化。
下面将参考图2至图5给出本发明晶体管的制造方法的例子，该方法应用于制造上述晶体管10的过程。
首先，如图2A所示，利用使用诸如四乙氧基硅烷(TEOS)或氧气之类必要原料的等离子CVD方法，在衬底11上由氧化硅膜形成背衬绝缘膜12。可以提供氮化硅膜或氮氧化硅膜作为背衬绝缘膜来取代氧化硅膜。
接着，利用与背衬绝缘膜12所使用的相同的方法，在形成于衬底11上的背衬绝缘膜12之上，由氧化硅膜形成第一绝缘层31。
还可以利用旋转涂层法、滴涂层法、滚动涂层法、掩蔽涂层法、喷雾涂层法或液滴排放法及类似形成背衬绝缘膜12和第一绝缘层31。在这种情况下，例如在将聚硅氮烷(polysilazane)与溶剂混合得到的液体原料涂到基底上之后，利用热处理可以将涂膜变为氧化硅膜。
这里，术语聚硅氮烷是一个用于具有Si-N结合物的聚合体的上位术语。一个聚硅氮烷是[SiH2NH](n为正整数)，即众所周知的polyperhydrosilazane。如果对聚硅氮烷与溶剂混合得到的液体原料进行热处理，液体原料就变成了氧化硅。聚硅氮烷具有很好的抗龟裂性并能够阻挡氧化等离子体，甚至单层都可用做比较厚的绝缘膜。
接着，如图2B所示，通过使用照相平版印刷法来形成图案，可以去除第一绝缘层31中不必要的部分，这样就建立了形成用于源区和漏区的硅膜区域(凹形部分)。即在第一绝缘膜31上形成了抗蚀膜50之后，通过形成图案去除抗蚀膜50中不必要的部分。进一步利用蚀刻去除第一绝缘层31中不必要的部分。结果，在第一绝缘层31上形成了用于形成上述硅膜的分隔区域的堤壁。
注意到，如果通过诸如使用含氟气体使抗蚀膜50的表面暴露给等离子体之类不相容的方法来生成抗蚀膜50的表面，则后续利用液滴排放法形成薄膜的步骤会更为简单。
接着，如图2C所示，将用于形成源区和漏区的硅膜的材料放置在由第一绝缘层31的堤壁分隔开的区域(凹形部分)。此时，在本实施例中用于形成硅膜的材料使用了液体材料且利用液滴排放法将这种液体材料放在合适的位置上。即当将提供的排放喷嘴的喷头51移动到接近衬底11时，将液体材料以液滴形式排放到衬底11上。结果，液体材料被放在第一绝缘层31的凹形部分上，该部分是用于形成硅膜的区域。
液滴排放法的液滴排放技术的例子包括电荷控制法、压力振动法、机电转换法、热电转换法、静电吸附法及类似。在电荷控制法中，利用电荷电极将电荷传给材料，并且当材料的排放方向由偏转电极控制时，从喷嘴排放出材料。在压力振动法中，对材料施加以超高压力(大约30kg/cm2)，这样就可以向喷嘴的远端排放出材料。当没有施加控制电压时，直接从喷嘴排放出材料。如果施加了控制电压，当材料向所有方向滴下时，在该材料和没有从喷嘴中排放出的材料之间会产生静电排斥。在机电转换法(一种压电式方法)中，应用了当压电元件接收到脉冲模式的电信号时会变形的能力。压电元件变形的结果是经过弹性物质对存储材料的空间施加了压力。这样将材料从这个空间推出并从喷嘴中排放出去。在热电转换法中，通过在存储材料的空间中使用加热器迅速地使材料蒸发来产生气泡。接着气泡的压力将空间中的材料排放出去。在静电吸附法中，向存储材料的空间施加以微小的压力以在喷嘴形成材料的凹凸面。这种状态下，在加了静电吸引之后就会将材料拖出。除了这些之外，还可以使用诸如改变电场建立的流动粘稠度的方法和利用电火花排放材料的方法之类的技术。在这些方法中，机电转换法(压电法)的优点在于由于不对材料进行加热，不会影响材料的成分。
液滴排放法的优点在于材料的损耗很小，并且可以将预定量的材料可靠地放置在预定位置上。注意到利用液滴排放法，排放的一滴液体材料(即一次流出)的量为例如1到300毫微克。
除硅原子外，将预先包含其他杂质的液体材料用做用于源区和漏区硅膜的液体材料。可以通过将硅化合物和作为杂质的含硼物质(例如十环硼烷)溶解于诸如甲苯之类的有机溶剂中得到一种化合物的例子。
典型的硅化合物有由SinXm(这里，n为整数5或更大，m为整数n或2n-2或2n，X为氢原子和/或氦原子)表示的环系(ring system)。如上所述的典型SinXm硅化合物，一种优选的是n大于等于5且小于等于20，另一种更优选的是n等于5或6。如果n小于5，由环结构引起变形的结果会造成硅化合物变得不稳定，这样处理会很困难。如果n大于20，由于硅化合物的粘结力，会降低硅化合物在溶剂中的溶解性。这就减少了供选择的用于活性使用的溶剂数目。此外，溶剂中可以包括诸如n-戊硅烷、n-己硅烷及n-庚硅烷之类的硅化合物，该溶剂需要上述具有由SinXm表示的环系统的典型硅化合物作为必要成分。
调整化合物成分中十环硼烷的含量，这样在十环硼烷中B原子相对于硅化合物中Si原子的比率近似为0.001％到1％。
接着，如图2D所示，通过剥离抗蚀膜50并通过热处理凝固用于源区和漏区的硅膜中的液体材料，可以形成具有高密度杂质区的硅膜。结果，分别在夹住第一绝缘层31的两侧部分形成了包含源区的硅膜20和包含漏区的硅膜21。
这里，在本实施例中，利用这种硅膜的凝固，第一绝缘层31、包含源区的硅膜20和包含漏区的硅膜21的每一个的顶部表面位置实质上彼此高度相同。当放置各个成形材料时，通过控制排放在各个成形区域上材料的总排放量来调整硅膜20和硅膜21的高度。即在本例中，在形成硅膜20的区域和硅膜22的区域，判断各个液体材料的总排放量，这样硅膜20和硅膜21的顶部表面的位置就与第一绝缘层31的相同。
当形成包含高密度杂质区的硅膜时，也可以首先形成硅膜，随后将杂质原子引入硅膜，而不是在形成硅膜之前就将杂质引入到液体材料中。
为了引入杂质离子，可以使用例如离子掺杂法，该方法利用不可分离的聚集离子注入装置，将氢化物和注入了杂质元素的氢注入。可供选择地，可以使用离子植入法，该方法利用可分离的聚集离子注入装置，只注入希望的杂质离子。可以将注入了杂质的氢化物，诸如，例如用氢稀释到浓度约为0.1％(分别为PH3和B2H6)的三氢化磷或乙硼烷作为用于离子掺杂的原料气体使用。还可以在形成包含高密度杂质区的硅膜时，在硅膜上形成BSG或PSG膜-SOG膜，接着执行诸如退火处理之类的热处理。热处理优选的是包括在300到500℃执行热处理并接着执行高温一短时热处理，诸如灯光退火或激光退火。这促使SOG中的杂质在硅膜中经历固相扩散，并用于形成具有高密度杂质区的硅膜。
接着，如图3A到3B所示，在包含源区的硅膜20、包含漏区的硅膜21以及第一绝缘层31的顶部形成包含沟道区的硅膜22。在本例中，硅膜22的形成与上述硅膜20和硅膜21的形成相同，且包括：形成分隔了形成硅膜22的区域的绝缘层(第二绝缘层32)、在由绝缘层32隔开的区域(凹形部分)上放置液体形成材料，并接着在其上利用执行热处理来凝固液体材料。
即如图3A所示，首先将第二绝缘层32层压在硅膜20、硅膜21和第一绝缘层31的顶部。利用等离子CVD法、SOG法或利用将聚硅氮烷与溶剂混合得到的液体材料涂膜的热交换由氧化硅膜形成第二绝缘层的方式，与形成背衬绝缘膜12的方式相同。
接着，通过使用照相平版印刷法形成图案，可以去除第二绝缘层32中不必要的部分，这样就形成了用于形成硅膜的区域(即凹形部分)，该硅膜用于沟道。即在第二绝缘膜32上形成了抗蚀膜52之后，通过形成图案去除抗蚀膜52中不必要的部分。进一步利用蚀刻去除第二绝缘层32中不必要的部分。结果，在第二绝缘层32上形成分隔了用于形成硅膜的区域的堤壁，该硅膜用于沟道。注意到优选的是通过诸如使用含氟气体使抗蚀膜52的表面暴露给等离子体之类不相容的方法来生成抗蚀膜52的表面。
接着，将用于形成硅膜的材料放置于用于形成硅膜的、由第二绝缘层32的堤壁分隔开的区域中。此时，在本例中，将液体材料用作形成硅膜的材料，且利用上述液滴排放法将这种材料放在适当的位置上。
例如，将包括上述硅化合物的溶液用做用于硅膜的液体材料，该硅膜用于沟道。这种硅化合物溶液的重量浓度约为百分之1到80，并可以根据所希望的硅膜厚度进行调整。如果浓度超过了80％，则可能会发生凝结而不能得到均匀的涂膜。根据必要性并且不消弱目的功能，硅化合物溶液还可以含有微量的表面张力改性剂添加物，诸如氟系、硅系及非离子系。基于非离子的表面张力改性剂可以提高在溶液对涂层物体的润湿性、提高涂膜的级别并且还可以用于防止涂膜产生的微小不规则。
一般地，硅化合物溶液的粘度在1到100mPa s范围内，并可以根据涂层位置及所希望的涂层厚度适当地进行选择。如果粘度超过了100mPas，想要获得均匀的涂膜是困难的。
此外，上述溶液中使用的溶剂在室温下一般气压为0.001到100mmHg。如果气压大于100mmHg，如果利用涂层形成涂膜，则溶剂蒸发得太快，很难形成优良的涂膜。不过，如果溶剂的气压小于0.001mmHg，则干燥过程过长，溶剂会在涂膜上残留硅化合物。这样使在随后的热处理中很难得到优良的硅膜。此外，根据硅化合物溶解性的静态点和溶液的稳定性，优选的是溶剂为烃基溶剂或乙烷基溶剂。更优选的是溶剂为烃基溶剂。
接着，如图3B所示，在剥离了抗蚀膜52之后，利用热处理凝固用于沟道22的硅膜的液体材料。当凝固上述硅化合物时，热处理的温度为例如100到500℃。热处理去除了涂膜中的溶剂并打开了环形硅化合物的环。除此之外，硅化合物分解，并形成了固体硅膜。接着通过执行进一步的高温一短时热处理，诸如再一次灯光退火、激光退火或闪烁退火(flashannealing)，改善了晶体性质、紧密度及与其他膜的粘合性质。在使用激光退火的情况下。这种第二次热处理的处理温度希望可以上升到至少能使硅膜熔化的温度，而加热时间优选的是大约10到80ns。在使用灯光退火的情况下，温度优选的是上升到大约500到1000℃，加热时间为大约几秒到几十秒。在闪烁退火的情况下，温度优选的是可以上升到能使硅膜熔化的温度且加热几微妙。这种处理的结果是形成了包含沟道区的硅膜22并具有优良的结晶性质。
接着，如图3C所示，栅绝缘膜23层压在包含沟道区的硅膜22和第二绝缘层32的顶部。与形成背衬绝缘膜12的方式相同，利用如氧化硅膜，并通过等离子CVD法或对通过聚硅氮烷与溶剂混合得到的液体材料的涂膜进行热转换来形成栅绝缘膜23。
接着，如图4A和4B所示，在栅绝缘膜23上形成栅电极24，所述栅电极包括掺杂硅、硅化物膜以及诸如铝、钽、钼、钛、钨、铜、银或类似的金属。
即如图4A所示，在抗蚀膜53形成于栅绝缘膜23上之后，通过形成图案去除抗蚀膜53中不必要的部分，以形成用于形成栅电极的区域(即凹形部分)。随后，将用于形成栅电极的材料放置于该形成区域中。在本例中，将液体材料用作形成栅电极的材料并利用上述液滴排放法将这种液体材料放在适当的位置上。在将液体材料放在位置上之后，通过热处理去除包含在液体材料中的溶剂以形成固体的栅电极膜。注意到利用在有机溶剂中扩散金属材料微粒得到的液体材料可用作上述液体材料。例如，可以使用在诸如萜品醇(terpineol)或甲苯之类的有机溶剂中扩散微粒直径为8到10nm的银微粒得到的液体材料。除了上述的银(Ag)之外，还可以使用Au、Al、Cu、Ni、Co、Cr、ITO及类似作为导电微粒。
接着，如图4B所示，在上述热处理之后，剥离了抗蚀膜53。此后，利用执行进一步热处理，压实了栅电极膜。结果，在栅绝缘膜23上形成了栅电极24。
接着，如图4C所示，第三绝缘层33形成于栅绝缘膜23和栅电极24之上。与形成背衬绝缘膜12的方式相同，利用等离子CVD法或对液体材料的涂膜进行热转换，由例如氧化硅膜形成第三绝缘层33，利用将聚硅氮烷与溶剂混合得到该液体材料。通过执行进一步热处理，可以进一步压实各个绝缘膜。
接着，如图5A所示，通过使用照相平版印刷法或类似来形成图案，将第二绝缘层32和第三绝缘层33中不必要的部分去除以形成接触孔35和36。
即在第三绝缘层33上形成抗蚀膜54之后，通过形成图案去除抗蚀膜54不必要的部分，并利用蚀刻进一步去除第二绝缘层32、第三绝缘层33不必要的部分。
接着，如图5B所示，在形成上述接触孔之后，进一步通过形成图案去除抗蚀膜53不必要的部分以形成用于形成源电极和漏电极的区域(即凹形部分)。随后，将用于形成源电极和漏电极的材料放置于该形成区域中。在本例中，将液体材料用作形成源电极和漏电极的材料，并利用上述液滴排放法将这种液体材料放在位置上。
利用在液体(例如有机溶剂)中扩散诸如金属的导电物质微粒得到的液体材料可用作用于源电极和漏电极的液体材料。例如，可以使用在诸如萜品醇或甲苯之类的有机溶剂中扩散微粒直径为8到10nm的银微粒得到的液体材料。除了上述的银(Ag)之外，还可以使用Au、Al、Cu、Ni、Co、Cr、ITO及类似作为导电微粒。
在将液体材料放在适当位置上时候，利用热处理去除了包含在液体材料中的溶剂以形成固体的导电膜。这种热处理的温度优选的是大约为溶剂的沸点，可以设为例如80到150℃。注意到此时得到的导电膜是导电微粒的聚合，且活性非常强。所以该热处理优选的是在由惰性气体大气形成的处理空间中进行。
接着，如图5C所示，热处理之后剥离了抗蚀膜54。随后，通过执行进一步的热处理烘烤导电膜。烘烤的温度为例如300到500℃。通过进行这种烘烤，不仅可以降低导电膜自身的电阻值，还可以降低导体(包括半导体)之间的接触电阻。结果，形成了低电阻源电极37和漏电极38，并完成了前面如图1所示的晶体管10。
注意到由多层其他类型的金属形成的电极也可以用作源电极37和漏电极38。例如，因为诸如Al和Cu之类的贱金属(base metal)在空气中比较容易被氧化，所以可以将诸如Ag或类似的在空气中不易被氧化的贵重金属形成电极顶部。除此之外，在上述电极形成之后，可以在最顶部一层形成一个保护层(即保护绝缘层)。
图6所示为典型的根据本发明晶体管实施例另一个例子的横截面图。在图6中，背衬底62形成于衬底61上，而利用其他晶体硅把晶体管60形成于背衬底62上。
本例中的晶体管60的成分和结构实质上与前面图1所示的晶体管10的相同。与图1中所示晶体管10的区别在于本例中晶体管60每一个包含源区的硅膜70和包含漏区的硅膜71在包含沟道区的硅膜72一侧的表面比第一绝缘层81的表面稍微低一点。
作为这种不同结构的结果，本例中的晶体管60具有清楚地分离了与源区70相连的沟道区72的接触部分和与漏区71相连的沟道区72的接触部分的特性。这样，可以达到更稳定的特性。
注意到在本例中的晶体管60中，第二绝缘层82和包含沟道区的硅膜72在栅电极74一侧的表面高度实质上是相同的，利用与图1所示晶体管10相同的方式，实现了形成平的栅绝缘膜73表面。结果，栅绝缘膜73变平了。通过将栅绝缘膜73变平，防止了栅电极74和形成于栅绝缘膜73顶部任意其他布线之间的任何级差，由此减小了漏电流，防止了退化并提高了产品质量。
图7A到7C所示为制造上述晶体管60过程的一部分。特别地，这里将对与图2到图5解释的晶体管10制造方法的例子不同的步骤进行说明。
如图7B所示，在本例的制造方法中，与前面的例子相比，减少了在形成包含源区的硅膜70和包含漏区的硅膜71的区域分别放置的材料量，即减少了在第一绝缘层81的凹形部分液体材料总的排放量。结果，如图7C所示，在随后的热处理中，凝固的硅膜70和71的高度比第一绝缘层81的高度稍微低一点。
图8所示的放大俯视图为用于本发明的液晶显示装置的一个象素区域的部分，该象素区域在有源矩阵基板上被分隔。
图8中，在用于液晶显示装置的有源矩阵基板400上，数据线Sn、Sn+1、...以及扫描线Gm、Gm+1、...将绝缘基板410的顶部分成多个象素区域402。本发明中的晶体管404用于构成各个象素区域402。所以，利用基板400，在液晶显示装置中当设计晶体管布线结构时，可以提高自由度并可实现允许性能和产品质量的提高。
如图9所示，一种由上述液晶显示装置构成的电子设备的结构包括显示信息输出源1000、显示信息处理电路1002、显示驱动电路1004、诸如液晶面板之类的显示面板1006、时钟产生电路1008以及电源电路1010。
显示信息输出源1000的结构包括诸如ROM或RAM之类的存储器、调谐并输出电视信号的调谐电路及类似。显示信息输出源1000基于时钟产生电路1008产生的时钟输出诸如视频信号之类的显示信息。显示信息处理电路1002基于时钟产生电路1008产生的时钟处理并输出显示信息。显示信息处理电路1002可以包括例如放大一极化倒置电路、相位扩展电路、轮转电路、伽马校正电路或箝位电路或类似。显示驱动电路1004驱动液晶显示面板1006的显示，其结构包括扫描侧驱动电路和数据侧驱动电路。电源电路向这些电路中的每一个提供电源。
具有这种结构的电子设备的例子包括如图10所示的为多媒体应用设计的个人计算机(PC)、工程工作站(EWS)以及液晶投影仪、寻呼机、移动电话、文字处理器、电视、反光类型或直接监视类型的视频磁带录像机、电子记事薄、电子桌面计算器、汽车导航装置、POS终端以及安装了触摸面板的装置。
图10所示的个人计算机1200由主体部分1204构成，该主体部分包括键盘1202和包括了上述液晶显示装置的液晶显示屏1206。由于使用了上述液晶显示装置，实现了显示性能和产品质量的提高。
注意到，如图11所示，还可以将一个载带封装(tape carrier package-TCP)1320与两个构成液晶显示基底1304的透明基底1304a和1304b中的一个相连，其中在TCP中由金属导电膜形成的聚酰亚胺带1322上封装了一个IC芯片1324。这样就可以用作构成电子设备一部分的液晶显示装置。通过构造使用本发明晶体管的集成电路运行的IC芯片，当设计晶体管布线结构时，可以提高自由度并可实现允许性能和产品质量的提高。
上述例子中是将TFT基板作为有源矩阵基板进行说明，不过，本发明还可以应用于其他使用两个终端或三个终端元件作为象素开关元件的装置，例如MIM(金属—绝缘体—金属)和MIS(金属—绝缘体—硅)。例如，可以只由导电层和绝缘层来构造使用MIM有源矩阵基板的层压薄膜结构，而不包括半导体层，不过本发明也可以应用于这种情况。此外，本发明并不局限于有源矩阵基板并且还可以应用于不依赖液晶作为显示元件的装置，例如，那些使用电致发光(EL)的装置。本发明还可以应用于具有不同层压薄膜结构的诸如带有TFT的半导体装置、数字反射装置(DMD)及类似的薄膜装置中，该薄膜结构包括导电层、绝缘层并且还包括半导体层。

Claims (14)

1、一种有源矩阵基板，具有在衬底上晶体管，所述晶体管包括源部、漏部、半导体膜、所述半导体膜上的栅绝缘膜、以及所述栅绝缘膜上的栅电极，所述有源矩阵基板包括：
在所述衬底上形成的第一绝缘膜，所述第一绝缘膜将所述源部与所述漏部隔离开；以及
在所述源部的至少一部分上、所述漏部的一部分上和所述第一绝缘膜的至少一部分上形成的半导体膜。
2、根据权利要求1所述的有源矩阵基板，还包括：
在半导体层周围形成的第二绝缘膜，所述第二绝缘膜没有被形成在所述半导体膜上。
3、根据权利要求1所述的有源矩阵基板，还包括：
经由第一接触孔连接到所述源部的源电极，所述第一接触孔至少在所述栅绝缘膜上形成。
4、根据权利要求1所述的有源矩阵基板，还包括：
经由第二接触孔连接到所述漏部的漏电极，所述第二接触孔至少在所述栅绝缘膜上形成。
5、根据权利要求1所述的有源矩阵基板，所述第一绝缘膜的厚度大于所述源部的厚度。
6、根据权利要求1所述的有源矩阵基板，所述第一绝缘膜是围绕所述源部的隔离墙。
7、根据权利要求1所述的有源矩阵基板，所述第一绝缘膜包括氧化硅。
8、根据权利要求1所述的有源矩阵基板，所述源部上的半导体膜的第一部分的厚度与所述第一绝缘膜上的半导体膜的第二部分的厚度不同。
9、根据权利要求1所述的有源矩阵基板，所述源部上半导体膜的一部分的厚度比所述第一绝缘膜上的半导体膜的第二部分的厚度薄。
10、根据权利要求1所述的有源矩阵基板，所述栅电极重叠在所述源部的至少一部分上。
11、一种具有根据权利要求1所述的有源矩阵基板的电光装置。
12、一种具有根据权利要求11所述的电光装置的电子设备。
13、一种形成有源矩阵基板的方法，所述有源矩阵基板具有在衬底上的晶体管，所述晶体管包括源部、漏部、半导体膜、所述半导体膜上的栅绝缘膜、以及所述栅绝缘膜上的栅电极，所述方法包括：
在所述衬底上形成第一绝缘膜，所述第一绝缘膜至少将第一区域和第二区域隔离开；
在所述第一区域上形成所述源部，在所述第二区域上形成漏部；以及
在所述源部的至少一部分上、所述漏部的一部分上和所述第一绝缘膜的至少一部分上形成所述半导体膜。
14、根据权利要求13所述的方法，所述源部是通过从喷嘴排放液体材料而形成的，所述液体材料包括导电材料。
CNB2003101195206A 2002-12-03 2003-12-01 晶体管、集成电路、电光装置、电子设备及其制造方法 Expired - Fee Related CN1278429C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002351112 2002-12-03
JP2002351112A JP4356309B2 (ja) 2002-12-03 2002-12-03 トランジスタ、集積回路、電気光学装置、電子機器

Publications (2)

Publication Number Publication Date
CN1505172A CN1505172A (zh) 2004-06-16
CN1278429C true CN1278429C (zh) 2006-10-04

Family

ID=32753117

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101195206A Expired - Fee Related CN1278429C (zh) 2002-12-03 2003-12-01 晶体管、集成电路、电光装置、电子设备及其制造方法

Country Status (5)

Country Link
US (1) US7084428B2 (zh)
JP (1) JP4356309B2 (zh)
KR (1) KR100594835B1 (zh)
CN (1) CN1278429C (zh)
TW (1) TWI238531B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439086B2 (en) * 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US8247965B2 (en) * 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
JP2005259848A (ja) * 2004-03-10 2005-09-22 Toshiba Corp 半導体装置及びその製造方法
KR100611886B1 (ko) * 2004-06-25 2006-08-11 삼성에스디아이 주식회사 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치
WO2006051457A1 (en) * 2004-11-09 2006-05-18 Polymer Vision Limited Self-aligned process to manufacture organic transistors
JP4865999B2 (ja) * 2004-11-19 2012-02-01 株式会社日立製作所 電界効果トランジスタの作製方法
JP2006195142A (ja) * 2005-01-13 2006-07-27 Future Vision:Kk 配線パターンを有する基板及びそれを用いた液晶表示装置
US7595502B2 (en) 2005-03-04 2009-09-29 Samsung Mobile Display Co., Ltd. Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and display device employing the same
KR100647695B1 (ko) * 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
KR101209046B1 (ko) * 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
JP4506605B2 (ja) * 2005-07-28 2010-07-21 ソニー株式会社 半導体装置の製造方法
KR101240656B1 (ko) * 2005-08-01 2013-03-08 삼성디스플레이 주식회사 평판표시장치와 평판표시장치의 제조방법
US7608892B2 (en) * 2006-04-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5259977B2 (ja) * 2006-04-28 2013-08-07 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5500771B2 (ja) * 2006-12-05 2014-05-21 株式会社半導体エネルギー研究所 半導体装置及びマイクロプロセッサ
JP5325465B2 (ja) * 2008-06-03 2013-10-23 株式会社日立製作所 薄膜トランジスタおよびそれを用いた装置
KR102026603B1 (ko) * 2010-02-05 2019-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102220018B1 (ko) 2010-03-08 2021-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
US8207025B2 (en) * 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5567886B2 (ja) * 2010-04-09 2014-08-06 株式会社半導体エネルギー研究所 半導体装置
KR101809661B1 (ko) * 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
CN103000692A (zh) * 2011-09-14 2013-03-27 鸿富锦精密工业（深圳）有限公司 薄膜晶体管结构及其制造方法
US8952379B2 (en) * 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013039126A1 (en) * 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013042562A1 (en) * 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013042696A1 (en) * 2011-09-23 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
JP5806905B2 (ja) * 2011-09-30 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
JP5912394B2 (ja) * 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130055521A (ko) * 2011-11-18 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자, 및 반도체 소자의 제작 방법, 및 반도체 소자를 포함하는 반도체 장치
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN106311761B (zh) * 2015-06-30 2019-01-08 上海梅山钢铁股份有限公司 一种减少轧机负荷波动的方法
US9768254B2 (en) 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
KR20200069446A (ko) * 2018-12-06 2020-06-17 삼성디스플레이 주식회사 박막트랜지스터와 그것을 구비한 디스플레이 장치 및 그들의 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104439A (ja) 1992-09-18 1994-04-15 Fujitsu Ltd 薄膜トランジスタおよびその製造方法
US6683350B1 (en) * 1993-02-05 2004-01-27 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
JPH086025A (ja) * 1994-04-20 1996-01-12 Sharp Corp 液晶電気光学装置、それを用いた投射型表示システムおよび液晶電気光学装置の駆動方法
JPH1032337A (ja) 1996-07-12 1998-02-03 Seiko Epson Corp 薄膜トランジスタとそれを用いた半導体集積回路および液晶表示装置ならびに薄膜トランジスタの製造方法
KR100295687B1 (ko) 1999-05-25 2001-07-12 김영환 모스 트랜지스터 제조방법
GB9919536D0 (en) * 1999-08-19 1999-10-20 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
US6420218B1 (en) * 2000-04-24 2002-07-16 Advanced Micro Devices, Inc. Ultra-thin-body SOI MOS transistors having recessed source and drain regions
CN1423841A (zh) * 2000-12-21 2003-06-11 皇家菲利浦电子有限公司 薄膜晶体管
US6870225B2 (en) * 2001-11-02 2005-03-22 International Business Machines Corporation Transistor structure with thick recessed source/drain structures and fabrication process of same
US20030227014A1 (en) * 2002-06-11 2003-12-11 Xerox Corporation. Process for forming semiconductor layer of micro-and nano-electronic devices
US6890868B2 (en) * 2002-10-17 2005-05-10 Xerox Corporation Process for depositing gelable composition that includes dissolving gelable composition in liquid with agitating to disrupt gelling

Also Published As

Publication number Publication date
JP4356309B2 (ja) 2009-11-04
US20050029591A1 (en) 2005-02-10
US7084428B2 (en) 2006-08-01
TWI238531B (en) 2005-08-21
KR20040048829A (ko) 2004-06-10
CN1505172A (zh) 2004-06-16
TW200425520A (en) 2004-11-16
JP2004186393A (ja) 2004-07-02
KR100594835B1 (ko) 2006-06-30

Similar Documents

Publication Publication Date Title
CN1278429C (zh) 晶体管、集成电路、电光装置、电子设备及其制造方法
CN1755943B (zh) 具有半导体元件的显示器件及其制造方法
CN1051878C (zh) 半导体器件及其制造方法和透明导电薄膜的制造方法
CN100405530C (zh) 薄膜器件的制造方法
CN101369604B (zh) 半导体装置及其制造方法
CN1106694C (zh) 半导体器件
CN101442106B (zh) 半导体装置及其制造方法、液晶电视和el电视
CN1913146A (zh) 薄膜导体及其制造方法
US8541785B2 (en) Display device
US9362307B2 (en) Thin film transistor, electronic device having the same, and method for manufacturing the same
KR100614074B1 (ko) 박막 디바이스의 제조 방법 및 트랜지스터의 제조 방법
CN1678952A (zh) 包括薄膜电路元件的电子器件的制造
JP2006041457A (ja) 薄膜トランジスター構造及び製作方法
CN1702532A (zh) 薄膜晶体管、具有该晶体管的平板显示器及其制造方法
JP2003318193A (ja) デバイス、その製造方法及び電子装置
CN1773341A (zh) 制造柔性显示装置的方法
CN1790750A (zh) 薄膜晶体管、其制造方法、显示设备及其制造方法
CN101051671A (zh) 晶体管、像素电极基板、电光装置、电子装置和半导体元件的制造方法
CN1265430C (zh) 低温多晶硅薄膜晶体管及其多晶硅层的制造方法
CN1531112A (zh) 薄膜晶体管及其生产方法
CN101236973B (zh) 半导体装置以及其制造方法
CN1811570A (zh) 薄膜晶体管阵列面板、液晶显示器及其制造方法
CN107481938B (zh) 显示面板、显示装置及低温多晶硅薄膜晶体管的制备方法
CN1842745A (zh) 薄膜晶体管、薄膜晶体管的制造方法、以及显示器件的制造方法
KR20220127413A (ko) 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061004

Termination date: 20151201

EXPY Termination of patent right or utility model