JP2006313770A

JP2006313770A - 半導体素子のサイリスタ特性検査装置及び方法

Info

Publication number: JP2006313770A
Application number: JP2005134919A
Authority: JP
Inventors: Masashi Sawae; 雅志澤江
Original assignee: OPUTO SYSTEM KK
Current assignee: OPUTO SYSTEM KK
Priority date: 2005-05-06
Filing date: 2005-05-06
Publication date: 2006-11-16

Abstract

【課題】発光ダイオードやレーザダイオードなどの半導体素子のサイリスタ特性を迅速かつ確実に検出する検査装置及び方法を提供する。
【解決手段】時間経過と共に増加する検査電流Ｉｏを、検査対象の発光ダイオードＬＥＤに印加する定電流回路５と、発光ダイオードＬＥＤの両端電圧Ｖｏを受けて、そのピーク値Ｖｐを保持するピークホールド回路７と、ピークホールド回路の出力電圧Ｖｐと共に、発光ダイオードＬＥＤの両端電圧Ｖｏを受けて、両者の差電圧に対応した出力電圧を発生する差動増幅回路８と、差動増幅回路８の出力電圧Ｖ２が所定値Ｖｒを超えたことを検出するコンパレータ９とを備える。
【選択図】図１

Description

本発明は、発光ダイオードやレーザダイオードなどの半導体素子について、サイリスタ特性を示すか否かを検出する検査装置及び検査方法に関する。

発光ダイオード(ＬＥＤ：Light Emitting Diode)や、レーザダイオード(ＬＤ：laser diode)は、これらに印加される電流に対応した光を発生する半導体素子である。そして、一般には、電流の増加に合わせて両端電圧が増加する特性を示している。

しかしながら、製造上の不具合などから、印加電流の増加に反して両端電圧が降下するサイリスタ特性を示す素子も存在する。このようなサイリスタ特性は、この種の半導体素子にとっては不良特性であるため、これを検査工程において確実に検出する必要がある。但し、この検査動作のために長時間を要したのでは、製造効率を悪化させることになるので妥当性を欠く。

本発明は、上記の問題点に鑑みてなされたものであって、迅速かつ確実にサイリスタ特性を検出できる半導体素子の検査装置及び検査方法を提供することを目的とする。

上記の目的を達成するため、本発明は、半導体素子のサイリスタ特性を検出する検査装置であって、時間の経過に合わせて増加する検査電流を、検査対象の半導体素子に印加する電流駆動部と、前記検査電流の印加された前記半導体素子の両端電圧を受けて、そのピーク値を保持して出力するピークホールド部と、前記ピークホールド部の出力電圧と共に、前記半導体素子の両端電圧を受けて、両電圧の差電圧に対応した出力電圧を発生する差動部と、前記差動部の出力電圧が所定値を超えたことを検出する検出部とを特徴的に備えている。

また、本発明は、時間の経過に合わせて増加する検査電流を、検査対象の半導体素子に印加する電流駆動部と、前記検査電流の印加された前記半導体素子の両端電圧を受けて、そのピーク値を保持して出力するピークホールド部と、前記ピークホールド部の出力電圧と共に、前記半導体素子の両端電圧を受けて、両電圧の差電圧に対応した出力電圧を発生する差動部と、前記差動部の出力電圧が所定値を超えたことを検出する検出部とを備えて半導体素子のサイリスタ特性を検出する検査方法である。

上記各発明における検査電流は、時間の経過に合わせて連続的に増加するものでも良いが、好ましくは、時間の経過に合わせて階段状に増加する階段波である。ここで、階段波とは、必ずしも常に増加する波形に限定されず、１ステップ分のレベル増加ごとに、電圧値が降下する休止期間が設けられている波形も含まれる。

また、本発明に係る電流駆動部は、好ましくは、クロック信号発生部と、発生したクロック信号を計数するカウンタと、前記カウンタのデジタル出力をアナログ信号に変換するＤ／Ａ変換部と、Ｄ／Ａ変換部の出力をそのレベルに対応した検査電流に変換する電流変換部とを備えている。

本発明によれば、発光ダイオードやレーザダイオードなどの半導体素子において、迅速かつ確実にサイリスタ特性を検出することができる。

以下、本発明を実施例に基づいて本発明を更に詳細に説明する。図１は、発光ダイオードＬＥＤやレーザダイオードＬＤなどの半導体素子について、そのサイリスタ特性を検出して良否判定を行う検査装置の概略構成を示す回路ブロック図である。ここでは、検査対象素子が発光ダイオードＬＥＤであるとして説明する。

図示の通り、この検査装置は、クロック信号φを発生するクロック発振回路１と、クロック信号φのクロック周期を分周する分周回路２と、分周回路２の出力である計数パルスＣＫをカウントしてパラレルデータを出力するカウンタ３と、カウンタ３の出力をアナログ信号に変換するＤ／Ａコンバータ４と、Ｄ／Ａコンバータ４の出力電圧Ｖｓに応じた検査電流で発光ダイオードＬＥＤを駆動する定電流回路５と、発光ダイオードＬＥＤの両端電圧Ｖｏを増幅するプリアンプ６と、プリアンプ６の出力電圧のピーク値Ｖｐを検出するピークホールド回路７と、ピークホールド回路７の出力Ｖｐとプリアンプ６の出力Ｖ１を受ける差動増幅回路８と、差動増幅回路８の出力電圧Ｖ２と基準電圧Ｖｒを比較してＨ／Ｌレベルの判定データＶｄを出力するコンパレータ９とで構成されている。

クロック発振回路１が生成するクロック信号φのパルス周期は、特に限定されないが、この実施例では、０．１μＳのパルス周期に設定されている。また、分周器２の分周比は、この検査装置に要求される検査速度や、検査対象素子の応答速度などに基づいて決定されるが、通常は１／２〜１／２５６の範囲で決定される。したがって、本実施例では、計数パルスＣＫのパルス周期は、分周比１／２〜１／２５６に対応して、０．２μＳ〜２５．６μＳとなる。

本実施例のＤ／Ａコンバータ４としては、分解能１２ビット、１４ビット、１６ビット程度のものが使用される。したがって、カウンタ３としては、Ｄ／Ａコンバータ４の分解能に合わせて、０〜４０９５を計数する１２ビットカウンタ、０〜１６３８３を計数する１４ビットカウンタ、０〜６５５３５を計数する１６ビットカウンタの何れかが採用される。

何れにしても、カウンタ３は、０〜２^ｎ−１のパラレルデータを出力するので、Ｄ／Ａコンバータ４は、計数パルスＣＫに同期して、ＦＳ（Ｖ）／２^ｎずつ増加する階段波状のアナログ検査電圧Ｖｓを出力する。ここで、ＦＳ（Ｖ）は、Ｄ／Ａコンバータ４のフルスケールの出力電圧値である。

Ｄ／Ａコンバータ４の出力電圧Ｖｓは、定電流回路５において、ＦＳ（Ｉ）／２^ｎずつ増加する階段波Ｉｏに電流変換される。ここで、ＦＳ（Ｉ）は、定電流回路５のフルスケールの電流値であり、検査対象となる半導体素子の測定範囲に応じて決定されるが、本実施例では、１ｍＡ〜１０ｍＡ程度に設計されている。したがって、例えば、ＦＳ（Ｉ）＝１０ｍＡの場合には、１２ビット分解能では階段波Ｉｏのステップ幅が２．４μＡ（＝１０ｍＡ／４０９６）、１６ビット分解能では階段波Ｉｏのステップ幅が０．１５μＡ（＝１０ｍＡ／６５５３６）ということになる。

このような階段波状の検査電圧Ｖｓに対応して、発光ダイオードＬＥＤに流入する検査電流Ｉｏも、ステップ幅が２．４μＡ〜０．１５μＡ程度の階段波状の電流となり、発光ダイオードＬＥＤの両端電圧Ｖｏ（検査電圧）は、検査電流Ｉｏに対応したレベルとなる。この検査電圧Ｖｏは、正常な発光ダイオードの場合には、階段波状の検査電流Ｉｏに対応して増加するが、サイリスタ特性を示す発光ダイオードＬＥＤでは、検査電圧Ｖｏの増加途中でそのレベルが降下する。

この検査電圧Ｖｏはプリアンプ６で増幅されて、ピークホールド回路７及び差動増幅回路８の入力電圧Ｖ１となる。ピークホールド回路７では、入力電圧Ｖ１の増加に応じてピーク値Ｖｐを更新する。そのため、発光ダイオードＬＥＤがサイリスタ特性を示して、検査電流Ｉｏの増加に拘わらず検査電圧Ｖｏが減少した場合でも、ピークホールド回路７の出力電圧Ｖｐは、それまでの最大値を維持することになる。

差動増幅回路８では、ピークホールド回路７の出力電圧であるピーク値Ｖｐと、検査電圧Ｖｏの増幅値Ｖ１との差（Ｖｐ−Ｖ１）に対応した差動電圧Ｖ２を出力する。そして、コンパレータ９では、差動電圧Ｖ２が基準電圧Ｖｒと比較され、差動電圧Ｖ２が基準電圧Ｖｒを超えた場合には、レベルデータＶｄがＬレベルからＨレベルに遷移して、検査対象素子たる発光ダイオードＬＥＤが、サイリスタ特性を有することを示す。すなわち、Ｖ２＞Ｖｒの場合には、その発光ダイオードはＮＧ品ということになる。

図２は、サイリスタ特性を示す発光ダイオードＬＥＤについて、検査電流Ｉｏと、差動増幅器に入力されるピーク値Ｖｐ及び検査電圧の増幅値Ｖ１との関係を図示したものである。最初は、検査電流Ｉｏの増加に応じて、検査電圧の増幅値Ｖ１が増加するので、ピーク値Ｖｐは増幅値Ｖ１に追随して同一値を示している。ところが、検査電流Ｉｏの増加途中からは、検査電圧の増幅値Ｖ１が減少するため、ピーク値Ｖｐは、それまでの値を維持することになり（破線部を参照）、増幅値Ｖ１との差電圧（Ｖｐ−Ｖ１）が増加する。そして、この差電圧（Ｖｐ−Ｖ１）が基準値Ｖｒを超えると、コンパレータ９からＨレベルの検知データが出力されることになる。

図３は、定電流回路５の一例を図示したものであり、Ｄ／Ａコンバータ４の出力である階段波Ｖｓを差動増幅するＯＰアンプＡ１と、ボルテージフォロワとして機能するＯＰアンプＡ２と、検査素子である発光ダイオードＬＥＤとが示されている。

図示の回路では、ＯＰアンプＡ１は、Ｄ／Ａコンバータ４の出力電圧Ｖｓと、定電流回路５の出力電圧Ｖｏとを受ける差動増幅回路として機能する。ここで、Ｒ１，Ｒ２，Ｒ３の抵抗値は、電流制限抵抗Ｒｓの値より十分大きい値が選択される。そして、例えば、Ｒ２＝Ｒ３の条件を満たす場合には、発光ダイオードＬＥＤに印加される出力電流Ｉｏは、Ｉｏ＝（Ｒ２／Ｒ１）×Ｖｓ／Ｒｓの定電流値となる。また、（Ｒｓ＋Ｒ３）＝Ｒ２に設定した場合にも、出力電流Ｉｏは、ほぼ（Ｒ２／Ｒ１）×Ｖｓ／Ｒｓとなる。したがって、電流制限抵抗Ｒｓの値を選択することで、任意の定電流源（好適には１ｍＡ〜１０ｍＡ程度）を構成することができる。

図４は、ピークホールド回路７と、差動増幅回路７の一例を示す回路図である。ピークホールド回路７は、非反転型整流回路を構成するＯＰアンプＡ３と、抵抗Ｒ４とコンデンサＣ１の直列接続部と、直列接続部に並列接続されるスイッチング素子（ＦＥＴ）Ｑと、ボルテージフォロアであるＯＰアンプＡ４とを中心に構成されている。

発光ダイオードＬＥＤの検査出力電圧Ｖｏは、プリアンプ６で増幅されるが（図１参照）、プリアンプ６の出力電圧Ｖ１は、ＯＰアンプＡ３を経由してコンデンサＣ１を充電する。このコンデンサＣ１は、通常ＯＦＦ状態であるスイッチング素子Ｑと、ダイオードＤ２によって、放電動作が禁止されて充電状態を維持する。一方、出力電圧Ｖ１が増加する場合には、コンデンサＣ１が更に充電されるので、結局、プリアンプ６の出力電圧Ｖ１のピーク値Ｖｐが、コンデンサＣ１の充電電圧として保持されることになる。なお、各発光ダイオードＬＥＤについて、階段波状の検査電流Ｉｏの印加による一回の検査サイクルが終われば、スイッチング素子ＱにリセットパルスＲＳが供給されて、コンデンサＣ１の充電電圧は放電される。

差動増幅回路７の反転入力端子には、コンデンサＣ１に充電されているピーク値Ｖｐが、ＯＰアンプＡ４を通して供給されている。一方、差動増幅回路７の非反転入力端子には、プリアンプ６の出力電圧Ｖ１が供給されている。そのため、差動増幅回路７の出力は、差電圧Ｖ１−Ｖｐに比例した値となる。この差電圧Ｖ１−Ｖｐは、発光ダイオードＬＥＤが出力する検査電圧の各瞬時値Ｖ１と、それまでの検査電圧のピーク電圧Ｖｐとの差である。

したがって、段階的に増加する検査電流Ｉｏによって発光ダイオードＬＥＤが駆動される本実施例では、正常な発光ダイオードＬＥＤであれば、常にＶ１＞Ｖｐとなって、差動増幅回路７の出力電圧Ｖ２が常に正レベルとなる。一方、検査対象の発光ダイオードＬＥＤが、サイリスタ特性を示す場合には、Ｖ１＜Ｖｐとなって、差動増幅回路７の出力電圧Ｖ２が負レベルとなる。

このような差動増幅回路の出力電圧Ｖ２は、図１に示すように、コンパレータ９の反転入力端子に供給されている。また、コンパレータ９の非反転入力端子には、基準電圧Ｖｒ（この実施例では負レベル）が供給されている。そのため、Ｖ１＜Ｖｐの状態（サイリスタ特性によって電圧Ｖ１が降下している状態）で、差電圧Ｖｐ−Ｖ１の値が増加すると、コンパレータ９の出力がＬレベルから反転して、Ｈレベルに遷移することになる。

正常な発光ダイオードＬＥＤであれば、常にＶ１＞Ｖｐであり、差動増幅回路の出力Ｖ２が正レベルであるから、コンパレータ９の出力は定常的にＬレベルである。そのため、コンパレータ９の出力がＬレベルからＨレベルに反転したことによって、当該発光ダイオードＬＥＤがサイリスタ特性を有することが判定される。

ところで、図１の回路では、発光ダイオードＬＥＤが常に駆動状態になる階段波を使用したが、必ずしも、このような一様に増加する階段波に限定されない。すなわち、発光ダイオードＬＥＤを常に駆動状態とすると、発光ダイオードＬＥＤの発熱によって計測結果が不正確になるおそれがある。そこで、図１の破線で示すように、Ｄ／Ａコンバータ４の後段にアナログスイッチ１０を設けて、階段波の電圧レベルが１ステップ増加するに先立って、その電圧レベルを一度ゼロレベルに戻すのも好適である。この場合には、発光ダイオードＬＥＤが連続駆動されることがなく、制御信号ＣＴＲに同期して動作休止期間が設けられるので、発光ダイオードＬＥＤの発熱の問題を最小限に抑えることができる。

アナログスイッチ１０を設ける回路構成では、コンパレータ９の出力Ｖｄをそのまま使用することができない。そこで、図５に示すように、２つのアンドゲートＧ１，Ｇ２と、遅延回路ＤＬとによって、必要なタイミングのコンパレータ出力Ｖｄだけを取り出すようにしている。

図５の回路では、遅延回路ＤＬは、抵抗Ｒ１０とコンデンサＣ２とで構成され、制御信号ＣＴＲを所定時間τだけ遅延させている。そして、アンドゲートＧ１には、遅延された制御信号ＣＴＬ’と、元の制御信号ＣＴＬとが入力されるので、アンドゲートＧ１からは、遅延時間τだけパルス幅が短くなったゲートパルスＧＴが出力されることになる。

図示の通り、アンドゲートＧ２には、コンパレータ９の出力電圧ＶｄとゲートパルスＧＴとが入力されているため、発光ダイオードＬＥＤの動作休止期間中におけるコンパレータ出力は、アンドゲートＧ２によって阻止されることになる。そのため、アンドゲートＧ２の出力によって、発光ダイオードＬＥＤのサイリスタ特性だけを検出できることになる。

以上、本発明の２つの実施例について具体的に説明したが、具体的な記載内容は、特に本発明を限定ものではなく、本発明の趣旨を逸脱することなく各種の変更が可能である。

例えば、図１のプリアンプ６は、実際には、差動増幅回路で構成されるのが好適であり、また、図４に例示した単純な差動増幅回路に代えて、実際には、計装アンプを使用するのが好適である。なお、ここで計装アンプとは、一対の差動入力端子と、基準端子を電位基準とするシングルエンド出力を持つ回路を意味する。また、図４のピークホールドリセット用のＦＥＴは、普通のトランジスタを使用しても良いのは勿論である。

実施例に係る検査装置の全体構成を示す回路ブロック図である。図１の装置の動作と発光ダイオードのサイリスタ特性を説明する図面である。定電流回路を例示する回路図である。ピークホールド回路を例示する回路図である。図１の装置の変形例を説明する回路図である。図５の回路動作を説明するタイムチャートである。

符号の説明

ＬＥＤ半導体素子（発光ダイオード）
Ｉｏ検査電流
Ｖｏ半導体素子の両端電圧（検査電圧）
Ｖｐピーク値
５電流駆動部（定電流回路）
７ピークホールド部（ピークホールド回路）
８差動部（差動増幅回路）
９検出部（コンパレータ）

Claims

半導体素子のサイリスタ特性を検出する検査装置であって、
時間の経過に合わせて増加する検査電流を、検査対象の半導体素子に印加する電流駆動部と、
前記検査電流の印加された前記半導体素子の両端電圧を受けて、そのピーク値を保持して出力するピークホールド部と、
前記ピークホールド部の出力電圧と共に、前記半導体素子の両端電圧を受けて、両電圧の差電圧に対応した出力電圧を発生する差動部と、
前記差動部の出力電圧が所定値を超えたことを検出する検出部と、
を備えることを特徴とする検査装置。
前記検査電流は、時間の経過に合わせて階段状に増加する階段波である請求項１に記載の検査装置。
前記階段波には、１ステップ分のレベル増加ごとに、電圧値が降下する休止期間が設けられている請求項２に記載の検査装置。
前記電流駆動部は、クロック信号発生部と、発生したクロック信号を計数するカウンタと、前記カウンタのデジタル出力をアナログ信号に変換するＤ／Ａ変換部と、Ｄ／Ａ変換部の出力をそのレベルに対応した検査電流に変換する電流変換部とを備えている請求項１〜３の何れかに記載の検査装置。
時間の経過に合わせて増加する検査電流を、検査対象の半導体素子に印加する電流駆動部と、
前記検査電流の印加された前記半導体素子の両端電圧を受けて、そのピーク値を保持して出力するピークホールド部と、
前記ピークホールド部の出力電圧と共に、前記半導体素子の両端電圧を受けて、両電圧の差電圧に対応した出力電圧を発生する差動部と、
前記差動部の出力電圧が所定値を超えたことを検出する検出部と、
を備えて半導体素子のサイリスタ特性を検出する検査方法。