JP3260533B2 - 電流検出装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ホール素子を用いて電
流強度を検出する電流検出装置に係り、特にホール素子
の不平衡分を補償する電流検出装置に関する。

【０００２】

【従来の技術】ホール素子を用いた電流検出装置の従来
例を図７に示す。図７において、定電圧源３の出力電圧
は、電圧−電流変換器２によって定電圧源３の出力電圧
に正比例した電流に変換される。この電流は、ホール素
子１に制御電流として加えられる。一方、ホール素子１
に加えられる磁界は、図９に示すコア３０によって集め
られ、被測定系の電流を入力する電流入力端子１Ｓ，１
Ｌにて供給された通常５Ａ，３０Ａ，１２０Ａなどの交
流電流は、コア３０によってこの電流値に正比例した磁
界に変換される。

【０００３】この結果、図７に示すホール素子１は、電
流端子Ｔ１−Ｔ２間に流れる図８の制御電流Ａと加えら
れる磁界Ｂの積に正比例した電圧を出力端子Ｔ３−Ｔ４
間に出力する。ホール素子１の出力端子Ｔ３−Ｔ４間に
出力される電圧は、減算器４によって増幅される。反転
増幅器５は、−１倍のゲインをもっており減算器４の出
力電圧を−１倍つまり正負を反転する。

【０００４】

【発明が解決しようとする課題】ところが、従来にあっ
ては、ホール素子１自体に不平衡成分を有している場
合、電流検出結果は、図８Ｃの如く不平衡成分Ｄを含む
電流値となり、正確な電流検出は不可能である。

【０００５】本発明は、上記に鑑みてなされたもので、
その目的とするところは、ホール素子自体の不平衡成分
を自動的に補償し、高精度な電流検出を行なう電流検出
装置を提供することにある。

【０００６】

【課題を解決するための手段】上述の目的を達成する本
発明は、ホール素子に被測定系の電流に正比例した磁界
を加える手段と、一定の直流電圧を出力する定電圧発生
手段と、ホール素子の電流端子間へ上記定電圧発生手段
からの入力電圧に正比例した制御電流を流す電圧−電流
変換手段と、ホール素子の出力電圧を検出するホール電
圧検出手段と、該ホール電圧検出手段で検出したホール
素子の出力電圧の不平衡成分に従いパルス幅変調を行う
パルス幅変調手段と、所定値がプリセットされるととも
に、前記パルス幅変調手段の出力パルスの極性に基づい
てアップ・カウントおよびダウン・カウントを行うアッ
プ／ダウン・カウンタと、該アップ／ダウン・カウンタ
のカウンタ値と前記プリセットされた所定値との差に応
じたホール素子の出力電圧の不平衡成分を補償するため
の補償値を算出する補償値演算手段と、該補償値演算手
段で求められた補償値を電圧に変換するＤ／Ａコンバー
タと、上記ホール素子の一方の電流端子と一方の電圧端
子との間に接続され該Ｄ／Ａコンバータの出力電圧を制
御入力とする可変抵抗素子と、上記アップ／ダウン・カ
ウンタおよび上記補償値演算手段の動作タイミングを制
御する制御信号発生手段とを有することを要旨とする。

【０００７】また、本発明は、一組の電流端子、一組の
出力電圧端子及び不平衡成分を補償する一組の制御端子
を備え、この制御端子の一方にホール素子の不平衡成分
を含めても不平衡成分の影響が他方の端子により補償可
能になる補償可能電圧が加えられたホール素子と、該ホ
ール素子に被測定系の電流に正比例した磁界を加える手
段と、一定の直流電圧を出力する定電圧発生手段と、ホ
ール素子の電流端子間へ上記定電圧発生手段からの入力
電圧に正比例した制御電流を流す電圧−電流変換手段
と、ホール素子の出力電圧を検出するホール電圧検出手
段と、該ホール電圧検出手段で検出したホール素子の出
力電圧の不平衡成分に従いパルス幅変調を行うパルス幅
変調手段と、所定値がプリセットされるとともに、前記
パルス幅変調手段の出力パルスの極性に基づいてアップ
・カウントおよびダウン・カウントを行うアップ／ダウ
ン・カウンタと、該アップ／ダウン・カウンタのカウン
タ値と前記プリセットされた所定値との差に応じたホー
ル素子の出力電圧の不平衡成分を補償するための補償値
を算出する補償値演算手段と、該補償値演算手段で求め
られた補償値を電圧に変換するＤ／Ａコンバータと、該
Ｄ／Ａコンバータの出力電圧をホール素子の制御端子の
他方の端子に印加する手段と、上記アップ／ダウン・カ
ウンタおよび上記補償値演算手段の動作タイミングを制
御する制御信号発生手段とを有することを要旨とする。

【０００８】さらに、本発明は、ホール素子に被測定系
の電流に正比例した磁界を加える手段と、一定の直流電
圧を出力する定電圧発生手段と、ホール素子の電流端子
間へ上記定電圧発生手段からの入力電圧に正比例した制
御電流を流す電圧−電流変換手段と、ホール素子の出力
電圧を検出するホール電圧検出手段と、該ホール電圧検
出手段で検出したホール素子の出力電圧の不平衡成分に
従いパルス幅変調を行うパルス幅変調手段と、所定値が
プリセットされるとともに、前記パルス幅変調手段の出
力パルスの極性に基づいてアップ・カウントおよびダウ
ン・カウントを行う第１アップ／ダウン・カウンタと、
該第１アップ／ダウン・カウンタのカウント値が前記所
定値より大きいか否かによりアップ・カウントおよびダ
ウン・カウントを行う第２アップ／ダウン・カウンタ
と、該第２アップ／ダウン・カウンタのカウンタ値を電
圧に変換するＤ／Ａコンバータと、上記ホール素子の一
方の電流端子と一方の電圧端子との間に接続され、上記
Ｄ／Ａコンバータの出力電圧を制御入力とする可変抵抗
素子と、上記第１アップ／ダウン・カウンタおよび上記
第２アップ／ダウン・カウンタの動作タイミングを制御
する制御信号発生手段とを有することを要旨とする。

【０００９】また、本発明は、一組の電流端子、一組の
出力電圧端子及び不平衡成分を補償する一組の制御端子
を備え、この制御端子の一方にホール素子の不平衡成分
を含めても不平衡成分の影響が他方の端子により補償可
能になる補償可能電圧が加えられたホール素子と、該ホ
ール素子に被測定系の電流に正比例した磁界を加える手
段と、一定の直流電圧を出力する定電圧発生手段と、ホ
ール素子の電流端子間へ上記定電圧発生手段からの入力
電圧に正比例した制御電流を流す電圧−電流変換手段
と、ホール素子の出力電圧を検出するホール電圧検出手
段と、該ホール電圧検出手段で検出したホール素子の出
力電圧の不平衡成分に従いパルス幅変調を行うパルス幅
変調手段と、所定値がプリセットされるとともに、前記
パルス幅変調手段の出力パルスの極性に基づいてアップ
・カウントおよびダウン・カウントを行う第１アップ／
ダウン・カウンタと、該第１アップ／ダウン・カウンタ
のカウント値が前記所定値より大きいか否かによりアッ
プ・カウントおよびダウン・カウントを行う第２アップ
／ダウン・カウンタと、該第２アップ／ダウン・カウン
タのカウンタ値を電圧に変換するＤ／Ａコンバータと、
該Ｄ／Ａコンバータの出力電圧をホール素子の他方の制
御端子に印加する手段と、上記アップ／ダウン・カウン
タおよび上記補償値演算手段の動作タイミングを制御す
る制御信号発生手段とを有することを要旨とする。

【００１０】

【作用】被測定系の電流に相応する制御信号発生手段に
よる制御信号に基づきパルス幅変調手段によるホール素
子の出力電圧に従う出力パルスを計数して、ホール素子
の出力電圧の不平衡分を含んだ正極性および負極性の波
形の平均を採ることにより、不平衡分を取り出し、補償
値を算出して、ホール素子の不平衡分を取除くようにこ
の補償値をホール素子に戻したものである。

【００１１】

【実施例】ここで、図１〜図６を参照して実施例を説明
する。なお、図１にて図７と同一部分は同符号を示す。
図１は第１実施例を示すものであり、定電圧源３の出力
電圧は、電圧−電流変換器２によって定電圧源３の出力
電圧に正比例した電流（図２ Ａ）に変換される。この
電流は、ホール素子１に制御電流として加えられる。一
方、図９にも示す１Ｓ，１Ｌは、被測定系の電流を入力
する電流入力端子で通常５Ａ，３０Ａ，１２０Ａなどの
交流電流が入力される。この電流は、コア３０によって
この電流に正比例した磁界（図２ Ｂ）に変換されホー
ル素子１に加えられる。ホール素子１は、電流端子Ｔ１
−Ｔ２間に流れる制御電流と加えられる磁界の積に正比
例した電圧を出力端子Ｔ３−Ｔ４間に出力する。ホール
素子１の出力端子Ｔ３−Ｔ４間に出力される電圧は、減
算器４によって増幅される。反転増幅器５は、−１倍の
ゲインをもっており減算器４の出力電圧を−１倍つまり
正負を反転する。この反転増幅器５の出力電圧（図２
Ｃ）は、出力端子２０へ出力される。

【００１２】本実施例においては、反転増幅器５の出力
電圧は、更にコンパレータ６に入力される。このコンパ
レータ６は、反転増幅器５の出力電圧を基準電位と比較
し、反転増幅器５の出力電圧が基準電位より高いときは
ハイ・レベル、低いときはロウ・レベルの電圧を出力
し、図２Ｅに示すような出力信号波形を得る。

【００１３】コンパレータ６の次段には、１６ビット・
アップ／ダウン・カウンタが接続される。１６ビット・
アップ／ダウン・カウンタ９のカウンタ値は、制御信号
ＬＤ（図２ ＬＤ）がハイ・レベルの状態で３２７６８
にプリセットされ、制御信号ＥＮがハイ・レベルの間制
御信号ＣＬＫのカウント動作を行う。カウント動作は、
コンパレータ６の出力Ｅがハイ・レベルのときアップ・
カウントを行い、コンパレータ６の出力Ｅがロウ・レベ
ルのときダウン・カウントを行う。つまり、制御信号Ｅ
Ｎのハイ・レベルに当る本来のホール素子１による出力
の一周期にてコンパレータ６の出力の平均が採られ、ホ
ール素子の出力電圧の不平衡分の極性が正のときはアッ
プ／ダウン・カウントを行った結果は３２７６８より大
きくなり、不平衡分の極性が負のときはアップ／ダウン
・カウントを行った結果は３２７６８より小さくなる。
アップ／ダウン・カウントを行った結果の値は、制御信
号ＬＣＫの立上がりで補償値演算部１０に入力される。
補償値演算部１０では、アップ／ダウン・カウントを行
った結果の値と０レベルである３２７６８の差を計算
し、この差からホール素子１の不平衡成分を補償する補
償値を求める。この補償値は制御信号ＬＣＫの立下がり
でＤ／Ａコンバータ１１に入力され電圧に変換される。
Ｄ／Ａコンバータ１１の出力電圧により可変抵抗素子７
の抵抗値が変化し、ホール素子１の不平衡成分がゼロに
なるように作用する。ここで、可変抵抗素子７は、制御
端子Ｃａに入力される電圧によって抵抗値が変化するも
ので、ＦＥＴやＣｄＳフォトカプラなどが用いられる。

【００１４】また、抵抗器Ｒ５は、ホール素子１自体の
不平衡成分を加味しても不平衡成分の影響が＋又は−の
一定方向となるように不平衡成分を構成する抵抗値を有
するものであり、ホール素子自体の不平衡成分の影響が
常に一定方向に決っている場合には、この抵抗器Ｒ５は
不必要となる。

【００１５】図２において波形を確認するに、ホール素
子１に加えられる制御電流波形Ａ、ホール素子に加えら
れる磁界波形Ｂ、電流強度の検出結果である反転増幅器
６の出力波形Ｃ、ホール素子の不平衡分波形Ｄ、コンパ
レータ６の出力波形Ｅ、１６ビット・アップ／ダウン・
カウンタの制御信号ＥＮ、ＬＤおよびＣＬＫ、補償値演
算部１０の制御信号ＬＣＫが存在する。

【００１６】以上説明したように本実施例によれば、可
変抵抗素子７にてホール素子の不平衡成分を補償するよ
う自動的に動作するので、高精度な電流強度の検出を行
なう電流検出装置を得ることができる。

【００１７】図３は、本発明の第２実施例であり、上記
第１実施例との相違点は次のとおりである。ホール素子
１およびホール素子１の不平衡成分を補償する可変抵抗
素子７の代わりに不平衡成分を補償する制御端子（Ｃ
１，Ｃ２）を持つホール素子１を用いる。ホール素子１
の制御端子Ｃ１に加える電圧を正方向に大きくするとホ
ール素子１の不平衡成分は負の方向に大きくなる。一
方、ホール素子１の制御端子Ｃ２に加える電圧を正方向
に大きくするとホール素子１の不平衡成分は正の方向に
大きくなる。そこで、ホール素子自体の不平衡成分を含
めても不平衡成分の影響が制御端子Ｃ１により補償可能
になるような電圧を正電源ＶＤＤ、負電源ＶＳＳ、抵抗
器Ｒ６およびＲ７を用いて制御端子Ｃ１に入力する。一
方、ホール素子１の制御端子Ｃ２には、補償値演算部１
０で求められた補償値をＤ／Ａコンバータ１１で変換し
た電圧を入力する。これによってホール素子１自体の不
平衡成分と制御端子Ｃ１による不平衡成分は、制御端子
Ｃ２に加えられる電圧によりゼロになる。

【００１８】以上のように、この第２実施例によっても
ホール素子１の制御端子Ｃ２に入力される電圧がホール
素子の不平衡成分を補償するよう自動的に変化するの
で、高精度な電流強度の検出を行なう電流検出装置を得
ることができる。

【００１９】図４は、本発明による第３実施例である。
定電圧源３の出力電圧は、電圧−電流変換器２によって
定電圧源３の出力電圧に正比例した電流（図５ Ａ）に
変換される。この電流は、ホール素子１に制御電流とし
て加えられる。一方、図９に示す１Ｓ，１Ｌは、被測定
系の電流を入力する電流入力端子で通常５Ａ，３０Ａ，
１２０Ａなどの交流電流が入力される。この電流は、コ
ア３０によってこの電流に正比例した磁界（図５ Ｂ）
に変換されホール素子１に加えられる。ホール素子１
は、電流端子Ｔ１−Ｔ２間に流れる制御電流と加えられ
る磁界の積に正比例した電圧を出力端子Ｔ３−Ｔ４間に
出力する。ホール素子１の出力端子Ｔ３−Ｔ４間に出力
される電圧は、減算器４によって増幅される。反転増幅
器５は、−１倍のゲインをもっており減算器４の出力電
圧を−１倍つまり正負を反転する。この反転増幅器５の
出力電圧（図５ Ｃ）は、出力端子２０へ出力される。

【００２０】本第３実施例においても、反転増幅器５の
出力電圧はコンパレータ６に入力される。コンパレータ
６は、反転増幅器５の出力電圧を基準電位と比較し、反
転増幅器５の出力電圧が基準電位より高いときはハイ・
レベル、低いときはロウ・レベルの電圧を出力し、図５
Ｅに示すような出力信号波形を得る。

【００２１】コンパレータ６の次段には、１６ビット・
アップ／ダウン・カウンタが接続される。１６ビット・
アップ／ダウン・カウンタ９のカウンタ値は、制御信号
ＬＤ（図５ ＬＤ）がハイ・レベルの状態で３２７６８
にプリセットされ、制御信号ＥＮがハイ・レベルの間制
御信号ＣＬＫのカウント動作を行う。カウント動作は、
コンパレータ６の出力Ｅがハイ・レベルのときアップ・
カウントを行い、コンパレータ６の出力Ｅがロウ・レベ
ルのときダウン・カウントを行う。つまり、制御信号Ｅ
Ｎのハイ・レベルに当る本来のホール素子による出力の
一周期にてコンパレータ６の出力の平均が採られ、ホー
ル素子の出力電圧の不平衡分の極性が正のときはアップ
／ダウン・カウントを行った結果は３２７６８より大き
くなり１６ビット・アップ／ダウン・カウンタ９の出力
端子Ｑ１５にはハイ・レベルの信号が出力される。一
方、不平衡分の極性が負のときはアップ／ダウン・カウ
ントを行った結果は３２７６８より小さくなり、１６ビ
ット・アップ／ダウン・カウンタ９の出力端子Ｑ１５に
はロウ・レベルの信号が出力される。１６ビット・アッ
プ／ダウン・カウンタの出力端子Ｑ１５の信号レベル
は、制御信号ＬＣＫの立上がりでＤ−フリップ・フロッ
プ１２に保持される。Ｄ−フリップ・フロップ１２の出
力端子ＱＮには保持した信号レベルと反対極性の信号レ
ベルが出力される。８ビット・アップ／ダウン・カウン
タ１３は、Ｄ−フリップ・フロップ１２の出力端子ＱＮ
の信号レベルがハイ・レベルのとき制御信号ＬＤの立上
がりでアップ・カウントを行い、出力端子ＱＮの信号レ
ベルがロウ・レベルのとき制御信号ＬＤの立上がりでダ
ウン・カウントを行う。８ビット・アップ／ダウン・カ
ウンタ１３のカウンタ値はＤ／Ａコンバータ１１に入力
され電圧に変換される。Ｄ／Ａコンバータ１１の出力電
圧により可変抵抗素子７の抵抗値が変化する。ここで、
可変抵抗器７は、制御端子Ｃａに入力される電圧によっ
て抵抗値が変化するもので、ＦＥＴやＣｄＳフォトカプ
ラなどが用いられる。

【００２２】また、抵抗器Ｒ５は、ホール素子１自体の
不平衡成分を加味しても不平衡成分の影響が負方向にな
るような抵抗値のものである。ただし、ホール素子自体
の不平衡成分の影響が常に負方向に決まっている場合
は、この抵抗器Ｒ５は不必要である。

【００２３】ホール素子１の不平衡成分の影響が負方向
の場合、１６ビット・アップ／ダウン・カウンタ９の出
力端子Ｑ１５にはロウ・レベルの信号が出力される。出
力端子Ｑ１５のロウ・レベルの信号は、制御信号ＬＣＫ
の立上がりでＤ−フリップ・フロップ１２に保持され、
Ｄ−フリップ・フロップ１２の出力端子ＱＮにはハイ・
レベルの信号が出力される。８ビット・アップ／ダウン
・カウンタ１３は、Ｄ−フリップ・フロップ１２の出力
端子ＱＮの信号レベルがハイ・レベルなので制御信号Ｌ
Ｄの立上がりでアップ・カウントを行う。８ビット・ア
ップ／ダウン・カウンタ１３のカウンタ値はＤ／Ａコン
バータ１１で電圧に変換されるため、Ｄ／Ａコンバータ
１１の出力電圧は正方向に大きくなる。可変抵抗素子７
の制御端子Ｃａに入力され電圧が正方向に大きくなる
と、抵抗値は低くなりホール素子１の不平衡成分の影響
を正方向に変えて行く。従って、ホール素子１の不平衡
成分の影響がゼロになるまで８ビット・アップ／ダウン
・カウンタ１３のカウンタの値は正方向に大きくなり、
可変抵抗素子７の抵抗値は低くなる。

【００２４】図５において波形を確認するに、ホール素
子１に加えられる制御電流波形Ａ、ホール素子１に加え
られる磁界波形Ｂ、電流強度の検出結果である反転増幅
器６の出力波形Ｃ、ホール素子１の不平衡分波形Ｄ、コ
ンパレータ６の出力波形Ｅ、１６ビット・アップ／ダウ
ン・カウンタ９の制御信号ＥＮ、およびＣＬＫ、１６ビ
ット・アップ／ダウン・カウンタ９および８ビット・ア
ップ／ダウン・カウンタ１３の制御信号ＬＤ、Ｄ−フリ
ップ・フロップ１２の制御信号ＬＣＫが存在する。

【００２５】以上説明のように第３実施例においても、
可変抵抗素子７がホール素子の不平衡成分を補償するよ
う自動的に動作するので、高精度な電流強度の検出を行
なう電流検出装置を得ることができる。

【００２６】図６は、本発明の第４実施例である。上記
第３実施例との相違点は次のとおりである。ホール素子
１およびホール素子１の不平衡成分を補償する可変抵抗
素子７の代わりに不平衡成分を補償する制御端子（Ｃ
１，Ｃ２）を持つホール素子１を用いる。ホール素子１
の制御端子Ｃ１に加える電圧を正方向に大きくするとホ
ール素子１の不平衡成分は負の方向に大きくなる。一
方、ホール素子１の制御端子Ｃ２に加える電圧を正方向
に大きくするとホール素子１の不平衡成分は正の方向に
大きくなる。そこで、ホール素子自体の不平衡成分を含
めても不平衡成分の影響が制御端子Ｃ１により補償可能
になるような電圧を正電源ＶＤＤ、負電源ＶＳＳ、抵抗
器Ｒ６およびＲ７を用いて制御端子Ｃ１に入力する。一
方、ホール素子１の制御端子Ｃ２には、８ビット・アッ
プ／ダウン・カウンタ１３のカウンタ値をＤ／Ａコンバ
ータ１１で変換された電圧を入力する。これによってホ
ール素子１自体および制御端子Ｃ１による不平衡成分
は、制御端子Ｃ２に加えられる電圧によりゼロになる。

【００２７】以上説明したように本第４実施例において
もホール素子１の制御端子Ｃ２に入力される電圧がホー
ル素子の不平衡成分を補償するよう自動的に変化するの
で、高精度な電流強度の検出を行なう電流検出装置を得
ることができる。

【００２８】

【発明の効果】以上説明したように不平衡成分を含むホ
ール素子の出力電圧を不平衡成分を含まない制御信号波
形にて平均化することにより不平衡成分のみを取り出し
て補償値を算出しホール素子の不平衡成分を補償するこ
とにより、不平衡成分を除いた高精度な電流強度の検出
を行なうことができた。

【図面の簡単な説明】

【図１】本発明の第１実施例の構成図である。

【図２】第１実施例による波形図である。

【図３】第２実施例の構成図である。

【図４】第３実施例の構成図である。

【図５】第３実施例による波形図である。

【図６】第４実施例の構成図である。

【図７】従来例の構成図である。

【図８】従来例の波形図である。

【図９】磁界を加える構造図である。

【符号の説明】

１ ホール素子 ３ 定電圧源 ４ 減算器 ５ 反転増幅器 ６ コンパレータ ７ 可変抵抗素子 ８ 制御信号発生部 ９，１３ アップ／ダウン・カウンタ １０ 補償値演算部 １１ Ｄ／Ａコンバータ １２ Ｄ−フリップ・フロップ ＥＮ，ＬＤ，ＣＬＫ，ＬＣＫ 制御信号 Ａ 制御電流波形 Ｂ 磁界波形 Ｃ 反転増幅器出力波形 Ｄ ホール素子不平衡分波形 Ｅ コンパレータ出力波形

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 ホール素子に被測定系の電流に正比例し
   た磁界を加える手段と、一定の直流電圧を出力する定電
   圧発生手段と、ホール素子の電流端子間へ上記定電圧発
   生手段からの入力電圧に正比例した制御電流を流す電圧
   −電流変換手段と、ホール素子の出力電圧を検出するホ
   ール電圧検出手段と、該ホール電圧検出手段で検出した
   ホール素子の出力電圧の不平衡成分に従いパルス幅変調
   を行うパルス幅変調手段と、所定値がプリセットされる
   とともに、前記パルス幅変調手段の出力パルスの極性に
   基づいてアップ・カウントおよびダウン・カウントを行
   うアップ／ダウン・カウンタと、該アップ／ダウン・カ
   ウンタのカウンタ値と前記プリセットされた所定値との
   差に応じたホール素子の出力電圧の不平衡成分を補償す
   るための補償値を算出する補償値演算手段と、該補償値
   演算手段で求められた補償値を電圧に変換するＤ／Ａコ
   ンバータと、上記ホール素子の一方の電流端子と一方の
   電圧端子との間に接続され該Ｄ／Ａコンバータの出力電
   圧を制御入力とする可変抵抗素子と、上記アップ／ダウ
   ン・カウンタおよび上記補償値演算手段の動作タイミン
   グを制御する制御信号発生手段とを有することを特徴と
   する電流検出装置。
2. 【請求項２】 一組の電流端子、一組の出力電圧端子及
   び不平衡成分を補償する一組の制御端子を備え、この制
   御端子の一方にホール素子の不平衡成分を含めても不平
   衡成分の影響が他方の端子により補償可能になる補償可
   能電圧が加えられたホール素子と、該ホール素子に被測
   定系の電流に正比例した磁界を加える手段と、一定の直
   流電圧を出力する定電圧発生手段と、ホール素子の電流
   端子間へ上記定電圧発生手段からの入力電圧に正比例し
   た制御電流を流す電圧−電流変換手段と、ホール素子の
   出力電圧を検出するホール電圧検出手段と、該ホール電
   圧検出手段で検出したホール素子の出力電圧の不平衡成
   分に従いパルス幅変調を行うパルス幅変調手段と、所定
   値がプリセットされるとともに、前記パルス幅変調手段
   の出力パルスの極性に基づいてアップ・カウントおよび
   ダウン・カウントを行うアップ／ダウン・カウンタと、
   該アップ／ダウン・カウンタのカウンタ値と前記プリセ
   ットされた所定値との差に応じたホール素子の出力電圧
   の不平衡成分を補償するための補償値を算出する補償値
   演算手段と、該補償値演算手段で求めら れた補償値を電
   圧に変換するＤ／Ａコンバータと、該Ｄ／Ａコンバータ
   の出力電圧をホール素子の制御端子の他方の端子に印加
   する手段と、上記アップ／ダウン・カウンタおよび上記
   補償値演算手段の動作タイミングを制御する制御信号発
   生手段とを有することを特徴とする電流検出装置。
3. 【請求項３】 ホール素子に被測定系の電流に正比例し
   た磁界を加える手段と、一定の直流電圧を出力する定電
   圧発生手段と、ホール素子の電流端子間へ上記定電圧発
   生手段からの入力電圧に正比例した制御電流を流す電圧
   −電流変換手段と、ホール素子の出力電圧を検出するホ
   ール電圧検出手段と、該ホール電圧検出手段で検出した
   ホール素子の出力電圧の不平衡成分に従いパルス幅変調
   を行うパルス幅変調手段と、所定値がプリセットされる
   とともに、前記パルス幅変調手段の出力パルスの極性に
   基づいてアップ・カウントおよびダウン・カウントを行
   う第１アップ／ダウン・カウンタと、該第１アップ／ダ
   ウン・カウンタのカウント値が前記所定値より大きいか
   否かによりアップ・カウントおよびダウン・カウントを
   行う第２アップ／ダウン・カウンタと、該第２アップ／
   ダウン・カウンタのカウンタ値を電圧に変換するＤ／Ａ
   コンバータと、上記ホール素子の一方の電流端子と一方
   の電圧端子との間に接続され、上記Ｄ／Ａコンバータの
   出力電圧を制御入力とする可変抵抗素子と、上記第１ア
   ップ／ダウン・カウンタおよび上記第２アップ／ダウン
   ・カウンタの動作タイミングを制御する制御信号発生手
   段とを有することを特徴とする電流検出装置。
4. 【請求項４】 一組の電流端子、一組の出力電圧端子及
   び不平衡成分を補償する一組の制御端子を備え、この制
   御端子の一方にホール素子の不平衡成分を含めても不平
   衡成分の影響が他方の端子により補償可能になる補償可
   能電圧が加えられたホール素子と、該ホール素子に被測
   定系の電流に正比例した磁界を加える手段と、一定の直
   流電圧を出力する定電圧発生手段と、ホール素子の電流
   端子間へ上記定電圧発生手段からの入力電圧に正比例し
   た制御電流を流す電圧−電流変換手段と、ホール素子の
   出力電圧を検出するホール電圧検出手段と、該ホール電
   圧検出手段で検出したホール素子の出力電圧の不平衡成
   分に従いパルス幅変調を行うパルス幅変調手段と、所定
   値がプリセットされるとともに、前記パルス幅変調手段
   の出力パルスの極性に基づいてアップ・カウントおよび
   ダウン・カウントを行 う第１アップ／ダウン・カウンタ
   と、該第１アップ／ダウン・カウンタのカウント値が前
   記所定値より大きいか否かによりアップ・カウントおよ
   びダウン・カウントを行う第２アップ／ダウン・カウン
   タと、該第２アップ／ダウン・カウンタのカウンタ値を
   電圧に変換するＤ／Ａコンバータと、該Ｄ／Ａコンバー
   タの出力電圧をホール素子の他方の制御端子に印加する
   手段と、上記アップ／ダウン・カウンタおよび上記補償
   値演算手段の動作タイミングを制御する制御信号発生手
   段とを有することを特徴とする電流検出装置。