JPH07225247A - 電流検出装置 - Google Patents
電流検出装置Info
- Publication number
- JPH07225247A JPH07225247A JP6015650A JP1565094A JPH07225247A JP H07225247 A JPH07225247 A JP H07225247A JP 6015650 A JP6015650 A JP 6015650A JP 1565094 A JP1565094 A JP 1565094A JP H07225247 A JPH07225247 A JP H07225247A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- hall element
- current
- output
- down counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Abstract
(57)【要約】
【目的】 ホール素子の出力電圧の不平衡分を補償した
電流検出装置を得る。 【構成】 被測定系の電流に相応する制御信号発生手段
８による制御信号ＥＮにてパルス幅変調手段６によるホ
ール素子１の出力電圧Ｃの出力パルスＥを得て、この出
力パルスＥの正極性と負極性との平均を採り、不平衡分
を取り出して補償値演算部１０にて不平衡成分の補償値
を得たものである。
電流検出装置を得る。 【構成】 被測定系の電流に相応する制御信号発生手段
８による制御信号ＥＮにてパルス幅変調手段６によるホ
ール素子１の出力電圧Ｃの出力パルスＥを得て、この出
力パルスＥの正極性と負極性との平均を採り、不平衡分
を取り出して補償値演算部１０にて不平衡成分の補償値
を得たものである。
Description
【０００１】
【産業上の利用分野】本発明は、ホール素子を用いて電
流強度を検出する電流検出装置に係り、特にホール素子
の不平衡分を補償する電流検出装置に関する。
流強度を検出する電流検出装置に係り、特にホール素子
の不平衡分を補償する電流検出装置に関する。
【０００２】
【従来の技術】ホール素子を用いた電流検出装置の従来
例を図７に示す。図７において、定電圧源３の出力電圧
は、電圧−電流変換器２によって定電圧源３の出力電圧
に正比例した電流に変換される。この電流は、ホール素
子１に制御電流として加えられる。一方、ホール素子１
に加えられる磁界は、図９に示すコア３０によって集め
られ、被測定系の電流を入力する電流入力端子１Ｓ，１
Ｌにて供給された通常５Ａ，３０Ａ，１２０Ａなどの交
流電流は、コア３０によってこの電流値に正比例した磁
界に変換される。
例を図７に示す。図７において、定電圧源３の出力電圧
は、電圧−電流変換器２によって定電圧源３の出力電圧
に正比例した電流に変換される。この電流は、ホール素
子１に制御電流として加えられる。一方、ホール素子１
に加えられる磁界は、図９に示すコア３０によって集め
られ、被測定系の電流を入力する電流入力端子１Ｓ，１
Ｌにて供給された通常５Ａ，３０Ａ，１２０Ａなどの交
流電流は、コア３０によってこの電流値に正比例した磁
界に変換される。
【０００３】この結果、図７に示すホール素子１は、電
流端子Ｔ１−Ｔ２間に流れる図８の制御電流Ａと加えら
れる磁界Ｂの積に正比例した電圧を出力端子Ｔ３−Ｔ４
間に出力する。ホール素子１の出力端子Ｔ３−Ｔ４間に
出力される電圧は、減算器４によって増幅される。反転
増幅器５は、−１倍のゲインをもっており減算器４の出
力電圧を−１倍つまり正負を反転する。
流端子Ｔ１−Ｔ２間に流れる図８の制御電流Ａと加えら
れる磁界Ｂの積に正比例した電圧を出力端子Ｔ３−Ｔ４
間に出力する。ホール素子１の出力端子Ｔ３−Ｔ４間に
出力される電圧は、減算器４によって増幅される。反転
増幅器５は、−１倍のゲインをもっており減算器４の出
力電圧を−１倍つまり正負を反転する。
【０００４】
【発明が解決しようとする課題】ところが、従来にあっ
ては、ホール素子１自体に不平衡成分を有している場
合、電流検出結果は、図８Ｃの如く不平衡成分０を含む
電流値となり、正確な電流検出は不可能である。
ては、ホール素子１自体に不平衡成分を有している場
合、電流検出結果は、図８Ｃの如く不平衡成分０を含む
電流値となり、正確な電流検出は不可能である。
【０００５】本発明は、上記に鑑みてなされたもので、
その目的とするところは、ホール素子自体の不平衡成分
を自動的に補償し、高精度な電流検出を行なう電流検出
装置を提供することにある。
その目的とするところは、ホール素子自体の不平衡成分
を自動的に補償し、高精度な電流検出を行なう電流検出
装置を提供することにある。
【０００６】
【課題を解決するための手段】上述の目的を達成する本
発明は、ホール素子に被測定系の電流に正比例した磁界
を加える手段と、一定の直流電圧を出力する定電圧発生
手段と、ホール素子の電流端子間へ上記定電圧発生手段
からの入力電圧に正比例した制御電流を流す電圧−電流
変換手段と、ホール素子の出力電圧を検出するホール電
圧検出手段と、該ホール電圧検出手段で検出したホール
素子の出力電圧の不平衡分に従いパルス幅変調を行うパ
ルス幅変調手段と、該パルス幅変調手段の出力パルスに
従いアップ・カウントおよびダウン・カウントを行うア
ップ／ダウン・カウンタと、該アップ／ダウン・カウン
タのカウンタ値からホール素子の出力電圧の不平衡分を
補償するための補償値を算出する補償値演算手段と、該
補償値演算手段で求められた補償値を電圧に変換するＤ
／Ａコンバータと、上記ホール素子の一方の電流端子と
一方の電圧端子との間に接続され該Ｄ／Ａコンバータの
出力電圧を制御入力とする可変抵抗素子と、上記アップ
／ダウン・カウンタおよび上記補償値演算手段の動作タ
イミングを制御する制御信号発生手段とを有することを
要旨とする。
発明は、ホール素子に被測定系の電流に正比例した磁界
を加える手段と、一定の直流電圧を出力する定電圧発生
手段と、ホール素子の電流端子間へ上記定電圧発生手段
からの入力電圧に正比例した制御電流を流す電圧−電流
変換手段と、ホール素子の出力電圧を検出するホール電
圧検出手段と、該ホール電圧検出手段で検出したホール
素子の出力電圧の不平衡分に従いパルス幅変調を行うパ
ルス幅変調手段と、該パルス幅変調手段の出力パルスに
従いアップ・カウントおよびダウン・カウントを行うア
ップ／ダウン・カウンタと、該アップ／ダウン・カウン
タのカウンタ値からホール素子の出力電圧の不平衡分を
補償するための補償値を算出する補償値演算手段と、該
補償値演算手段で求められた補償値を電圧に変換するＤ
／Ａコンバータと、上記ホール素子の一方の電流端子と
一方の電圧端子との間に接続され該Ｄ／Ａコンバータの
出力電圧を制御入力とする可変抵抗素子と、上記アップ
／ダウン・カウンタおよび上記補償値演算手段の動作タ
イミングを制御する制御信号発生手段とを有することを
要旨とする。
【０００７】また、本発明は、請求項１記載の発明にお
いて、ホール素子には一組の電流端子と、一組の出力電
圧端子の他に不平衡分を補償する一組の制御端子を備
え、この制御端子の一方に補償可能電圧を加え、他方に
Ｄ／Ａコンバータ電圧出力を得る構造を備えたことを要
旨とする。
いて、ホール素子には一組の電流端子と、一組の出力電
圧端子の他に不平衡分を補償する一組の制御端子を備
え、この制御端子の一方に補償可能電圧を加え、他方に
Ｄ／Ａコンバータ電圧出力を得る構造を備えたことを要
旨とする。
【０００８】さらに、本発明は、ホール素子に被測定系
の電流に正比例した磁界を加える手段と、一定の直流電
圧を出力する定電圧発生手段と、ホール素子の電流端子
間へ上記定電圧発生手段からの入力電圧に正比例した制
御電流を流す電圧−電流変換手段と、ホール素子の出力
電圧を検出するホール電圧検出手段と、該ホール電圧検
出手段で検出したホール素子の出力電圧の不平衡分に従
いパルス幅変調を行うパルス幅変調手段と、該パルス幅
変調手段の出力パルスに従いアップ・カウントおよびダ
ウン・カウントを行う第１アップ／ダウン・カウンタ
と、該第１アップ／ダウン・カウンタ１の極性の正負に
従いアップ・カウントおよびダウン・カウントを行う第
２アップ／ダウン・カウンタ２と、該第２アップ／ダウ
ン・カウンタ２のカウンタ値を電圧に変換するＤ／Ａコ
ンバータと、上記ホール素子の一方の電流端子と一方の
電圧端子との間に接続され、上記Ｄ／Ａコンバータの出
力電圧を制御入力とする可変抵抗素子と、上記第１アッ
プ／ダウン・カウンタおよび上記第２アップ／ダウン・
カウンタの動作タイミングを制御する制御信号発生手段
とを有することを要旨とする。
の電流に正比例した磁界を加える手段と、一定の直流電
圧を出力する定電圧発生手段と、ホール素子の電流端子
間へ上記定電圧発生手段からの入力電圧に正比例した制
御電流を流す電圧−電流変換手段と、ホール素子の出力
電圧を検出するホール電圧検出手段と、該ホール電圧検
出手段で検出したホール素子の出力電圧の不平衡分に従
いパルス幅変調を行うパルス幅変調手段と、該パルス幅
変調手段の出力パルスに従いアップ・カウントおよびダ
ウン・カウントを行う第１アップ／ダウン・カウンタ
と、該第１アップ／ダウン・カウンタ１の極性の正負に
従いアップ・カウントおよびダウン・カウントを行う第
２アップ／ダウン・カウンタ２と、該第２アップ／ダウ
ン・カウンタ２のカウンタ値を電圧に変換するＤ／Ａコ
ンバータと、上記ホール素子の一方の電流端子と一方の
電圧端子との間に接続され、上記Ｄ／Ａコンバータの出
力電圧を制御入力とする可変抵抗素子と、上記第１アッ
プ／ダウン・カウンタおよび上記第２アップ／ダウン・
カウンタの動作タイミングを制御する制御信号発生手段
とを有することを要旨とする。
【０００９】また、本発明は、請求項３記載の発明にお
いて、ホール素子には一組の電流端子と、一組の出力電
圧端子の他に不平衡分を補償する一組の制御端子を備
え、この制御端子の一方に補償可能電圧を加え、他方に
Ｄ／Ａコンバータ電圧出力を得る構造を備えたことを要
旨とする。
いて、ホール素子には一組の電流端子と、一組の出力電
圧端子の他に不平衡分を補償する一組の制御端子を備
え、この制御端子の一方に補償可能電圧を加え、他方に
Ｄ／Ａコンバータ電圧出力を得る構造を備えたことを要
旨とする。
【００１０】
【作用】被測定系の電流に相応する制御信号発生手段に
よる制御信号に基づきパルス幅変調手段によるホール素
子の出力電圧に従う出力パルスを計数して、ホール素子
の出力電圧の不平衡分を含んだ正極性および負極性の波
形の平均を採ることにより、不平衡分を取り出し、補償
値を算出して、ホール素子の不平衡分を取除くようにこ
の補償値をホール素子に戻したものである。
よる制御信号に基づきパルス幅変調手段によるホール素
子の出力電圧に従う出力パルスを計数して、ホール素子
の出力電圧の不平衡分を含んだ正極性および負極性の波
形の平均を採ることにより、不平衡分を取り出し、補償
値を算出して、ホール素子の不平衡分を取除くようにこ
の補償値をホール素子に戻したものである。
【００１１】
【実施例】ここで、図１〜図６を参照して実施例を説明
する。なお、図１にて図７と同一部分は同符号を示す。
図１は第１実施例を示すものであり、定電圧源３の出力
電圧は、電圧−電流変換器２によって定電圧源３の出力
電圧に正比例した電流（図２ Ａ）に変換される。この
電流は、ホール素子１に制御電流として加えられる。一
方、図９にも示す１Ｓ，１Ｌは、被測定系の電流を入力
する電流入力端子で通常５Ａ，３０Ａ，１２０Ａなどの
交流電流が入力される。この電流は、コア３０によって
この電流に正比例した磁界（図２ Ｂ）に変換されホー
ル素子１に加えられる。ホール素子１は、電流端子Ｔ１
−Ｔ２間に流れる制御電流と加えられる磁界の積に正比
例した電圧を出力端子Ｔ３−Ｔ４間に出力する。ホール
素子１の出力端子Ｔ３−Ｔ４間に出力される電圧は、減
算器４によって増幅される。反転増幅器５は、−１倍の
ゲインをもっており減算器４の出力電圧を−１倍つまり
正負を反転する。この反転増幅器５の出力電圧（図２
Ｃ）は、出力端子２０へ出力される。
する。なお、図１にて図７と同一部分は同符号を示す。
図１は第１実施例を示すものであり、定電圧源３の出力
電圧は、電圧−電流変換器２によって定電圧源３の出力
電圧に正比例した電流（図２ Ａ）に変換される。この
電流は、ホール素子１に制御電流として加えられる。一
方、図９にも示す１Ｓ，１Ｌは、被測定系の電流を入力
する電流入力端子で通常５Ａ，３０Ａ，１２０Ａなどの
交流電流が入力される。この電流は、コア３０によって
この電流に正比例した磁界（図２ Ｂ）に変換されホー
ル素子１に加えられる。ホール素子１は、電流端子Ｔ１
−Ｔ２間に流れる制御電流と加えられる磁界の積に正比
例した電圧を出力端子Ｔ３−Ｔ４間に出力する。ホール
素子１の出力端子Ｔ３−Ｔ４間に出力される電圧は、減
算器４によって増幅される。反転増幅器５は、−１倍の
ゲインをもっており減算器４の出力電圧を−１倍つまり
正負を反転する。この反転増幅器５の出力電圧（図２
Ｃ）は、出力端子２０へ出力される。
【００１２】本実施例においては、反転増幅器５の出力
電圧は、更にコンパレータ６に入力される。このコンパ
レータ６は、反転増幅器５の出力電圧を基準電位と比較
し、反転増幅器６の出力電圧が基準電位より高いときは
ハイ・レベル、低いときはロウ・レベルの電圧を出力
し、図２Ｅに示すような出力信号波形を得る。
電圧は、更にコンパレータ６に入力される。このコンパ
レータ６は、反転増幅器５の出力電圧を基準電位と比較
し、反転増幅器６の出力電圧が基準電位より高いときは
ハイ・レベル、低いときはロウ・レベルの電圧を出力
し、図２Ｅに示すような出力信号波形を得る。
【００１３】コンパレータ６の次段には、１６ビット・
アップ／ダウン・カウンタが接続される。１６ビット・
アップ／ダウン・カウンタ９のカウンタ値は、制御信号
ＬＤ（図２ ＬＤ）がハイ・レベルの状態で３２７６８
にプリセットされ、制御信号ＥＮがハイ・レベルの間制
御信号ＣＬＫのカウント動作を行う。カウント動作は、
コンパレータ６の出力Ｅがハイ・レベルのときアップ・
カウントを行い、コンパレータ６の出力Ｅがロウ・レベ
ルのときダウン・カウントを行う。つまり、制御信号Ｅ
Ｎのハイ・レベルに当る本来のホール素子１による出力
の一周期にてコンパレータ６の出力の平均が採られ、ホ
ール素子の出力電圧の不平衡分の極性が正のときはアッ
プ／ダウン・カウントを行った結果は３２７６８より大
きくなり、不平衡分の極性が負のときはアップ／ダウン
・カウントを行った結果は３２７６８より小さくなる。
アップ／ダウン・カウントを行った結果の値は、制御信
号ＬＣＫの立上がりで補償値演算部１０に入力される。
補償値演算部１０では、アップ／ダウン・カウントを行
った結果の値と０レベルである３２７６８の差を計算
し、この差からホール素子１の不平衡成分を補償する補
償値を求める。この補償値は制御信号ＬＣＫの立下がり
でＤ／Ａコンバータ１１に入力され電圧に変換される。
Ｄ／Ａコンバータ１１の出力電圧により可変抵抗素子７
の抵抗値が変化し、ホール素子１の不平衡成分がゼロに
なるように作用する。ここで、可変抵抗素子７は、制御
端子Ｃａに入力される電圧によって抵抗値が変化するも
ので、ＦＥＴやＣｄＳフォトカプラなどが用いられる。
アップ／ダウン・カウンタが接続される。１６ビット・
アップ／ダウン・カウンタ９のカウンタ値は、制御信号
ＬＤ（図２ ＬＤ）がハイ・レベルの状態で３２７６８
にプリセットされ、制御信号ＥＮがハイ・レベルの間制
御信号ＣＬＫのカウント動作を行う。カウント動作は、
コンパレータ６の出力Ｅがハイ・レベルのときアップ・
カウントを行い、コンパレータ６の出力Ｅがロウ・レベ
ルのときダウン・カウントを行う。つまり、制御信号Ｅ
Ｎのハイ・レベルに当る本来のホール素子１による出力
の一周期にてコンパレータ６の出力の平均が採られ、ホ
ール素子の出力電圧の不平衡分の極性が正のときはアッ
プ／ダウン・カウントを行った結果は３２７６８より大
きくなり、不平衡分の極性が負のときはアップ／ダウン
・カウントを行った結果は３２７６８より小さくなる。
アップ／ダウン・カウントを行った結果の値は、制御信
号ＬＣＫの立上がりで補償値演算部１０に入力される。
補償値演算部１０では、アップ／ダウン・カウントを行
った結果の値と０レベルである３２７６８の差を計算
し、この差からホール素子１の不平衡成分を補償する補
償値を求める。この補償値は制御信号ＬＣＫの立下がり
でＤ／Ａコンバータ１１に入力され電圧に変換される。
Ｄ／Ａコンバータ１１の出力電圧により可変抵抗素子７
の抵抗値が変化し、ホール素子１の不平衡成分がゼロに
なるように作用する。ここで、可変抵抗素子７は、制御
端子Ｃａに入力される電圧によって抵抗値が変化するも
ので、ＦＥＴやＣｄＳフォトカプラなどが用いられる。
【００１４】また、抵抗器Ｒ５は、ホール素子１自体の
不平衡成分を加味しても不平衡成分の影響が＋又は−の
一定方向となるように不平衡成分を構成する抵抗値を有
するものであり、ホール素子自体の不平衡成分の影響が
常に一定方向に決っている場合には、この抵抗器Ｒ５は
不必要となる。
不平衡成分を加味しても不平衡成分の影響が＋又は−の
一定方向となるように不平衡成分を構成する抵抗値を有
するものであり、ホール素子自体の不平衡成分の影響が
常に一定方向に決っている場合には、この抵抗器Ｒ５は
不必要となる。
【００１５】図２において波形を確認するに、ホール素
子１に加えられる制御電流波形Ａ、ホール素子に加えら
れる磁界波形Ｂ、電流強度の検出結果である反転増幅器
６の出力波形Ｃ、ホール素子の不平衡分波形Ｄ、コンパ
レータ６の出力波形Ｅ、１６ビット・アップ／ダウン・
カウンタの制御信号ＥＮ、ＬＤおよびＣＬＫ、補償値演
算部１０の制御信号ＬＣＫが存在する。
子１に加えられる制御電流波形Ａ、ホール素子に加えら
れる磁界波形Ｂ、電流強度の検出結果である反転増幅器
６の出力波形Ｃ、ホール素子の不平衡分波形Ｄ、コンパ
レータ６の出力波形Ｅ、１６ビット・アップ／ダウン・
カウンタの制御信号ＥＮ、ＬＤおよびＣＬＫ、補償値演
算部１０の制御信号ＬＣＫが存在する。
【００１６】以上説明したように本実施例によれば、可
変抵抗素子７にてホール素子の不平衡成分を補償するよ
う自動的に動作するので、高精度な電流強度の検出を行
なう電流検出装置を得ることができる。
変抵抗素子７にてホール素子の不平衡成分を補償するよ
う自動的に動作するので、高精度な電流強度の検出を行
なう電流検出装置を得ることができる。
【００１７】図３は、本発明の第２実施例であり、上記
第１実施例との相違点は次のとおりである。ホール素子
１およびホール素子１の不平衡成分を補償する可変抵抗
素子７の代わりに不平衡成分を補償する制御端子（Ｃ
１，Ｃ２）を持つホール素子１を用いる。ホール素子１
の制御端子Ｃ１に加える電圧を正方向に大きくするとホ
ール素子１の不平衡成分は負の方向に大きくなる。一
方、ホール素子１の制御端子Ｃ２に加える電圧を正方向
に大きくするとホール素子１の不平衡成分は正の方向に
大きくなる。そこで、ホール素子自体の不平衡成分を含
めても不平衡成分の影響が制御端子Ｃ１により補償可能
になるような電圧を正電源ＶＤＤ、負電源ＶＳＳ、抵抗
器Ｒ６およびＲ７を用いて制御端子Ｃ１に入力する。一
方、ホール素子１の制御端子Ｃ２には、補償値演算部１
０で求められた補償値をＤ／Ａコンバータ１１で変換し
た電圧を入力する。これによってホール素子１自体の不
平衡成分と制御端子Ｃ１による不平衡成分は、制御端子
Ｃ２に加えられる電圧によりゼロになる。
第１実施例との相違点は次のとおりである。ホール素子
１およびホール素子１の不平衡成分を補償する可変抵抗
素子７の代わりに不平衡成分を補償する制御端子（Ｃ
１，Ｃ２）を持つホール素子１を用いる。ホール素子１
の制御端子Ｃ１に加える電圧を正方向に大きくするとホ
ール素子１の不平衡成分は負の方向に大きくなる。一
方、ホール素子１の制御端子Ｃ２に加える電圧を正方向
に大きくするとホール素子１の不平衡成分は正の方向に
大きくなる。そこで、ホール素子自体の不平衡成分を含
めても不平衡成分の影響が制御端子Ｃ１により補償可能
になるような電圧を正電源ＶＤＤ、負電源ＶＳＳ、抵抗
器Ｒ６およびＲ７を用いて制御端子Ｃ１に入力する。一
方、ホール素子１の制御端子Ｃ２には、補償値演算部１
０で求められた補償値をＤ／Ａコンバータ１１で変換し
た電圧を入力する。これによってホール素子１自体の不
平衡成分と制御端子Ｃ１による不平衡成分は、制御端子
Ｃ２に加えられる電圧によりゼロになる。
【００１８】以上のように、この第２実施例によっても
ホール素子１の制御端子Ｃ２に入力される電圧がホール
素子の不平衡成分を補償するよう自動的に変化するの
で、高精度な電流強度の検出を行なう電流検出装置を得
ることができる。
ホール素子１の制御端子Ｃ２に入力される電圧がホール
素子の不平衡成分を補償するよう自動的に変化するの
で、高精度な電流強度の検出を行なう電流検出装置を得
ることができる。
【００１９】図４は、本発明による第３実施例である。
定電圧源３の出力電圧は、電圧−電流変換器２によって
定電圧源３の出力電圧に正比例した電流（図５ Ａ）に
変換される。この電流は、ホール素子１に制御電流とし
て加えられる。一方、図９に示す１Ｓ，１Ｌは、被測定
系の電流を入力する電流入力端子で通常５Ａ，３０Ａ，
１２０Ａなどの交流電流が入力される。この電流は、コ
ア３０によってこの電流に正比例した磁界（図５ Ｂ）
に変換されホール素子１に加えられる。ホール素子１
は、電流端子Ｔ１−Ｔ２間に流れる制御電流と加えられ
る磁界の積に正比例した電圧を出力端子Ｔ３−Ｔ４間に
出力する。ホール素子１の出力端子Ｔ３−Ｔ４間に出力
される電圧は、減算器４によって増幅される。反転増幅
器５は、−１倍のゲインをもっており減算器４の出力電
圧を−１倍つまり正負を反転する。この反転増幅器５の
出力電圧（図５ Ｃ）は、出力端子２０へ出力される。
定電圧源３の出力電圧は、電圧−電流変換器２によって
定電圧源３の出力電圧に正比例した電流（図５ Ａ）に
変換される。この電流は、ホール素子１に制御電流とし
て加えられる。一方、図９に示す１Ｓ，１Ｌは、被測定
系の電流を入力する電流入力端子で通常５Ａ，３０Ａ，
１２０Ａなどの交流電流が入力される。この電流は、コ
ア３０によってこの電流に正比例した磁界（図５ Ｂ）
に変換されホール素子１に加えられる。ホール素子１
は、電流端子Ｔ１−Ｔ２間に流れる制御電流と加えられ
る磁界の積に正比例した電圧を出力端子Ｔ３−Ｔ４間に
出力する。ホール素子１の出力端子Ｔ３−Ｔ４間に出力
される電圧は、減算器４によって増幅される。反転増幅
器５は、−１倍のゲインをもっており減算器４の出力電
圧を−１倍つまり正負を反転する。この反転増幅器５の
出力電圧（図５ Ｃ）は、出力端子２０へ出力される。
【００２０】本第３実施例においても、反転増幅器５の
出力電圧はコンパレータ６に入力される。コンパレータ
６は、反転増幅器５の出力電圧を基準電位と比較し、反
転増幅器６の出力電圧が基準電位より高いときはハイ・
レベル、低いときはロウ・レベルの電圧を出力し、図５
Ｅに示すような出力信号波形を得る。
出力電圧はコンパレータ６に入力される。コンパレータ
６は、反転増幅器５の出力電圧を基準電位と比較し、反
転増幅器６の出力電圧が基準電位より高いときはハイ・
レベル、低いときはロウ・レベルの電圧を出力し、図５
Ｅに示すような出力信号波形を得る。
【００２１】コンパレータ６の次段には、１６ビット・
アップ／ダウン・カウンタが接続される。１６ビット・
アップ／ダウン・カウンタ９のカウンタ値は、制御信号
ＬＤ（図５ ＬＤ）がハイ・レベルの状態で３２７６８
にプリセットされ、制御信号ＥＮがハイ・レベルの間制
御信号ＣＬＫのカウント動作を行う。カウント動作は、
コンパレータ６の出力Ｅがハイ・レベルのときアップ・
カウントを行い、コンパレータ６の出力Ｅがロウ・レベ
ルのときダウン・カウントを行う。つまり、制御信号Ｅ
Ｎのハイ・レベルに当る本来のホール素子による出力の
一周期にてコンパレータ６の出力の平均が採られ、ホー
ル素子の出力電圧の不平衡分の極性が正のときはアップ
／ダウン・カウントを行った結果は３２７６８より大き
くなり１６ビット・アップ／ダウン・カウンタ９の出力
端子Ｑ１５にはハイ・レベルの信号が出力される。一
方、不平衡分の極性が負のときはアップ／ダウン・カウ
ントを行った結果は３２７６８より小さくなり、１６ビ
ット・アップ／ダウン・カウンタ９の出力端子Ｑ１５に
はロウ・レベルの信号が出力される。１６ビット・アッ
プ／ダウン・カウンタの出力端子Ｑ１５の信号レベル
は、制御信号ＬＣＫの立上がりでＤ−フリップ・フロッ
プ１２に保持される。Ｄ−フリップ・フロップ１２の出
力端子ＱＮには保持した信号レベルと反対極性の信号レ
ベルが出力される。８ビット・アップ／ダウン・カウン
タ１３は、Ｄ−フリップ・フロップ１２の出力端子ＱＮ
の信号レベルがハイ・レベルのとき制御信号ＬＤの立上
がりでアップ・カウントを行い、出力端子ＱＮの信号レ
ベルがロウ・レベルのとき制御信号ＬＤの立上がりでダ
ウン・カウントを行う。８ビット・アップ／ダウン・カ
ウンタ１３のカウンタ値はＤ／Ａコンバータ１１に入力
され電圧に変換される。Ｄ／Ａコンバータ１１の出力電
圧により可変抵抗素子７の抵抗値が変化する。ここで、
可変抵抗器７は、制御端子Ｃａに入力される電圧によっ
て抵抗値が変化するもので、ＦＥＴやＣｄＳフォトカプ
ラなどが用いられる。
アップ／ダウン・カウンタが接続される。１６ビット・
アップ／ダウン・カウンタ９のカウンタ値は、制御信号
ＬＤ（図５ ＬＤ）がハイ・レベルの状態で３２７６８
にプリセットされ、制御信号ＥＮがハイ・レベルの間制
御信号ＣＬＫのカウント動作を行う。カウント動作は、
コンパレータ６の出力Ｅがハイ・レベルのときアップ・
カウントを行い、コンパレータ６の出力Ｅがロウ・レベ
ルのときダウン・カウントを行う。つまり、制御信号Ｅ
Ｎのハイ・レベルに当る本来のホール素子による出力の
一周期にてコンパレータ６の出力の平均が採られ、ホー
ル素子の出力電圧の不平衡分の極性が正のときはアップ
／ダウン・カウントを行った結果は３２７６８より大き
くなり１６ビット・アップ／ダウン・カウンタ９の出力
端子Ｑ１５にはハイ・レベルの信号が出力される。一
方、不平衡分の極性が負のときはアップ／ダウン・カウ
ントを行った結果は３２７６８より小さくなり、１６ビ
ット・アップ／ダウン・カウンタ９の出力端子Ｑ１５に
はロウ・レベルの信号が出力される。１６ビット・アッ
プ／ダウン・カウンタの出力端子Ｑ１５の信号レベル
は、制御信号ＬＣＫの立上がりでＤ−フリップ・フロッ
プ１２に保持される。Ｄ−フリップ・フロップ１２の出
力端子ＱＮには保持した信号レベルと反対極性の信号レ
ベルが出力される。８ビット・アップ／ダウン・カウン
タ１３は、Ｄ−フリップ・フロップ１２の出力端子ＱＮ
の信号レベルがハイ・レベルのとき制御信号ＬＤの立上
がりでアップ・カウントを行い、出力端子ＱＮの信号レ
ベルがロウ・レベルのとき制御信号ＬＤの立上がりでダ
ウン・カウントを行う。８ビット・アップ／ダウン・カ
ウンタ１３のカウンタ値はＤ／Ａコンバータ１１に入力
され電圧に変換される。Ｄ／Ａコンバータ１１の出力電
圧により可変抵抗素子７の抵抗値が変化する。ここで、
可変抵抗器７は、制御端子Ｃａに入力される電圧によっ
て抵抗値が変化するもので、ＦＥＴやＣｄＳフォトカプ
ラなどが用いられる。
【００２２】また、抵抗器Ｒ５は、ホール素子１自体の
不平衡成分を加味しても不平衡成分の影響が負方向にな
るような抵抗値のものである。ただし、ホール素子自体
の不平衡成分の影響が常に負方向に決まっている場合
は、この抵抗器Ｒ５は不必要である。
不平衡成分を加味しても不平衡成分の影響が負方向にな
るような抵抗値のものである。ただし、ホール素子自体
の不平衡成分の影響が常に負方向に決まっている場合
は、この抵抗器Ｒ５は不必要である。
【００２３】ホール素子１の不平衡成分の影響が負方向
の場合、１６ビット・アップ／ダウン・カウンタ９の出
力端子Ｑ１５にはロウ・レベルの信号が出力される。出
力端子Ｑ１５のロウ・レベルの信号は、制御信号ＬＣＫ
の立上がりでＤ−フリップ・フロップ１２に保持され、
Ｄ−フリップ・フロップ１２の出力端子ＱＮにはハイ・
レベルの信号が出力される。８ビット・アップ／ダウン
・カウンタ１３は、Ｄ−フリップ・フロップ１２の出力
端子ＱＮの信号レベルがハイ・レベルなので制御信号Ｌ
Ｄの立上がりでアップ・カウントを行う。８ビット・ア
ップ／ダウン・カウンタ１３のカウンタ値はＤ／Ａコン
バータ１１で電圧に変換されるため、Ｄ／Ａコンバータ
１１の出力電圧は正方向に大きくなる。可変抵抗素子７
の制御端子Ｃａに入力され電圧が正方向に大きくなる
と、抵抗値は低くなりホール素子１の不平衡成分の影響
を正方向に変えて行く。従って、ホール素子１の不平衡
成分の影響がゼロになるまで８ビット・アップ／ダウン
・カウンタ１３のカウンタの値は正方向に大きくなり、
可変抵抗素子７の抵抗値は低くなる。
の場合、１６ビット・アップ／ダウン・カウンタ９の出
力端子Ｑ１５にはロウ・レベルの信号が出力される。出
力端子Ｑ１５のロウ・レベルの信号は、制御信号ＬＣＫ
の立上がりでＤ−フリップ・フロップ１２に保持され、
Ｄ−フリップ・フロップ１２の出力端子ＱＮにはハイ・
レベルの信号が出力される。８ビット・アップ／ダウン
・カウンタ１３は、Ｄ−フリップ・フロップ１２の出力
端子ＱＮの信号レベルがハイ・レベルなので制御信号Ｌ
Ｄの立上がりでアップ・カウントを行う。８ビット・ア
ップ／ダウン・カウンタ１３のカウンタ値はＤ／Ａコン
バータ１１で電圧に変換されるため、Ｄ／Ａコンバータ
１１の出力電圧は正方向に大きくなる。可変抵抗素子７
の制御端子Ｃａに入力され電圧が正方向に大きくなる
と、抵抗値は低くなりホール素子１の不平衡成分の影響
を正方向に変えて行く。従って、ホール素子１の不平衡
成分の影響がゼロになるまで８ビット・アップ／ダウン
・カウンタ１３のカウンタの値は正方向に大きくなり、
可変抵抗素子７の抵抗値は低くなる。
【００２４】図５において波形を確認するに、ホール素
子１に加えられる制御電流波形Ａ、ホール素子１に加え
られる磁界波形Ｂ、電流強度の検出結果である反転増幅
器６の出力波形Ｃ、ホール素子１の不平衡分波形Ｄ、コ
ンパレータ６の出力波形Ｅ、１６ビット・アップ／ダウ
ン・カウンタ９の制御信号ＥＮ、およびＣＬＫ、１６ビ
ット・アップ／ダウン・カウンタ９および８ビット・ア
ップ／ダウン・カウンタ１３の制御信号ＬＤ、Ｄ−フリ
ップ・フロップ１２の制御信号ＬＣＫが存在する。
子１に加えられる制御電流波形Ａ、ホール素子１に加え
られる磁界波形Ｂ、電流強度の検出結果である反転増幅
器６の出力波形Ｃ、ホール素子１の不平衡分波形Ｄ、コ
ンパレータ６の出力波形Ｅ、１６ビット・アップ／ダウ
ン・カウンタ９の制御信号ＥＮ、およびＣＬＫ、１６ビ
ット・アップ／ダウン・カウンタ９および８ビット・ア
ップ／ダウン・カウンタ１３の制御信号ＬＤ、Ｄ−フリ
ップ・フロップ１２の制御信号ＬＣＫが存在する。
【００２５】以上説明のように第３実施例においても、
可変抵抗素子７がホール素子の不平衡成分を補償するよ
う自動的に動作するので、高精度な電流強度の検出を行
なう電流検出装置を得ることができる。
可変抵抗素子７がホール素子の不平衡成分を補償するよ
う自動的に動作するので、高精度な電流強度の検出を行
なう電流検出装置を得ることができる。
【００２６】図６は、本発明の第４実施例である。上記
第３実施例との相違点は次のとおりである。ホール素子
１およびホール素子１の不平衡成分を補償する可変抵抗
素子７の代わりに不平衡成分を補償する制御端子（Ｃ
１，Ｃ２）を持つホール素子１を用いる。ホール素子１
の制御端子Ｃ１に加える電圧を正方向に大きくするとホ
ール素子１の不平衡成分は負の方向に大きくなる。一
方、ホール素子１の制御端子Ｃ２に加える電圧を正方向
に大きくするとホール素子１の不平衡成分は正の方向に
大きくなる。そこで、ホール素子自体の不平衡成分を含
めても不平衡成分の影響が制御端子Ｃ１により補償可能
になるような電圧を正電源ＶＤＤ、負電源ＶＳＳ、抵抗
器Ｒ６およびＲ７を用いて制御端子Ｃ１に入力する。一
方、ホール素子１の制御端子Ｃ２には、８ビット・アッ
プ／ダウン・カウンタ１３のカウンタ値をＤ／Ａコンバ
ータ１１で変換された電圧を入力する。これによってホ
ール素子１自体および制御端子Ｃ１による不平衡成分
は、制御端子Ｃ２に加えられる電圧によりゼロになる。
第３実施例との相違点は次のとおりである。ホール素子
１およびホール素子１の不平衡成分を補償する可変抵抗
素子７の代わりに不平衡成分を補償する制御端子（Ｃ
１，Ｃ２）を持つホール素子１を用いる。ホール素子１
の制御端子Ｃ１に加える電圧を正方向に大きくするとホ
ール素子１の不平衡成分は負の方向に大きくなる。一
方、ホール素子１の制御端子Ｃ２に加える電圧を正方向
に大きくするとホール素子１の不平衡成分は正の方向に
大きくなる。そこで、ホール素子自体の不平衡成分を含
めても不平衡成分の影響が制御端子Ｃ１により補償可能
になるような電圧を正電源ＶＤＤ、負電源ＶＳＳ、抵抗
器Ｒ６およびＲ７を用いて制御端子Ｃ１に入力する。一
方、ホール素子１の制御端子Ｃ２には、８ビット・アッ
プ／ダウン・カウンタ１３のカウンタ値をＤ／Ａコンバ
ータ１１で変換された電圧を入力する。これによってホ
ール素子１自体および制御端子Ｃ１による不平衡成分
は、制御端子Ｃ２に加えられる電圧によりゼロになる。
【００２７】以上説明したように本第４実施例において
もホール素子１の制御端子Ｃ２に入力される電圧がホー
ル素子の不平衡成分を補償するよう自動的に変化するの
で、高精度な電流強度の検出を行なう電流検出装置を得
ることができる。
もホール素子１の制御端子Ｃ２に入力される電圧がホー
ル素子の不平衡成分を補償するよう自動的に変化するの
で、高精度な電流強度の検出を行なう電流検出装置を得
ることができる。
【００２８】
【発明の効果】以上説明したように不平衡分を含むホー
ル素子の出力電圧を不平衡分を含まない制御信号波形に
て平均化することにより不平衡成分のみを取り出して補
償値を算出しホール素子の不平衡成分を補償することに
より、不平衡成分を除いた高精度な電流強度の検出を行
なうことができた。
ル素子の出力電圧を不平衡分を含まない制御信号波形に
て平均化することにより不平衡成分のみを取り出して補
償値を算出しホール素子の不平衡成分を補償することに
より、不平衡成分を除いた高精度な電流強度の検出を行
なうことができた。
【図１】本発明の第１実施例の構成図である。
【図２】第１実施例による波形図である。
【図３】第２実施例の構成図である。
【図４】第３実施例の構成図である。
【図５】第３実施例による波形図である。
【図６】第４実施例の構成図である。
【図７】従来例の構成図である。
【図８】従来例の波形図である。
【図９】磁界を加える構造図である。
１ ホール素子 ３ 定電圧源 ４ 減算器 ５ 反転増幅器 ６ コンパレータ ７ 可変抵抗素子 ８ 制御信号発生部 ９，１３ アップ／ダウン・カウンタ １０ 補償値演算部 １１ Ｄ／Ａコンバータ １２ Ｄ−フリップ・フロップ ＥＮ，ＬＤ，ＣＬＫ，ＬＣＫ 制御信号 Ａ 制御電流波形 Ｂ 磁界波形 Ｃ 反転増幅器出力波形 Ｄ ホール素子不平衡分波形 Ｅ コンパレータ出力波形
Claims (4)
- 【請求項１】 ホール素子に被測定系の電流に正比例し
た磁界を加える手段と、一定の直流電圧を出力する定電
圧発生手段と、ホール素子の電流端子間へ上記定電圧発
生手段からの入力電圧に正比例した制御電流を流す電圧
−電流変換手段と、ホール素子の出力電圧を検出するホ
ール電圧検出手段と、該ホール電圧検出手段で検出した
ホール素子の出力電圧の不平衡分に従いパルス幅変調を
行うパルス幅変調手段と、該パルス幅変調手段の出力パ
ルスに従いアップ・カウントおよびダウン・カウントを
行うアップ／ダウン・カウンタと、該アップ／ダウン・
カウンタのカウンタ値からホール素子の出力電圧の不平
衡分を補償するための補償値を算出する補償値演算手段
と、該補償値演算手段で求められた補償値を電圧に変換
するＤ／Ａコンバータと、上記ホール素子の一方の電流
端子と一方の電圧端子との間に接続され該Ｄ／Ａコンバ
ータの出力電圧を制御入力とする可変抵抗素子と、上記
アップ／ダウン・カウンタおよび上記補償値演算手段の
動作タイミングを制御する制御信号発生手段とを有する
ことを特徴とする電流検出装置。 - 【請求項２】 ホール素子には一組の電流端子と、一組
の出力電圧端子の他に不平衡分を補償する一組の制御端
子を備え、この制御端子の一方に補償可能電圧を加え、
他方にＤ／Ａコンバータ電圧出力を得る構造を備えたこ
とを特徴とする請求項１記載の電流検出装置。 - 【請求項３】 ホール素子に被測定系の電流に正比例し
た磁界を加える手段と、一定の直流電圧を出力する定電
圧発生手段と、ホール素子の電流端子間へ上記定電圧発
生手段からの入力電圧に正比例した制御電流を流す電圧
−電流変換手段と、ホール素子の出力電圧を検出するホ
ール電圧検出手段と、該ホール電圧検出手段で検出した
ホール素子の出力電圧の不平衡分に従いパルス幅変調を
行うパルス幅変調手段と、該パルス幅変調手段の出力パ
ルスに従いアップ・カウントおよびダウン・カウントを
行う第１アップ／ダウン・カウンタと、該第１アップ／
ダウン・カウンタ１の極性の正負に従いアップ・カウン
トおよびダウン・カウントを行う第２アップ／ダウン・
カウンタ２と、該第２アップ／ダウン・カウンタ２のカ
ウンタ値を電圧に変換するＤ／Ａコンバータと、上記ホ
ール素子の一方の電流端子と一方の電圧端子との間に接
続され、上記Ｄ／Ａコンバータの出力電圧を制御入力と
する可変抵抗素子と、上記第１アップ／ダウン・カウン
タおよび上記第２アップ／ダウン・カウンタの動作タイ
ミングを制御する制御信号発生手段とを有することを特
徴とする電流検出装置。 - 【請求項４】 ホール素子には一組の電流端子と、一組
の出力電圧端子の他に不平衡分を補償する一組の制御端
子を備え、この制御端子の一方に補償可能電圧を加え、
他方にＤ／Ａコンバータ電圧出力を得る構造を備えたこ
とを特徴とする請求項３記載の電流検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01565094A JP3260533B2 (ja) | 1994-02-10 | 1994-02-10 | 電流検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01565094A JP3260533B2 (ja) | 1994-02-10 | 1994-02-10 | 電流検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07225247A true JPH07225247A (ja) | 1995-08-22 |
| JP3260533B2 JP3260533B2 (ja) | 2002-02-25 |
Family
ID=11894601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01565094A Expired - Fee Related JP3260533B2 (ja) | 1994-02-10 | 1994-02-10 | 電流検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3260533B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11183579A (ja) * | 1997-12-17 | 1999-07-09 | Toshiba Corp | ホール素子、及びホール素子を用いた検出装置 |
| KR20140078125A (ko) * | 2012-12-17 | 2014-06-25 | 엘지이노텍 주식회사 | 센서의 오차 보상 장치 및 방법 |
| KR20190073878A (ko) * | 2017-12-19 | 2019-06-27 | 엘지이노텍 주식회사 | 센서 장치 |
-
1994
- 1994-02-10 JP JP01565094A patent/JP3260533B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11183579A (ja) * | 1997-12-17 | 1999-07-09 | Toshiba Corp | ホール素子、及びホール素子を用いた検出装置 |
| KR20140078125A (ko) * | 2012-12-17 | 2014-06-25 | 엘지이노텍 주식회사 | 센서의 오차 보상 장치 및 방법 |
| KR20190073878A (ko) * | 2017-12-19 | 2019-06-27 | 엘지이노텍 주식회사 | 센서 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3260533B2 (ja) | 2002-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10018658B2 (en) | Class D audio amplifier and method for reading a current supplied by the amplifier | |
| US6791341B2 (en) | Current derivative sensor | |
| US6204659B1 (en) | Inductance change detection circuit | |
| US4206641A (en) | Electromagnetic flow meter | |
| JP3011559B2 (ja) | 電力乗算回路 | |
| JPH07225247A (ja) | 電流検出装置 | |
| JP3099336B2 (ja) | 電磁型デジタル電流検出器 | |
| JP2004020455A (ja) | 電流検出装置 | |
| US5710495A (en) | Apparatus and method for measuring average motor current | |
| JP2577800B2 (ja) | 自動車用直流電源の電流検出装置 | |
| JP4001685B2 (ja) | 負荷断線検出装置 | |
| US6111766A (en) | Method for compensating an output signal of an electronic device | |
| JP2003524765A (ja) | パルス幅変調された増幅器における電流を測定するための改善された動的応答を持つ回路 | |
| JP2009300293A (ja) | 対数変換回路 | |
| JP3328462B2 (ja) | 湿度検出回路 | |
| JP2930018B2 (ja) | 電圧変換回路 | |
| JPH09297165A (ja) | バッテリテスタ | |
| JP2602720Y2 (ja) | 時間計測装置の入力回路 | |
| KR0182195B1 (ko) | 인버터출력 전압측정방법 | |
| JPH05332787A (ja) | Ｍｒセンサ信号変換回路 | |
| JP2878074B2 (ja) | 電子負荷装置 | |
| JP2005003541A (ja) | センサ回路、磁気センサ回路、電流センサ回路、及び磁気または電流の大きさを検出する方法 | |
| JPS63236975A (ja) | デユ−テイ比測定装置 | |
| SU1122983A1 (ru) | Устройство дл измерени коэффициента усилени по току транзисторов | |
| JP2009038433A (ja) | Ａｄ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |