JP3242953B2 - 対数圧縮レベル検出回路 - Google Patents
対数圧縮レベル検出回路Info
- Publication number
- JP3242953B2 JP3242953B2 JP26609891A JP26609891A JP3242953B2 JP 3242953 B2 JP3242953 B2 JP 3242953B2 JP 26609891 A JP26609891 A JP 26609891A JP 26609891 A JP26609891 A JP 26609891A JP 3242953 B2 JP3242953 B2 JP 3242953B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- input
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Radio Transmission System (AREA)
Description
【０００１】
【産業上の利用分野】本発明は入力信号レベルに対数比
例した直流出力電圧を得る対数圧縮レベル検出回路に関
する。
例した直流出力電圧を得る対数圧縮レベル検出回路に関
する。
【０００２】
【従来の技術】従来のこの種回路は受信機等の受信電界
レベルを示すシグナル（Ｓ）メータ、を駆動することな
どに用いられ、対数圧縮された入力信号のレベル変化を
リニアなレベル変化の電圧に変換する動作を行い、入力
信号を差動増幅して得た出力信号を半波整流するセルを
多段に縦続接続して構成されている。この従来の回路に
よると、各セルにより整流された後加算されて得られる
検出出力電圧のリップルが大きくなるので、このリップ
ルを小さくするために平滑回路の時定数を大きくする必
要があった。しかし、前記平滑回路の時定数を大きくす
ると、入力信号のレベル変化に対する検出出力電圧の応
答時間が遅くなるという問題が生じる。以下、図６を用
いて従来のこの種回路の一例を説明する。
レベルを示すシグナル（Ｓ）メータ、を駆動することな
どに用いられ、対数圧縮された入力信号のレベル変化を
リニアなレベル変化の電圧に変換する動作を行い、入力
信号を差動増幅して得た出力信号を半波整流するセルを
多段に縦続接続して構成されている。この従来の回路に
よると、各セルにより整流された後加算されて得られる
検出出力電圧のリップルが大きくなるので、このリップ
ルを小さくするために平滑回路の時定数を大きくする必
要があった。しかし、前記平滑回路の時定数を大きくす
ると、入力信号のレベル変化に対する検出出力電圧の応
答時間が遅くなるという問題が生じる。以下、図６を用
いて従来のこの種回路の一例を説明する。
【０００３】図６は従来のこの種回路の一例である。こ
の例では、振幅制限差動増幅回路ａ、レベルシフト回路
ｂ、整流回路ｃを有するセル８１〜８４を４段縦続接続
してある。（段数は任意の段数で構わないが、ここでは
４段で説明する。）この図６において１、２は入力信号
源であり、１が発生する信号の位相と２が発生する信号
の位相とは互いに反転していて１８０度異なっている。
又、１、２の信号源は定電圧源３により直流バイアスさ
れている。４、５は定電圧源であり、定電圧源４はこの
回路に電力を供給するものであり、定電圧源５は各セル
８１〜８４の整流回路ｃにバイアス電圧を与えるもので
ある。７は各整流回路ｃからの出力電流を加算し、電圧
に変換して平滑化するレベル検出回路である。８１、８
２、８３、８４は差動増幅回路ａ、レベルシフト回路ｂ
と整流回路ｃを有するセルである。セル８１、８２、８
３、８４については図７で詳しく説明する。
の例では、振幅制限差動増幅回路ａ、レベルシフト回路
ｂ、整流回路ｃを有するセル８１〜８４を４段縦続接続
してある。（段数は任意の段数で構わないが、ここでは
４段で説明する。）この図６において１、２は入力信号
源であり、１が発生する信号の位相と２が発生する信号
の位相とは互いに反転していて１８０度異なっている。
又、１、２の信号源は定電圧源３により直流バイアスさ
れている。４、５は定電圧源であり、定電圧源４はこの
回路に電力を供給するものであり、定電圧源５は各セル
８１〜８４の整流回路ｃにバイアス電圧を与えるもので
ある。７は各整流回路ｃからの出力電流を加算し、電圧
に変換して平滑化するレベル検出回路である。８１、８
２、８３、８４は差動増幅回路ａ、レベルシフト回路ｂ
と整流回路ｃを有するセルである。セル８１、８２、８
３、８４については図７で詳しく説明する。
【０００４】図７は上記セルの詳細回路図である。図７
において、８−１は電源ライン、８−２、８−３は増幅
器入力端子、８−４、８−５は増幅器出力端子、８−６
は整流電流出力端子、８−７は整流バイアス電圧入力端
子、８−８、８−１３、８−１４、８−１７は定電流
源、８−９、８−１０、８−１５、８−１６、８−１
８、８−１９はＮＰＮ型トランジスタ、８−１１、８−
１２は抵抗である。トランジスタ８−９、８−１０と抵
抗８−１１、８−１２と定電流源８−８は差動増幅回路
ａを構成し、定電流源８−１７とトランジスタ８−１
８、８−１９は整流回路ｃを構成している。定電流源８
−１３、８−１４とトランジスタ８−１５、８−１６は
レベルシフト回路ｂを構成し、このレベルシフト回路ｂ
は差動増幅回路ａの出力直流レベルをシフトし、整流回
路ｃの入力バッファ及び出力端子８−４、８−５に接続
される次段のセルの差動増幅回路ａの入力バッファを形
成している。
において、８−１は電源ライン、８−２、８−３は増幅
器入力端子、８−４、８−５は増幅器出力端子、８−６
は整流電流出力端子、８−７は整流バイアス電圧入力端
子、８−８、８−１３、８−１４、８−１７は定電流
源、８−９、８−１０、８−１５、８−１６、８−１
８、８−１９はＮＰＮ型トランジスタ、８−１１、８−
１２は抵抗である。トランジスタ８−９、８−１０と抵
抗８−１１、８−１２と定電流源８−８は差動増幅回路
ａを構成し、定電流源８−１７とトランジスタ８−１
８、８−１９は整流回路ｃを構成している。定電流源８
−１３、８−１４とトランジスタ８−１５、８−１６は
レベルシフト回路ｂを構成し、このレベルシフト回路ｂ
は差動増幅回路ａの出力直流レベルをシフトし、整流回
路ｃの入力バッファ及び出力端子８−４、８−５に接続
される次段のセルの差動増幅回路ａの入力バッファを形
成している。
【０００５】図７において、入力端子８−２、８−３は
トランジスタ８−９、８−１０が動作状態となるように
適当にバイアスされているものとする。又、説明を簡単
にするため、トランジスタは理想的なものとし、ベース
電流等の影響は無視して考える。入力端子８−３に対す
る入力端子８−２の電圧をＶinとし、抵抗８−１１に流
れる電流をＩ1 、抵抗８−１２に流れる電流をＩ2 にす
ると、次式の関係があ る。Ｉ1 ＝Ｉ8 ／｛１＋ｅｘｐ（−Ｖin／ＶT ）｝…
（１） Ｉ2 ＝Ｉ8 ／｛１＋ｅｘｐ（Ｖin／ＶT ）｝…（２） 但し、Ｉ8 は定電流源８−８に流れる電流、ＶT は熱電
圧を示している。又、ｋはボルツマン定数＝１．３８×
１０-23 ［Ｊ／Ｋ］、Ｔは絶対温度［Ｋ］、ｑは単位電
子電荷＝１．６０２×１０-19 ［Ｃ］及びＶT ＝ＫＴ／
ｑの関係がある。
トランジスタ８−９、８−１０が動作状態となるように
適当にバイアスされているものとする。又、説明を簡単
にするため、トランジスタは理想的なものとし、ベース
電流等の影響は無視して考える。入力端子８−３に対す
る入力端子８−２の電圧をＶinとし、抵抗８−１１に流
れる電流をＩ1 、抵抗８−１２に流れる電流をＩ2 にす
ると、次式の関係があ る。Ｉ1 ＝Ｉ8 ／｛１＋ｅｘｐ（−Ｖin／ＶT ）｝…
（１） Ｉ2 ＝Ｉ8 ／｛１＋ｅｘｐ（Ｖin／ＶT ）｝…（２） 但し、Ｉ8 は定電流源８−８に流れる電流、ＶT は熱電
圧を示している。又、ｋはボルツマン定数＝１．３８×
１０-23 ［Ｊ／Ｋ］、Ｔは絶対温度［Ｋ］、ｑは単位電
子電荷＝１．６０２×１０-19 ［Ｃ］及びＶT ＝ＫＴ／
ｑの関係がある。
【０００６】更に、定電流源８−１３、トランジスタ８
−１５、定電流源８−１４及びトランジスタ８−１６か
ら成るレベルシフト（バッファ）回路ｂは、エミッタフ
ォロワを構成し、そのレベルシフト量をＶBEとする。
又、抵抗８−１１、８−１２の値をＲL とし、電源ライ
ン８−１に印加される電圧（図８の定電圧源４）をＶcc
とすると、入力電圧Ｖinに対する出力電圧ＶO は次のよ
うになる。但し、入力電圧Ｖinは入力端子８−２に対す
る入力端子８−３の電圧で、出力電圧ＶO は出力端子８
−５に対する出力端子８−４の電圧である。 ＶO ＝（Ｖcc−ＲL Ｉ2 −ＶBE）−（Ｖcc−ＲL Ｉ1 −ＶBE） ＝ＲL （Ｉ1 −Ｉ2 ） ＝ＲL Ｉ8 〔１／｛１＋ｅｘｐ（−Ｖin／ＶT ）｝＋１／｛１＋ｅｘｐ （Ｖin／ＶT ）｝〕 ＝ＲL Ｉ8 〔｛ｅｘｐ（Ｖin／２ＶT ）−ｅｘｐ（−Ｖin／２ＶT ）｝／ ｛ｅｘｐ（Ｖin／２ＶT ）＋ｅｘｐ（−Ｖin／２ＶT ）｝〕 ＝ＲL Ｉ8 ｔanｈ（Ｖin／２ＶT ）…（３） 入力電圧Ｖinに対する出力電圧ＶO は振幅制限機能を持
ち、その制限値はＲL Ｉ8 となることが分かる。又、電
圧ＶO を電圧Ｖinで微分することにより、小信号時の電
圧利得Ｇv を求めることができる。 Ｇv ＝ｄＶO ／ｄＶin＝ＲL Ｉ8 ／２ＶT …（４） 一方、入力電圧Ｖinに対する整流回路ｃの出力電流は次
のようになる。 ＩOUT ＝Ｉ17／〔１＋ｅｘｐ｛（Ｖ7 −ＲL Ｉ1 ）ＶT 〕…（５） Ｉ1 ＝Ｉ8 ／｛１＋ｅｘｐ（−Ｖin／ＶT ）｝…（６） 但し、ＩOUT は電流を吸い込む方向を正にとってあり、
Ｉ17は定電流源８−１７に流れる電流、Ｖ7 はＶccを基
準として、バイアス入力端子８−７に印加される電圧を
示しており、図６の定電圧源５の電圧である。
−１５、定電流源８−１４及びトランジスタ８−１６か
ら成るレベルシフト（バッファ）回路ｂは、エミッタフ
ォロワを構成し、そのレベルシフト量をＶBEとする。
又、抵抗８−１１、８−１２の値をＲL とし、電源ライ
ン８−１に印加される電圧（図８の定電圧源４）をＶcc
とすると、入力電圧Ｖinに対する出力電圧ＶO は次のよ
うになる。但し、入力電圧Ｖinは入力端子８−２に対す
る入力端子８−３の電圧で、出力電圧ＶO は出力端子８
−５に対する出力端子８−４の電圧である。 ＶO ＝（Ｖcc−ＲL Ｉ2 −ＶBE）−（Ｖcc−ＲL Ｉ1 −ＶBE） ＝ＲL （Ｉ1 −Ｉ2 ） ＝ＲL Ｉ8 〔１／｛１＋ｅｘｐ（−Ｖin／ＶT ）｝＋１／｛１＋ｅｘｐ （Ｖin／ＶT ）｝〕 ＝ＲL Ｉ8 〔｛ｅｘｐ（Ｖin／２ＶT ）−ｅｘｐ（−Ｖin／２ＶT ）｝／ ｛ｅｘｐ（Ｖin／２ＶT ）＋ｅｘｐ（−Ｖin／２ＶT ）｝〕 ＝ＲL Ｉ8 ｔanｈ（Ｖin／２ＶT ）…（３） 入力電圧Ｖinに対する出力電圧ＶO は振幅制限機能を持
ち、その制限値はＲL Ｉ8 となることが分かる。又、電
圧ＶO を電圧Ｖinで微分することにより、小信号時の電
圧利得Ｇv を求めることができる。 Ｇv ＝ｄＶO ／ｄＶin＝ＲL Ｉ8 ／２ＶT …（４） 一方、入力電圧Ｖinに対する整流回路ｃの出力電流は次
のようになる。 ＩOUT ＝Ｉ17／〔１＋ｅｘｐ｛（Ｖ7 −ＲL Ｉ1 ）ＶT 〕…（５） Ｉ1 ＝Ｉ8 ／｛１＋ｅｘｐ（−Ｖin／ＶT ）｝…（６） 但し、ＩOUT は電流を吸い込む方向を正にとってあり、
Ｉ17は定電流源８−１７に流れる電流、Ｖ7 はＶccを基
準として、バイアス入力端子８−７に印加される電圧を
示しており、図６の定電圧源５の電圧である。
【０００７】図８はＳＰＩＣＥ（電子回路シュミレーシ
ョンソフトウェア：商品名）で、図６の回路をシュミレ
ーションしたもので、入力電圧Ｖinに対する出力電流Ｉ
OUT の変化の様子を示してある。尚、横軸はーＶinを正
の向きにとってある。この図８のようにーＶinがほぼ零
以下では、出力電流ＩOUT はほぼ零であって、定電流源
８−１４、８−１７とトランジスタ８−１８、８−１９
から成る差動増幅回路（整流回路ｃに同じ）に整流作用
があることが分かる。
ョンソフトウェア：商品名）で、図６の回路をシュミレ
ーションしたもので、入力電圧Ｖinに対する出力電流Ｉ
OUT の変化の様子を示してある。尚、横軸はーＶinを正
の向きにとってある。この図８のようにーＶinがほぼ零
以下では、出力電流ＩOUT はほぼ零であって、定電流源
８−１４、８−１７とトランジスタ８−１８、８−１９
から成る差動増幅回路（整流回路ｃに同じ）に整流作用
があることが分かる。
【０００８】又、図９は入力電圧Ｖinを１ＨZ の正弦波
とした時の上記Ｖin、ＩOUT の時間的な変化を同様にシ
ュミレーションした図である。
とした時の上記Ｖin、ＩOUT の時間的な変化を同様にシ
ュミレーションした図である。
【０００９】ここで図６に戻ると、この図は図７に示す
セルを縦続的に接続したものである。即ち、図７に示し
た出力端子８−４は次の段（セル）の入力端子８−２に
接続され、出力端子８−５は次の段（セル）の入力端子
８−３に接続されることにより、セル８１、８２、８
３、８４が縦続接続されている。又、図７に示した電流
接続端子８−６は各段共通に接続され、図６に示したレ
ベル検出回路７に入力される。
セルを縦続的に接続したものである。即ち、図７に示し
た出力端子８−４は次の段（セル）の入力端子８−２に
接続され、出力端子８−５は次の段（セル）の入力端子
８−３に接続されることにより、セル８１、８２、８
３、８４が縦続接続されている。又、図７に示した電流
接続端子８−６は各段共通に接続され、図６に示したレ
ベル検出回路７に入力される。
【００１０】図１０に上記したレベル検出回路７の簡単
な例を示す。７−１は電源端子でこの回路を動作させる
ための電圧が印加される。７−２は信号入力端子で図６
に示したセルの各整流回路ｃの出力端子が接続される。
７−３は電圧出力端子である。７−４、７−５はＰＮＰ
型トランジスタで、７−６の抵抗と共に電流／電圧変換
回路７１を構成している。又、抵抗７−６とコンデンサ
７−７は平滑回路７２を構成している。トランジスタ７
−４と７−５はベ−スを共通接続してカレントミラ−回
路を構成し、電流の向きを吸引から吐出に変換する動作
をする。トランジスタ７−４のコレクタ電流と同じ大き
さの電流がトランジスタ７−５のコレクタに流れるの
で、この電流が抵抗７−６に流れて、出力端子７−３に
電圧として出力される。この時、コンデンサ７−７によ
って出力電圧は平滑化される。ここで、平滑回路の時定
数はτ＝Ｒ6 ・Ｃ7 で示されるが、Ｒ6 は抵抗７−６の
抵抗値、Ｃ7 はコンデンサ７−７の容量値である。
な例を示す。７−１は電源端子でこの回路を動作させる
ための電圧が印加される。７−２は信号入力端子で図６
に示したセルの各整流回路ｃの出力端子が接続される。
７−３は電圧出力端子である。７−４、７−５はＰＮＰ
型トランジスタで、７−６の抵抗と共に電流／電圧変換
回路７１を構成している。又、抵抗７−６とコンデンサ
７−７は平滑回路７２を構成している。トランジスタ７
−４と７−５はベ−スを共通接続してカレントミラ−回
路を構成し、電流の向きを吸引から吐出に変換する動作
をする。トランジスタ７−４のコレクタ電流と同じ大き
さの電流がトランジスタ７−５のコレクタに流れるの
で、この電流が抵抗７−６に流れて、出力端子７−３に
電圧として出力される。この時、コンデンサ７−７によ
って出力電圧は平滑化される。ここで、平滑回路の時定
数はτ＝Ｒ6 ・Ｃ7 で示されるが、Ｒ6 は抵抗７−６の
抵抗値、Ｃ7 はコンデンサ７−７の容量値である。
【００１１】図１１はＳＩＰＣＥシュミレーション波形
で、平滑容量値Ｃ7 ＝０［Ｆ］として、周波数４５５Ｋ
ＨZ の適当なレベルの信号を入力した時の出力電圧波形
を示している。図６の各セルの半波整流回路ｃは全段と
も入力信号に対して同じ位相で検出しているので、１周
期のうち半周期だけ検出電圧が現れ、残りの半周期はほ
ぼ０になっている。これを適当な時定数で平滑化した時
の波形を図１２に示す。但し、Ｒ6 ＝１０［ＫΩ］、Ｃ
7 ＝２７０［ｐＦ］、τ＝２．７［μ秒］の各値をとる
ものとする。ここで、図１２を見ると図６の出力端子９
から出力される検出出力電圧のリップル分が十分に除去
されていないことがわかる。そこで、定常状態での検出
出力電圧波形を滑らかにするためには、平滑回路７２の
時定数を信号周期の１０〜２０倍程度大きくしなければ
ならない。しかし、時定数を大きくすると、図６の回路
に入力される入力信号レベルの変化に対する出力端子９
からの検出出力電圧の応答時間が遅くなるという問題が
生じる。これは図６の各セルの整流回路ｃを半波整流回
路でなく、全波整流回路にすればこの問題は軽減される
が、回路が繁雑で回路規模が大きくなってしまうという
欠点があり、採用できない。
で、平滑容量値Ｃ7 ＝０［Ｆ］として、周波数４５５Ｋ
ＨZ の適当なレベルの信号を入力した時の出力電圧波形
を示している。図６の各セルの半波整流回路ｃは全段と
も入力信号に対して同じ位相で検出しているので、１周
期のうち半周期だけ検出電圧が現れ、残りの半周期はほ
ぼ０になっている。これを適当な時定数で平滑化した時
の波形を図１２に示す。但し、Ｒ6 ＝１０［ＫΩ］、Ｃ
7 ＝２７０［ｐＦ］、τ＝２．７［μ秒］の各値をとる
ものとする。ここで、図１２を見ると図６の出力端子９
から出力される検出出力電圧のリップル分が十分に除去
されていないことがわかる。そこで、定常状態での検出
出力電圧波形を滑らかにするためには、平滑回路７２の
時定数を信号周期の１０〜２０倍程度大きくしなければ
ならない。しかし、時定数を大きくすると、図６の回路
に入力される入力信号レベルの変化に対する出力端子９
からの検出出力電圧の応答時間が遅くなるという問題が
生じる。これは図６の各セルの整流回路ｃを半波整流回
路でなく、全波整流回路にすればこの問題は軽減される
が、回路が繁雑で回路規模が大きくなってしまうという
欠点があり、採用できない。
【００１２】
【発明が解決しようとする課題】上述の如く従来の図６
に示したような対数圧縮レベル検出回路では、検出出力
電圧の応答を速くするため、レベル検出回路の平滑時定
数を小さくすると、検出出力電圧のリップルが大きくな
るため、あまり応答度を速くすることができないという
欠点があった。
に示したような対数圧縮レベル検出回路では、検出出力
電圧の応答を速くするため、レベル検出回路の平滑時定
数を小さくすると、検出出力電圧のリップルが大きくな
るため、あまり応答度を速くすることができないという
欠点があった。
【００１３】そこで本発明は上記の欠点を除去するもの
で、検出出力電圧のリップル分を大きくすることなく、
入力電圧変化に対する検出出力電圧の応答度を回路規模
を大きくすることなく速くすることができる対数圧縮レ
ベル検出回路を提供することを目的としている。
で、検出出力電圧のリップル分を大きくすることなく、
入力電圧変化に対する検出出力電圧の応答度を回路規模
を大きくすることなく速くすることができる対数圧縮レ
ベル検出回路を提供することを目的としている。
【００１４】
【課題を解決するための手段】本発明は入力する２信号
を差動増幅した後、これら２信号を２出力端子に出力す
ると共に、一方の差動増幅出力信号を半波整流しその整
流電流を出力するセルを多段に従属接続して成り、各セ
ルの前記整流電流を加算して得た電流のレベルを検出し
て検出信号を得る対数圧縮レベル検出回路において、各
セルの入力２信号と出力２信号との極性を反転させた構
成を有する。
を差動増幅した後、これら２信号を２出力端子に出力す
ると共に、一方の差動増幅出力信号を半波整流しその整
流電流を出力するセルを多段に従属接続して成り、各セ
ルの前記整流電流を加算して得た電流のレベルを検出し
て検出信号を得る対数圧縮レベル検出回路において、各
セルの入力２信号と出力２信号との極性を反転させた構
成を有する。
【００１５】
【作用】本発明の対数圧縮レベル検出回路において、各
セルの入力２信号と出力２信号との極性を反転させてい
るため、奇数段目のセルで整流される信号と、偶数段目
のセルで整流される信号とは半周期ずつずれており、全
セルの整流出力電流を加算した電流は、全波整流したの
と同等のリップル分の少ない整流出力電流になる。
セルの入力２信号と出力２信号との極性を反転させてい
るため、奇数段目のセルで整流される信号と、偶数段目
のセルで整流される信号とは半周期ずつずれており、全
セルの整流出力電流を加算した電流は、全波整流したの
と同等のリップル分の少ない整流出力電流になる。
【００１６】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は本発明の一実施例であって１、２は入力
信号源、３、４、５は定電圧源、６１〜６４は振幅制限
差動増幅回路ａ、レベルシフト回路ｂ及び整流回路ｃを
有するセル、７は入力電流を電圧に変換した後平滑化す
るレベル検出回路、９は検出出力端子である。この例で
は検出段はセル６１〜６４の４段で構成されているが、
段数は任意である。
明する。図１は本発明の一実施例であって１、２は入力
信号源、３、４、５は定電圧源、６１〜６４は振幅制限
差動増幅回路ａ、レベルシフト回路ｂ及び整流回路ｃを
有するセル、７は入力電流を電圧に変換した後平滑化す
るレベル検出回路、９は検出出力端子である。この例で
は検出段はセル６１〜６４の４段で構成されているが、
段数は任意である。
【００１７】図２はセル６１〜６４の１つを抜き出して
示した詳細回路図である。６−１は電源ライン、６−
２、６−３は増幅器入力端子、６−４、６−５は増幅器
出力端子、６−６は整流電流出力端子、６−７は整流用
バイアス電圧端子、６−８、６−１３、６−１４、６−
１７は定電流源、６−９、６−１０、６−１５、６−1
6、６−１８、６−１９はＮＰＮ型トランジスタ、６−
１１、６−１２は抵抗である。
示した詳細回路図である。６−１は電源ライン、６−
２、６−３は増幅器入力端子、６−４、６−５は増幅器
出力端子、６−６は整流電流出力端子、６−７は整流用
バイアス電圧端子、６−８、６−１３、６−１４、６−
１７は定電流源、６−９、６−１０、６−１５、６−1
6、６−１８、６−１９はＮＰＮ型トランジスタ、６−
１１、６−１２は抵抗である。
【００１８】次に本実施例の動作について説明する。図
１において、入力信号源１、２から発生される信号はセ
ル６１の図２で示したような入力端子６−２、６−３に
入力される。この信号は差動増幅回路ａによって差動増
幅された後、レベルシフト回路ｂによってそのレベルが
シフトされて整流回路ｃと、次段のセル６２の入力端子
に接続される出力端子６−４、６−５に出力される。こ
のような動作はセル６２、セル６３、セル６４について
も行われ、各セルの整流回路ｃによって半波整流された
整流電流が加算されて、レベル検出回路７の電流／電圧
変換回路７１に入力される。この電流／電圧変換回路７
１は入力される電流を対応する電圧値に変換した後、こ
れを平滑回路７２に出力して、前記電圧値を平滑してか
ら出力端子９から検出出力電圧として出力する。これに
より、図５に示す如く、入力信号源１、２から入力され
る電圧に対数比例した検出出力電圧ＶOUT が出力端子９
から得られる。従って、入力電圧が対数的に圧縮された
ものであっても、そのレベルをリニアな形で検出して、
Ｓメータ等を駆動することができる。
１において、入力信号源１、２から発生される信号はセ
ル６１の図２で示したような入力端子６−２、６−３に
入力される。この信号は差動増幅回路ａによって差動増
幅された後、レベルシフト回路ｂによってそのレベルが
シフトされて整流回路ｃと、次段のセル６２の入力端子
に接続される出力端子６−４、６−５に出力される。こ
のような動作はセル６２、セル６３、セル６４について
も行われ、各セルの整流回路ｃによって半波整流された
整流電流が加算されて、レベル検出回路７の電流／電圧
変換回路７１に入力される。この電流／電圧変換回路７
１は入力される電流を対応する電圧値に変換した後、こ
れを平滑回路７２に出力して、前記電圧値を平滑してか
ら出力端子９から検出出力電圧として出力する。これに
より、図５に示す如く、入力信号源１、２から入力され
る電圧に対数比例した検出出力電圧ＶOUT が出力端子９
から得られる。従って、入力電圧が対数的に圧縮された
ものであっても、そのレベルをリニアな形で検出して、
Ｓメータ等を駆動することができる。
【００１９】図５はＳＰＩＣＥによるシュミレーション
結果をプロットしたものである。この図５は図１の入力
信号源1,2 の電圧に対する出力端子９の電圧（直流）Ｖ
OUT の変化の様子を示している。横軸はＬｏｇスケール
であり、縦軸はリニアスケ−ルである。このように、出
力電圧ＶOUTは入力信号レベルに対してほぼ対数比例し
ていることがわかる。
結果をプロットしたものである。この図５は図１の入力
信号源1,2 の電圧に対する出力端子９の電圧（直流）Ｖ
OUT の変化の様子を示している。横軸はＬｏｇスケール
であり、縦軸はリニアスケ−ルである。このように、出
力電圧ＶOUTは入力信号レベルに対してほぼ対数比例し
ていることがわかる。
【００２０】図２において、差動増幅回路ａを構成する
トランジスタ６−９のコレクタ側の出力電圧はレベルシ
フト回路ｂのトランジスタ６−１６によってその直流レ
ベルがシフトされた後、整流回路ｃを構成するトランジ
スタ６−１８のベースに入力されると共に、出力端子６
−４に出力される。一方、差動増幅回路ａを構成するト
ランジスタ６−１０のコレクタ側の出力電圧はレベルシ
フト回路ｂのトランジスタ６−１５によってその直流レ
ベルがシフトされた後、出力端子６−５に出力される。
従って、入力端子６−２、６−３に入力される電圧の位
相と出力端子６−４、６−５から出力される出力電圧の
位相は１８０度異なったものとなる。従って、入力電圧
Ｖin（入力端子６−３に対する入力端子６−２の電圧）
に対して、増幅器出力ＶO （出力端子６−５に対する出
力端子６−４の電圧）は位相が１８０度反転している。
このため、図１のように上記セルを多段に接続すると、
セル６１の整流回路ｃで整流された半周期の信号はセル
６２の整流回路ｃでは整流されず、セル６１で整流され
なかった半周期の信号がセル６２で整流される。次にセ
ル６２で整流された半周期の信号はセル６３では整流さ
れず、セル６２で整流されなかった半周期の信号がセル
６３で整流される。即ち、本例では各セルにおける整流
回路ｃへの入力信号の極性は奇数段目と偶数段目とで交
互にその極性が変わるので、前記各セルの整流回路ｃの
出力は半周期ずつのレベルを検出することになる。これ
により、各セルの整流回路ｃは入力信号を半波整流して
いるが、セル６１〜６４の全体の整流作用は図３に示し
た如く、あたかも全波整流したような形になる。尚、図
３は電流／電圧変換回路７１の出力電圧波形で、この電
圧が平滑回路７２にて平滑されて図４に示したようにな
り、出力端子９から出力される。
トランジスタ６−９のコレクタ側の出力電圧はレベルシ
フト回路ｂのトランジスタ６−１６によってその直流レ
ベルがシフトされた後、整流回路ｃを構成するトランジ
スタ６−１８のベースに入力されると共に、出力端子６
−４に出力される。一方、差動増幅回路ａを構成するト
ランジスタ６−１０のコレクタ側の出力電圧はレベルシ
フト回路ｂのトランジスタ６−１５によってその直流レ
ベルがシフトされた後、出力端子６−５に出力される。
従って、入力端子６−２、６−３に入力される電圧の位
相と出力端子６−４、６−５から出力される出力電圧の
位相は１８０度異なったものとなる。従って、入力電圧
Ｖin（入力端子６−３に対する入力端子６−２の電圧）
に対して、増幅器出力ＶO （出力端子６−５に対する出
力端子６−４の電圧）は位相が１８０度反転している。
このため、図１のように上記セルを多段に接続すると、
セル６１の整流回路ｃで整流された半周期の信号はセル
６２の整流回路ｃでは整流されず、セル６１で整流され
なかった半周期の信号がセル６２で整流される。次にセ
ル６２で整流された半周期の信号はセル６３では整流さ
れず、セル６２で整流されなかった半周期の信号がセル
６３で整流される。即ち、本例では各セルにおける整流
回路ｃへの入力信号の極性は奇数段目と偶数段目とで交
互にその極性が変わるので、前記各セルの整流回路ｃの
出力は半周期ずつのレベルを検出することになる。これ
により、各セルの整流回路ｃは入力信号を半波整流して
いるが、セル６１〜６４の全体の整流作用は図３に示し
た如く、あたかも全波整流したような形になる。尚、図
３は電流／電圧変換回路７１の出力電圧波形で、この電
圧が平滑回路７２にて平滑されて図４に示したようにな
り、出力端子９から出力される。
【００２１】ここで、上記した図３は平滑時定数を０
［秒］として、周波数455 ［ＫＨｚ］の適当なレベルの
信号を図１の回路に入力した時、電流／電圧変換回路７
１の出力電圧波形をシュミレーションしたものである。
これを適当な時定数で平滑化した波形が図４に示したも
のである。図４は図１２（従来例）と同一条件で、平滑
回路７２の出力電圧のシュミレーション波形であるが、
図４はレベル検出回路７の出力端子９から出力される検
出電圧のリップル分が図１２のそれよりも小さいことを
示している。このように本実施例では平滑回路７２の平
滑時定数を小さくしても、検出出力電圧のリップルを小
さくすることができるので、レベル検出回路７の時定数
を小さくして、入力信号のレベル変化に対する検出応答
度を従来に比べて速くすることができる。更に、図１の
回路は図６の従来例とほぼ同じであり、上記効果を回路
規模を大きくすることなく得ることができる。
［秒］として、周波数455 ［ＫＨｚ］の適当なレベルの
信号を図１の回路に入力した時、電流／電圧変換回路７
１の出力電圧波形をシュミレーションしたものである。
これを適当な時定数で平滑化した波形が図４に示したも
のである。図４は図１２（従来例）と同一条件で、平滑
回路７２の出力電圧のシュミレーション波形であるが、
図４はレベル検出回路７の出力端子９から出力される検
出電圧のリップル分が図１２のそれよりも小さいことを
示している。このように本実施例では平滑回路７２の平
滑時定数を小さくしても、検出出力電圧のリップルを小
さくすることができるので、レベル検出回路７の時定数
を小さくして、入力信号のレベル変化に対する検出応答
度を従来に比べて速くすることができる。更に、図１の
回路は図６の従来例とほぼ同じであり、上記効果を回路
規模を大きくすることなく得ることができる。
【００２２】
【発明の効果】以上記述した如く本発明の対数圧縮レベ
ル検出回路によれば、検出出力電圧のリップル分を大き
くすることなく、入力電圧変化に対する検出出力電圧の
応答度を回路規模を大きくすることなく速くすることが
できる。
ル検出回路によれば、検出出力電圧のリップル分を大き
くすることなく、入力電圧変化に対する検出出力電圧の
応答度を回路規模を大きくすることなく速くすることが
できる。
【図１】本発明の対数圧縮レベル検出回路の一実施例を
示したブロック図。
示したブロック図。
【図２】図１に示した各セルの詳細例を示した回路図。
【図３】図１に示した電流／電圧変換回路の出力電圧波
形図。
形図。
【図４】図１に示した平滑回路の出力電圧波形図。
【図５】図１に示した対数圧縮レベル検出回路の入出力
特性を示した図。
特性を示した図。
【図６】従来の対数圧縮レベル検出回路の一例を示した
ブロック図。
ブロック図。
【図７】図６に示した各セルの詳細例を示した回路図。
【図８】図７に示した整流回路の入出力特性を示した波
形図。
形図。
【図９】図６に示した回路の入出力特性を示した波形
図。
図。
【図１０】図６に示したレベル検出回路の詳細回路図。
【図１１】図６に示した電流／電圧変換回路の出力電圧
波形図。
波形図。
【図１２】図６に示した平滑回路の出力電圧波形図。
１、２…入力信号源 ３、４、５…
定電圧源 ７…レベル検出回路 ９…検出出力
端子 ６−１…電源ライン ６−２、６−
３…増幅器入力端子 ６−４、６−５…増幅器出力端子 ６−６…整流
電流出力端子 ６−７…整流用バイアス出力端子 ６−８、６−１３、６−１４、６−１７…定電流源 ６−９、６−１０、６−１５、６−１６、６−１８、６
−１９…トランジスタ ６−１１、６−１２…抵抗 ６１〜６４…セル ａ…差動増幅回路 ｂ…レベルシフト回路 ｃ…整流回路
定電圧源 ７…レベル検出回路 ９…検出出力
端子 ６−１…電源ライン ６−２、６−
３…増幅器入力端子 ６−４、６−５…増幅器出力端子 ６−６…整流
電流出力端子 ６−７…整流用バイアス出力端子 ６−８、６−１３、６−１４、６−１７…定電流源 ６−９、６−１０、６−１５、６−１６、６−１８、６
−１９…トランジスタ ６−１１、６−１２…抵抗 ６１〜６４…セル ａ…差動増幅回路 ｂ…レベルシフト回路 ｃ…整流回路
Claims (1)
- 【請求項１】 入力する２信号を差動増幅した後、これ
ら２信号を２出力端子に出力すると共に、一方の差動増
幅出力信号を半波整流しその整流電流を出力するセルを
多段に従属接続して成り、各セルの前記整流電流を加算
して得た電流のレベル検出して検出信号を得る対数圧縮
レベル検出回路において、各セルの入力２信号と出力２
信号との極性を反転させたことを特徴とする対数圧縮レ
ベル検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26609891A JP3242953B2 (ja) | 1991-10-15 | 1991-10-15 | 対数圧縮レベル検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26609891A JP3242953B2 (ja) | 1991-10-15 | 1991-10-15 | 対数圧縮レベル検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110366A JPH05110366A (ja) | 1993-04-30 |
| JP3242953B2 true JP3242953B2 (ja) | 2001-12-25 |
Family
ID=17426295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26609891A Expired - Fee Related JP3242953B2 (ja) | 1991-10-15 | 1991-10-15 | 対数圧縮レベル検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3242953B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10148441C1 (de) * | 2001-10-01 | 2003-03-06 | Siemens Ag | Dynamikkompressor für ein zu komprimierendes Analogsignal |
-
1991
- 1991-10-15 JP JP26609891A patent/JP3242953B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05110366A (ja) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5570052A (en) | Detection circuit with differential input and hysteresis proportional to the peak input voltage | |
| JP3242953B2 (ja) | 対数圧縮レベル検出回路 | |
| JPS60187120A (ja) | 単安定マルチバイブレ−タ回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2561023B2 (ja) | 高周波信号レベル検出回路および高周波信号レベル検出方法 | |
| US4368425A (en) | System for and method of testing transistors | |
| JP3260533B2 (ja) | 電流検出装置 | |
| US20240204761A1 (en) | Discrete time analog circuit | |
| JP2629380B2 (ja) | Ａｇｃ回路 | |
| JPS5937916Y2 (ja) | 容量式変位変換器 | |
| JPS5914856Y2 (ja) | 対数変換装置 | |
| JPS5937898Y2 (ja) | 対数変換装置 | |
| JP2974057B2 (ja) | 対数ｉｆ増幅回路 | |
| JPS5830321Y2 (ja) | 検波回路 | |
| JP2723861B2 (ja) | 入力回路 | |
| JP2607166Y2 (ja) | 電流／電圧変換回路 | |
| JPS6315819Y2 (ja) | ||
| JPS61295701A (ja) | 差動増幅回路型検波器 | |
| CN118778420A (zh) | 全集成的模拟pi控制器 | |
| JPS61198065A (ja) | 整流回路 | |
| JPS5942902B2 (ja) | ２乗回路 | |
| JPS58200119A (ja) | 圧力センサ装置 | |
| JPH0555852A (ja) | オフセツト除去回路 | |
| JPH05315934A (ja) | 双極性データ信号発生装置 | |
| JPS6024456A (ja) | 両極性電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011002 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |