JPS5942902B2 - 2乗回路 - Google Patents

2乗回路

Info

Publication number
JPS5942902B2
JPS5942902B2 JP14696776A JP14696776A JPS5942902B2 JP S5942902 B2 JPS5942902 B2 JP S5942902B2 JP 14696776 A JP14696776 A JP 14696776A JP 14696776 A JP14696776 A JP 14696776A JP S5942902 B2 JPS5942902 B2 JP S5942902B2
Authority
JP
Japan
Prior art keywords
circuit
operational amplifier
input terminal
inverting input
diodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14696776A
Other languages
English (en)
Other versions
JPS5370735A (en
Inventor
義朗 城市
謙吉 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14696776A priority Critical patent/JPS5942902B2/ja
Publication of JPS5370735A publication Critical patent/JPS5370735A/ja
Publication of JPS5942902B2 publication Critical patent/JPS5942902B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は夫々演算増巾器を使用した対数回路及びその後
段に接続される逆対数回路とより成る2乗回路に関し、
特にその周波数特性及び精度の高いものを提案せんとす
るものである。
従来演算増巾器にダイオードを組み合わせて成る対数回
路及び逆対数回路を更に組み合わせて構成された2乗回
路が提案されている。
先ず以下に第1図を参照してかかる従来の2乗回路の1
例について説明しよう。
入力信号の供給される入力端子1が第1の演算増巾器3
及びダイオード5〜8より成る対数回路50に接続され
、ここで抵抗器2を介して第1の演算増巾器3の反転入
力端子に接続され、その非反転入力端子は抵抗器4を介
して接地される。
第1の演算増巾器30反転入力端子はダイオード5のア
ノード及びダイオード7のカソードに接続され、ダイオ
ード50カソードはダイオード6のアノードに接続され
る。
又、ダイオード7のアノードはダイオード8のカソード
に接続される。
ダイオード8のアノード及びダイオード60カソードは
第1の演算増巾器3の出力端子に接続される。
即ち、第1の演算増巾器3の反転入力端子と出力端子と
の間には直列接続されたダイオード5,6及び7,8が
互いに逆方向に接続される。
対数回路50の後段には演算増巾器10より成る反転回
路60が接続される。
この反転回路60においては、第1の演算増巾器3の出
力端は抵抗器9を介して演算増巾器100反転入力端子
に接続され、その非反転入力端子は抵抗器11を介して
接地される。
演算増巾器10の出力端子は帰還用抵抗器12を介して
その反転入力端子に接続される。
尚、抵抗器9,120抵抗値は共に等しく選定され、抵
抗器11の抵抗値はその半分に選定されている。
対数回路50及び反転回路60の後段には第2の演算増
巾器15及びダイオード13,14より成る逆対数回路
70が接続される。
逆対数回路70においては、先ず、対数回路50の第1
の演算増巾器3の出力端子がダイオード14を介して第
2の演算増巾器150反転入力端子に接続されると共に
、対数回路60の演算増巾器10の出力端子がダイオー
ド13を介して第2の演算増巾器150反転入力端子に
接続される。
その非反転入力端子は抵抗器17を介してバイアス電源
端子19に接続されると共に抵抗器18を介して接地さ
れる。
更に、第2の演算増巾器15の出力端子は帰還用抵抗器
16を介してその反転入力端子に接続されると共に、出
力端子20に接続される。
次に、上述した回路の動作を説明しよう。
先ず入力信号としである程度振巾の大きい正弦波信号X
を入力端子1に供給すると、入力信号が正の半サイクル
のときはダイオード5,6が導通すると共にダイオード
7.8が非導通となり、入力信号が負の半サイクルのと
きはこれとは逆になる。
そして、信号Xはここで対数演算され、ダイオード5.
6及び7,8が2個直列に接続されているので、対数回
路50の出力端子には信号21ogXが得られる。
この信号21ogXは逆対数回路70のダイオード14
に直接供給されると共に反転回路60で極性が反転され
て逆対数回路70のダイオード13に供給され、ここで
exp (2log X ) −X2の演算が行なわれ
て出力端子20には入力信号Xが2乗された信号、即ち
信号X2が得られる。
ところで、上述した回路においては、入力信号の振巾が
小さい時には、例えば正の半サイクルにおいてダイオー
ド5,6はその抵抗値が大きい状態で導通し、ダイオー
ドγ、8は非導通となり、その接合容量Cが存在するこ
とになる。
又、負の半サイクルにおいてはダイオード5,6と7,
8とは逆の動作を行ない、この場合も接合容量Cが存在
することになる。
このため、2乗回路の特に高域の周波数特性が劣化して
2乗動作の精度は低下する。
又、入力信号の振巾が微少である時にはダイオード5,
6,7,8は全て導通状態とはならず回路は2乗回路と
して動作しなくなる。
斯かる点に鑑み、本発明は簡単な回路構成により容易に
その周波数特性及び精度の高い2乗回路を提供せんとす
るものである。
以下に、第2図を参照して本発明2乗回路の実施例を詳
細に説明しよう。
尚、第2図において第1図と対応する部分には同一符号
を付し、その重に複説明を省略する。
第2図の2乗回路に於ては、第1の演算増巾器3と、こ
の演算増巾器3の入力信号の供給される反転入力端子と
出力端子との間に、反転入力端子の正極性入力信号に対
して順方向に直列接続される一対の第1のダイオード5
,6及び出力端子と反転入力端子との間にバイアス電流
供給用直流電源21を介して反転入力端子の正極性入力
信号に対して逆方向に直列接続される一対の第2のダイ
オード7.8とから対数回路50を構成する。
そして、この対数回路50の後段に接続されると共に対
数回路50から互いに逆極性の出力信号が供給される逆
対数回路70を設ける。
その他の構成は第1図と同様なので重複説明を省略する
そしてダイオード5,6,7.8の各々に常時0.4〜
0.5■の電圧を印加して無信号時にこれ等に10μA
〜20μA程度のバイアス電流を流すようにする。
更に、本発明2乗回路は第3図のように構成することも
できる。
即ち第3図に示す回路は第2図に示す回路においてダイ
オード13,14を夫々トランジスタ22.23で置換
え、そのベースに端子24よりバイアス電圧を供給する
ようにした場合である。
以下に、第3図を例にとって本発明2乗回路の回路動作
について吟味しよう。
先ず、入力端子1に供給される電圧をEIN 、抵抗器
2の抵抗値をEIN、入力交流信号電圧をe、電池21
の起電圧即ちダイオード5,6,7.8のバイアス電圧
をEDI、ダイオード5,6,7,8の逆方向飽和電流
を1゜及びそのバイアス電流を■D1、電子の電荷量を
q、ボルツマン定数をk、絶対温度をT、ダイオード1
,8及び5,6に流れる電流を■1及び■2 とすると
入力電流11Nはダイオード5゜7の接続中点に流入す
る電流にほぼ等しく次の(1,)式で与えられる。
従って、入力交流信号電圧eは次の(2)式で表わされ
る。
更に、トランジスタ22,230バイアス電圧をIED
バイアス電流を■D 及びそのコレクタ電流を■′1
.■′2とすれば、出力電流■。
utは抵抗器16に流れる電流にほぼ等しく次の(3)
式で表わされる。
従って、出力電流I outには入力電流IINの2乗
の成分が含まれ、入力電流IINは千の回路で2乗され
ることになる。
そして、ダイオード5,6,7,8の各々には電池21
によって常時0.4〜0.5vのバイアス電圧が印加さ
れており、このため無信号時にはこれ等に10〜20μ
A程度のバイアス電流が流るので、入力信号の振巾が小
さい時にもダイオード5゜6.7,8は非導通となるこ
となく、その接合容量Cは存在しない。
このため、2乗回路の周波数特性は特にその高域におい
て向上されて2乗動作の精度は高くなる。
次に、第4図を参照して本発明2乗回路のより具体的な
実施例について説明しよう。
尚、第4図において第1図乃至第3図と対応する部分に
は同一符号を付し、その重複説明を省略する。
この回路では、ダイオード5,6,7,8は直列接続さ
れたダイオード接続のトランジスタ26゜27.28,
29で置換えられ、これ等トランジスタ26,27,2
8.29はそのコレクタ及びベースが互いに接続されて
いる。
そして、トランジスタ27のエミッタとトランジスタ2
8のコレクタとの接続中点は第1の演算増巾器30反転
入力端子に接続されている。
尚、第1の演算増巾器3には発振防止用のコンデンサ2
5が接続されている。
又、バイアス電流供給用の電源21としてバイアス電源
回路80が設けられる。
この回路80はトランジスタ30,31、抵抗器32゜
33.34,35より構成されており、トランジスタ3
1のコレクタとエミッタとの間にトランジスタ26,2
7,28,29が介挿され、トランジスタ31によりト
ランジスタ26,27,28゜29にバイアス電流が供
給される。
そして、これにより無信号入力時にはトランジスタ30
のコレクタ及びトランジスタ26.27.28.29の
エミッタに略等しい10μA程度の電流が流れるように
なされている。
更に、端子24に供給されるバイアス電圧はトランジス
タ36.37及び抵抗器38,39,40,41より成
るバイアス電源回路90から供給される。
これにより、無信号入力時にはトランジスタ36のエミ
ッタ及びトランジスタ22,230エミツタに略等しい
電流が流れ、又ご可変抵抗器39の抵抗値を変化させる
ことによって2乗回路そのものの利得が調整されるよう
に成されている。
斯くして、本考案2乗回路によれば、対数回路の第1の
演算増巾器の反転入力端子と出力端子との間に直列接続
された2個のダイオードを互いに逆方向に並列接続し、
これらのダイオードにバイアス電流を流すようにしたの
で、入力信号の振巾がある程度大きい時及び小さい時に
もこれ等のダイオードは導通し、入力信号の正及び負の
半サイクルにおいてダイオードが非導通となってその接
合容量Cが存在することはなく、2乗回路の周波数特性
は特にその高域部分が向上して2乗動作の精度は高くな
る。
又、入力信号の振巾が微少である時にもダイオード5,
6,7,8は導通状態にあり、回路は2乗回路として十
分動作する。
更に、逆対数回路において対数回路からの互いに逆極性
の出力信号が夫々2つのトランジスタを介して第2の演
算増巾器の反転入力端子に供給される場合は、そのトラ
ンジスタに対するバイアスを調整することにより2乗回
路の利得を制御することができる。
【図面の簡単な説明】
第1図は従来の2乗回路を示す回路図、第2図、第3図
及び第4図は本発明2乗回路の実施例を示す回路図であ
る。 3は第1の演算増巾器、5,6,7,8はダイオードで
ある。 50は対数回路、70は逆対数回路である。

Claims (1)

    【特許請求の範囲】
  1. 1 演算増巾器と、該演算増巾器の入力信号の供給され
    る反転入力端子と出力端子との間に、上記反転入力端子
    の正極性入力信号に対して順方向に接続される一対の第
    1のダイオード及び上記出力端子と反転入力端子との間
    にバイアス回路を介して上記反転入力端子の正極性入力
    信号に対して逆方向に接続される一対の第2のダイオー
    ドとから成る対数回路と、該対数回路の後段に接続され
    ると共に上記対数回路から互いに逆極性の出力信号が供
    給される逆対数回路とを具備したことを特徴とする2乗
    回路。
JP14696776A 1976-12-07 1976-12-07 2乗回路 Expired JPS5942902B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14696776A JPS5942902B2 (ja) 1976-12-07 1976-12-07 2乗回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14696776A JPS5942902B2 (ja) 1976-12-07 1976-12-07 2乗回路

Publications (2)

Publication Number Publication Date
JPS5370735A JPS5370735A (en) 1978-06-23
JPS5942902B2 true JPS5942902B2 (ja) 1984-10-18

Family

ID=15419620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14696776A Expired JPS5942902B2 (ja) 1976-12-07 1976-12-07 2乗回路

Country Status (1)

Country Link
JP (1) JPS5942902B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6246304U (ja) * 1985-09-10 1987-03-20
JPH0592609U (ja) * 1992-05-15 1993-12-17 有限会社三協堂 印刷位置確認スケール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6246304U (ja) * 1985-09-10 1987-03-20
JPH0592609U (ja) * 1992-05-15 1993-12-17 有限会社三協堂 印刷位置確認スケール

Also Published As

Publication number Publication date
JPS5370735A (en) 1978-06-23

Similar Documents

Publication Publication Date Title
US7622981B2 (en) Square cell having wide dynamic range and power detector implementing same
JPS6254242B2 (ja)
US4445054A (en) Full-wave rectifying circuit
US5081378A (en) Logarithmic amplifier
JPS60216612A (ja) 信号利得制御装置
JPH0152783B2 (ja)
US4001602A (en) Electronic analog divider
JPH01318308A (ja) 対数増幅器
JPH0770935B2 (ja) 差動電流増幅回路
JPS5942902B2 (ja) 2乗回路
JPH0155762B2 (ja)
US20070040598A1 (en) Wideband squaring cell
US4613776A (en) Voltage to current conversion circuit
JP3106584B2 (ja) 掛算回路
JPH0527282B2 (ja)
JPS6020641A (ja) 信号圧縮回路装置
JPS5914816Y2 (ja) 定電流回路
JPS62102612A (ja) 利得制御回路
JPH0251144B2 (ja)
US3673502A (en) Voltage sensing switch
US3902081A (en) Phase splitter circuit
JPH084748Y2 (ja) 基準電圧回路及び発振回路
JP2621573B2 (ja) 信号抑圧回路
JPS6347113Y2 (ja)
JPS59181802A (ja) 電流入力型増幅装置