JPS6254242B2 - - Google Patents
Info
- Publication number
- JPS6254242B2 JPS6254242B2 JP56106518A JP10651881A JPS6254242B2 JP S6254242 B2 JPS6254242 B2 JP S6254242B2 JP 56106518 A JP56106518 A JP 56106518A JP 10651881 A JP10651881 A JP 10651881A JP S6254242 B2 JPS6254242 B2 JP S6254242B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- current
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000007850 degeneration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
Description
【発明の詳細な説明】
この発明は、入力電圧に応じた出力電流を得る
ための電圧・電流変換回路に関する。
ための電圧・電流変換回路に関する。
一般に、入力として与えられた電圧差を電流の
変化に変換する方法としては、第１図に示すよう
なエミツタ退化増幅器が用いられている。すなわ
ち、トランジスタＱ１，Ｑ２のエミツタが負荷素
子として働く抵抗Ｒを介して共通接続され、この
抵抗Ｒの両端が定電流源Ｉ１，Ｉ２を介して接地
される。そして、上記トランジスタＱ１，Ｑ２の
ベースにそれぞれ入力電圧Vin1、Vin2を与え、
このトランジスタＱ１，Ｑ２のコレクタ側に電流
「Ｉ＋ｉ」、「Ｉ−ｉ」を得る。
変化に変換する方法としては、第１図に示すよう
なエミツタ退化増幅器が用いられている。すなわ
ち、トランジスタＱ１，Ｑ２のエミツタが負荷素
子として働く抵抗Ｒを介して共通接続され、この
抵抗Ｒの両端が定電流源Ｉ１，Ｉ２を介して接地
される。そして、上記トランジスタＱ１，Ｑ２の
ベースにそれぞれ入力電圧Vin1、Vin2を与え、
このトランジスタＱ１，Ｑ２のコレクタ側に電流
「Ｉ＋ｉ」、「Ｉ−ｉ」を得る。
このようなエミツタ退化増幅器の動作は次式で
示される。
示される。
△Vin＝Ri＋ＶTInＩ＋ｉ／Ｉ−ｉ ……(1)
ここで、
△Vin＝Vin1−Vin2：差動入力電圧
ｉ：出力電流
ＶT＝ｋＴ／ｑ：熱電圧
Ｉ：バイアス電流（Ｉ＝I1＝I2）
Ｒ：変換抵抗
今、仮に出力電流が小さい（Ｉ≫ｉ）ものとす
ると、上記(1)式は△Vin＝Riとなり、出力電流ｉ
は入力電圧△Vinに比例する。この場合の回路の
コンダクタンスＧは下式で示される。
ると、上記(1)式は△Vin＝Riとなり、出力電流ｉ
は入力電圧△Vinに比例する。この場合の回路の
コンダクタンスＧは下式で示される。
Ｇ＝１／Ｒ ……(2)
しかし、入力電圧が大きくなると出力電流も大
きくなり、上述した仮定は成立しなくなる。すな
わち、出力電流ｉが大きくなると、バイアス電流
Ｉに対してこの出力電流ｉの値が無視できなくな
り、(1)式における右辺第２項を省略できなくな
る。したがつて、入力電圧が大きくなつた時にこ
の第２項が誤差となつてしまう。
きくなり、上述した仮定は成立しなくなる。すな
わち、出力電流ｉが大きくなると、バイアス電流
Ｉに対してこの出力電流ｉの値が無視できなくな
り、(1)式における右辺第２項を省略できなくな
る。したがつて、入力電圧が大きくなつた時にこ
の第２項が誤差となつてしまう。
なお、エミツタ退化増幅器の差動入力電流△
Iinを求めると、 △Iin＝Iin1−Iin2 ＝Ｉ＋ｉ／β−Ｉ−ｉ／β＝２ｉ／β ……(3) ここで、 Iin1、Iin2：トランジスタＱ１，Ｑ２のベース
電流 β：トランジスタＱ１，Ｑ２のエミツタ接地電
流増幅率である。(1)、(3)式から差動入力抵抗Rin
が次式に示すように求まる。
Iinを求めると、 △Iin＝Iin1−Iin2 ＝Ｉ＋ｉ／β−Ｉ−ｉ／β＝２ｉ／β ……(3) ここで、 Iin1、Iin2：トランジスタＱ１，Ｑ２のベース
電流 β：トランジスタＱ１，Ｑ２のエミツタ接地電
流増幅率である。(1)、(3)式から差動入力抵抗Rin
が次式に示すように求まる。
Rin＝△Ｖｉｎ／△Ｉｉｎ
＝βＲ／２＋β／２ｉＶTinＩ＋ｉ／Ｉ−ｉ……(4)
上記(4)式において、小信号時（Ｉ≫ｉ）には下
式で表わせる。
式で表わせる。
Rin＝βＲ／２
したがつて、変換抵抗Ｒのβ倍が入力インピー
ダンスとなつている。
ダンスとなつている。
この発明は上記のような事情に鑑みてなされた
もので、その目的とするところは、入力信号電圧
が大きくても誤差の少ない電圧・電流変換回路を
提供することである。
もので、その目的とするところは、入力信号電圧
が大きくても誤差の少ない電圧・電流変換回路を
提供することである。
以下、この発明の一実施例を図面を参照して説
明する。第２図はその構成を示すもので、第１、
第２の差動入力素子として働くトランジスタＱ
１，Ｑ２のエミツタが負荷素子として働く抵抗Ｒ
を介して共通に接続されて対称に配置され、この
トランジスタＱ１，Ｑ２のコレクタには定電流源
Ｉ１，Ｉ２が接続される。前記トランジスタＱ
１，Ｑ２のコレクタにはそれぞれトランジスタＱ
３，Ｑ４のベースが接続され、前記定電流源Ｉ
１，Ｉ２によつて導通制御される。このトランジ
スタＱ３，Ｑ４と直列に、それぞれトランジスタ
Ｑ５，Ｑ６が接続され、そのベースがトランジス
タＱ１，Ｑ２のベースと共通接続されて差動入力
端子Vin1、Vin2に供給された入力信号により共
通に導通制御される。上記トランジスタＱ１，Ｑ
２のエミツタは、トランジスタＱ７，Ｑ８を介し
て接地され、このトランジスタＱ７，Ｑ８はそれ
ぞれ、電流制御手段として働くトランジスタＱ
３，Ｑ５およびトランジスタＱ４，Ｑ６の直列回
路の導通状態により導通制御される。さらに、上
記トランジスタＱ８のベースにトランジスタＱ９
のベースが接続され、このトランジスタＱ９のコ
レクタには定電流源Ｉ３が設けられ定電流が供給
される。したがつて、上記トランジスタＱ２，Ｑ
８を流れる電流と同じ電流がトランジスタＱ９を
流れるので、このトランジスタＱ９のコレクタ側
の出力端子OUTに電流が流れ込み、入力信号電
圧に対応した出力電流を得るようにして成る。
明する。第２図はその構成を示すもので、第１、
第２の差動入力素子として働くトランジスタＱ
１，Ｑ２のエミツタが負荷素子として働く抵抗Ｒ
を介して共通に接続されて対称に配置され、この
トランジスタＱ１，Ｑ２のコレクタには定電流源
Ｉ１，Ｉ２が接続される。前記トランジスタＱ
１，Ｑ２のコレクタにはそれぞれトランジスタＱ
３，Ｑ４のベースが接続され、前記定電流源Ｉ
１，Ｉ２によつて導通制御される。このトランジ
スタＱ３，Ｑ４と直列に、それぞれトランジスタ
Ｑ５，Ｑ６が接続され、そのベースがトランジス
タＱ１，Ｑ２のベースと共通接続されて差動入力
端子Vin1、Vin2に供給された入力信号により共
通に導通制御される。上記トランジスタＱ１，Ｑ
２のエミツタは、トランジスタＱ７，Ｑ８を介し
て接地され、このトランジスタＱ７，Ｑ８はそれ
ぞれ、電流制御手段として働くトランジスタＱ
３，Ｑ５およびトランジスタＱ４，Ｑ６の直列回
路の導通状態により導通制御される。さらに、上
記トランジスタＱ８のベースにトランジスタＱ９
のベースが接続され、このトランジスタＱ９のコ
レクタには定電流源Ｉ３が設けられ定電流が供給
される。したがつて、上記トランジスタＱ２，Ｑ
８を流れる電流と同じ電流がトランジスタＱ９を
流れるので、このトランジスタＱ９のコレクタ側
の出力端子OUTに電流が流れ込み、入力信号電
圧に対応した出力電流を得るようにして成る。
このような構成の電圧・電流変換回路におい
て、トランジスタＱ１のコレクタ電流は、定電流
源Ｉ１からＱ３のベース電流を引いたものであ
り、トランジスタＱ３の電流増幅率βが高いと仮
定すれば、トランジスタＱ１のコレクタ電流はＩ
にほぼ等しくなる。トランジスタＱ７のコレクタ
電流は「Ｉ−ｉ」であるが、小信号時（Ｉ≫ｉ）
にはＩとなるので、トランジスタＱ７のベース電
流はＩ／βとして良い。トランジスタＱ５のベー
ス接地電流増幅率dpを１（dp＝１）とすると、
トランジスタＱ３のエミツタ電流はＩ／βであ
る。このトランジスタＱ３のベース電流はその
Ｉ／βであるのでＩ／β２である。同様にして小
信号時のトランジスタＱ４のベース電流もＩ／β
２である。
て、トランジスタＱ１のコレクタ電流は、定電流
源Ｉ１からＱ３のベース電流を引いたものであ
り、トランジスタＱ３の電流増幅率βが高いと仮
定すれば、トランジスタＱ１のコレクタ電流はＩ
にほぼ等しくなる。トランジスタＱ７のコレクタ
電流は「Ｉ−ｉ」であるが、小信号時（Ｉ≫ｉ）
にはＩとなるので、トランジスタＱ７のベース電
流はＩ／βとして良い。トランジスタＱ５のベー
ス接地電流増幅率dpを１（dp＝１）とすると、
トランジスタＱ３のエミツタ電流はＩ／βであ
る。このトランジスタＱ３のベース電流はその
Ｉ／βであるのでＩ／β２である。同様にして小
信号時のトランジスタＱ４のベース電流もＩ／β
２である。
ところで大信号入力時の入力電圧と出力電流ｉ
との関係は次式で表わせる。
との関係は次式で表わせる。
上式はトランジスタＱ３のベース電流を（Ｉ×
ｉ）／β２として求めた。この式を前記(1)式と比
べると対数項における出力電流ｉの影響がβ２分
の１になつているため、(1)式に比べてリニアリテ
イが向上できる。したがつて、ほぼ △Vin＝Ri となり、(6)式における対数項による誤差は無視で
きる。
ｉ）／β２として求めた。この式を前記(1)式と比
べると対数項における出力電流ｉの影響がβ２分
の１になつているため、(1)式に比べてリニアリテ
イが向上できる。したがつて、ほぼ △Vin＝Ri となり、(6)式における対数項による誤差は無視で
きる。
また、入力電流Iin1、Iin2はそれぞれ次式で表
わせる。
わせる。
Iin1＝１／β（Ｉ−Ｉ−ｉ／β２）−１／βｐβ（Ｉ
−ｉ）……(8) Iin2＝１／β（Ｉ−Ｉ＋ｉ／β２）−１／βｐβ（Ｉ
＋ｉ）……(9) ここで(8)式の右辺第１項はトランジスタＱ１の
ベース電流、第２項はトランジスタＱ５のベース
電流を表わす。また、(9)式における右辺第１項は
トランジスタＱ２のベース電流、第２項はトラン
ジスタＱ６のベース電流である。βｐはpnp形ト
ランジスタＱ５，Ｑ６のエミツタ接地電流増幅率
を表わす。
−ｉ）……(8) Iin2＝１／β（Ｉ−Ｉ＋ｉ／β２）−１／βｐβ（Ｉ
＋ｉ）……(9) ここで(8)式の右辺第１項はトランジスタＱ１の
ベース電流、第２項はトランジスタＱ５のベース
電流を表わす。また、(9)式における右辺第１項は
トランジスタＱ２のベース電流、第２項はトラン
ジスタＱ６のベース電流である。βｐはpnp形ト
ランジスタＱ５，Ｑ６のエミツタ接地電流増幅率
を表わす。
(3)式と同様に差動入力電流△Iinを求める。
△Iin＝２ｉ／β３＋２ｉ／βｐβ
＝2i（１／β３＋１／βｐβ ……(10)
ここでβが充分に大きいと仮定すれば、
△Iin２ｉ／β２
となる。(7)、(10)式より、この回路の差動入力抵抗
は下式のようになる。
は下式のようになる。
RinβｐβＲ／２
したがつて、エミツタ退化増幅器に比べて、β
ｐ倍だけ入力抵抗が大きくなつている。
ｐ倍だけ入力抵抗が大きくなつている。
第３図は、上記第２図の回路の具体的な回路構
成例を示すもので、定電流源としてカレントミラ
ー回路を使用している。第３図において第２図と
同様な部分は同一符号を付してその説明は省略す
る。トランジスタＱ１，Ｑ２，Ｑ９のコレクタ回
路には、それぞれトランジスタQp１，Qp２，
Qp３がベースを共通して接続され、この共通ベ
ースはトランジスタQp４のベースに接続され、
トランジスタQp４のコレクタとベースはそれぞ
れトランジスタQp５のベースとエミツタに接続
され、トランジスタQp４のコレクタ回路に接続
された定電流源Ｉ０によつて導通設定される。ま
た、トランジスタＱ９のベース・コレクタ間には
発振防止用のコンデンサＣが接続される。そし
て、出力端子OUTには抵抗ＲLが接続されて成
る。
成例を示すもので、定電流源としてカレントミラ
ー回路を使用している。第３図において第２図と
同様な部分は同一符号を付してその説明は省略す
る。トランジスタＱ１，Ｑ２，Ｑ９のコレクタ回
路には、それぞれトランジスタQp１，Qp２，
Qp３がベースを共通して接続され、この共通ベ
ースはトランジスタQp４のベースに接続され、
トランジスタQp４のコレクタとベースはそれぞ
れトランジスタQp５のベースとエミツタに接続
され、トランジスタQp４のコレクタ回路に接続
された定電流源Ｉ０によつて導通設定される。ま
た、トランジスタＱ９のベース・コレクタ間には
発振防止用のコンデンサＣが接続される。そし
て、出力端子OUTには抵抗ＲLが接続されて成
る。
このような構成の回路において、集積回路用の
コンピユータ シユミレーシヨンプログラム
（SPICEプログラム）を使用してシユミレーシヨ
ン実験を行なうと、第４図に示すような特性を示
す。ここで変換抵抗「Ｒ＝10KΩ」とし、負荷抵
抗「ＲL＝10KΩ」とする。また、差動入力端子
Vin1には入力電圧Vinを印加し、端子Vin2を接地
している。入力電圧「Vin＞０」のとき、出力端
子OUTには図の矢印の向きに電流ｉが流れるの
で出力電圧は負となる。すなわち、この回路はゲ
インが「−１」の反転増幅回路として働くことに
なる。第４図に示す波形図は、振幅が±2Vで周
期が４μsecの三角波を入力電圧Vinとして印加
している。図において破線が入力波形、実線が出
力波形である。この場合、反転増幅器として動作
していることが確認できる。
コンピユータ シユミレーシヨンプログラム
（SPICEプログラム）を使用してシユミレーシヨ
ン実験を行なうと、第４図に示すような特性を示
す。ここで変換抵抗「Ｒ＝10KΩ」とし、負荷抵
抗「ＲL＝10KΩ」とする。また、差動入力端子
Vin1には入力電圧Vinを印加し、端子Vin2を接地
している。入力電圧「Vin＞０」のとき、出力端
子OUTには図の矢印の向きに電流ｉが流れるの
で出力電圧は負となる。すなわち、この回路はゲ
インが「−１」の反転増幅回路として働くことに
なる。第４図に示す波形図は、振幅が±2Vで周
期が４μsecの三角波を入力電圧Vinとして印加
している。図において破線が入力波形、実線が出
力波形である。この場合、反転増幅器として動作
していることが確認できる。
第５図ａ，ｂ〜第７図ａ，ｂはそれぞれ、上記
第３図の回路における周波数特性を示すシユミレ
ーシヨン結果で、ａ図は「周波数−ゲイン特性
図」、ｂ図は「周波数−位相特性図」である。第
５図ａ，ｂにおいては、コンデンサＣ＝1pF、定
電流I0＝500μＡに設定している。ａ図において
周波数が20MHz付近でピークが発生しているが、
これは回路が発振していることを示している。第
６図ａ，ｂおよび第７図ａ，ｂはそれぞれコンデ
ンサＣの容量を大きくしてシユミレーシヨンを行
なつたもので、第６図ａ，ｂにおいては、コンデ
ンサＣ＝5pF、定電流I0＝500μＡ、第７図ａ，
ｂにおいては、コンデンサＣ＝5pF、定電流I0＝
200μＡである。このようにコンデンサＣの容量
を適当な値に設定することにより、発振状態を表
わすゲインのピークは認められなくなる。
第３図の回路における周波数特性を示すシユミレ
ーシヨン結果で、ａ図は「周波数−ゲイン特性
図」、ｂ図は「周波数−位相特性図」である。第
５図ａ，ｂにおいては、コンデンサＣ＝1pF、定
電流I0＝500μＡに設定している。ａ図において
周波数が20MHz付近でピークが発生しているが、
これは回路が発振していることを示している。第
６図ａ，ｂおよび第７図ａ，ｂはそれぞれコンデ
ンサＣの容量を大きくしてシユミレーシヨンを行
なつたもので、第６図ａ，ｂにおいては、コンデ
ンサＣ＝5pF、定電流I0＝500μＡ、第７図ａ，
ｂにおいては、コンデンサＣ＝5pF、定電流I0＝
200μＡである。このようにコンデンサＣの容量
を適当な値に設定することにより、発振状態を表
わすゲインのピークは認められなくなる。
ところで、エミツタ退化増幅器は、差動入力電
圧として取り扱うことができる電圧範囲には制限
がある。この点については第３図に示した回路に
おいても同様である。以下、リニアリテイの取れ
る最大入力電圧△Vin maxを求める。第１図の回
路におけるトランジスタＱ１，Ｑ２のコレクタ電
流は、図の矢印の向きに取つた時に電流値が正で
なければならないので、下式の条件を満たす必要
がある。
圧として取り扱うことができる電圧範囲には制限
がある。この点については第３図に示した回路に
おいても同様である。以下、リニアリテイの取れ
る最大入力電圧△Vin maxを求める。第１図の回
路におけるトランジスタＱ１，Ｑ２のコレクタ電
流は、図の矢印の向きに取つた時に電流値が正で
なければならないので、下式の条件を満たす必要
がある。
Ｉ＋ｉ＞０
Ｉ−ｉ＞０
これは、コレクタ電流を負とするとトランジス
タが動作しないことに依る。したがつて、 −Ｉ＜ｉ＜Ｉ となる。また、出力電流はその絶対値がバイアス
電流よりも小さくなることが必要である。(1)式を
ｉについて微分すると、下式のようになる。
タが動作しないことに依る。したがつて、 −Ｉ＜ｉ＜Ｉ となる。また、出力電流はその絶対値がバイアス
電流よりも小さくなることが必要である。(1)式を
ｉについて微分すると、下式のようになる。
ｄ／ｄｉ△Vin＝Ｒ＋ＶT２Ｉ／Ｉ２−ｉ２
Ｉ＜ｉ＜Ｉの範囲ではｄ／ｄｉ△Vinは正であり、ま
た、ｉ＝±Ｉでｄ／ｄｉ△Vinは＋∞に発散する。この
状態を第８図に示す。「ｉ＝０」の場合の△Vin
の傾きθ（コンダクタンスＧの逆数）は下式で示
される。
の傾きθ（コンダクタンスＧの逆数）は下式で示
される。
ｄ／ｄｉ△Vin＝Ｒ＋２ＶＴ／Ｉ ……（15）
上記（15）式におて、リニアテイの取れる範囲
は下式で示される。
は下式で示される。
｜△Vin max｜＝（Ｒ＋２ＶＴ／Ｉ）Ｉ
＝RI＋2VT ……（16）
したがつて、最大入力電圧はRIで決定され
る。なお、ＶTは約25mVに過ぎない。例えばＲ
＝10KΩ、Ｉ＝100μＡとすれば｜△Vin max｜
＝1Vである。上記（15）式からコンダクタンス
Ｇは下式で示すようになる。
る。なお、ＶTは約25mVに過ぎない。例えばＲ
＝10KΩ、Ｉ＝100μＡとすれば｜△Vin max｜
＝1Vである。上記（15）式からコンダクタンス
Ｇは下式で示すようになる。
ここで、Ｒ≫２ＶＴ／Ｉとすれば、（17）式は(2)式
と 一致する。2VT／Ｉは通常の使用では数百Ω程度
であり、変換抵抗Ｒを数ＫΩに設定すればこの項
の影響は無視できる。
と 一致する。2VT／Ｉは通常の使用では数百Ω程度
であり、変換抵抗Ｒを数ＫΩに設定すればこの項
の影響は無視できる。
第９図は、この発明の他の実施例を示す回路図
で、上記第２図の回路におけるトランジスタＱ
５，Ｑ６を取り除いたものである。このような構
成の回路においても電圧・電流変換が可能であ
り、特に低い電源電圧（例えば3VBE〜21V）で動
作させることができる。この回路では低い電源電
圧が精度良く電圧・電流変換を行なうことができ
る。
で、上記第２図の回路におけるトランジスタＱ
５，Ｑ６を取り除いたものである。このような構
成の回路においても電圧・電流変換が可能であ
り、特に低い電源電圧（例えば3VBE〜21V）で動
作させることができる。この回路では低い電源電
圧が精度良く電圧・電流変換を行なうことができ
る。
以上説明したようにこの発明によれば、入力電
流ｉによる影響を小さくできるので入力信号電圧
が大きくても誤差の少ない電圧・電流変換回路が
得られる。
流ｉによる影響を小さくできるので入力信号電圧
が大きくても誤差の少ない電圧・電流変換回路が
得られる。
第１図はエミツタ退化増幅器を示す回路図、第
２図はこの発明の一実施例に係る電圧・電流変換
回路を示す図、第３図は上記第２図の回路の具体
的な構成例を示す回路図、第４図は上記第３図の
回路の入力信号と出力信号の関係を示す波形図、
第５図ａ，ｂ、第６図ａ，ｂおよび第７図ａ，ｂ
はそれぞれ上記第３図の回路の周波数特性を示す
特性図、第８図はこの発明の電圧・電流変換回路
による出力電流の範囲を示す特性図、第９図はこ
の発明の他の実施例を示す回路図である。 Ｑ１〜Ｑ９……トランジスタ（Ｑ１，Ｑ２：差
動入力素子、Ｑ３〜Ｑ６：電流制御手段）、Ｒ…
…負荷素子、Ｉ１〜Ｉ３……定電流源。
２図はこの発明の一実施例に係る電圧・電流変換
回路を示す図、第３図は上記第２図の回路の具体
的な構成例を示す回路図、第４図は上記第３図の
回路の入力信号と出力信号の関係を示す波形図、
第５図ａ，ｂ、第６図ａ，ｂおよび第７図ａ，ｂ
はそれぞれ上記第３図の回路の周波数特性を示す
特性図、第８図はこの発明の電圧・電流変換回路
による出力電流の範囲を示す特性図、第９図はこ
の発明の他の実施例を示す回路図である。 Ｑ１〜Ｑ９……トランジスタ（Ｑ１，Ｑ２：差
動入力素子、Ｑ３〜Ｑ６：電流制御手段）、Ｒ…
…負荷素子、Ｉ１〜Ｉ３……定電流源。
Claims (1)
- 【特許請求の範囲】 １ エミツタが負荷素子を介して共通接続され互
いに対称配置される第１、第２の差動入力トラン
ジスタと、これら第１、第２の差動入力トランジ
スタの各コレクタと第１の電位供給源間にそれぞ
れ接続される第１、第２の定電流源と、上記第
１、第２の差動入力トランジスタの各エミツタと
第２の電位供給源間にそれぞれ接続される第１、
第２のトランジスタと、これら第１、第２のトラ
ンジスタの各ベースと上記第１の電位供給源間に
それぞれ接続され、ベースがそれぞれ上記第１、
第２の差動入力トランジスタの各コレクタに接続
される第３、第４のトランジスタと、上記第１あ
るいは第２トランジスタのベースにベースが接続
され、エミツタが上記第２の電位供給源に接続さ
れる第５のトランジスタと、この第５トランジス
タのコレクタと上記第１の電位供給源間に接続さ
れる第３の定電流源とを具備し、上記第５のトラ
ンジスタのコレクタ側から出力電流を得ることを
特徴とする電圧・電流変換回路。 ２ 前記特許請求の範囲第１項記載の電圧・電流
変換回路において、前記第１、第２のトランジス
タの各ベースと前記第３、第４トランジスタとの
間に、各ベースが前記第１、第２の差動入力トラ
ンジスタのベースにそれぞれ接続される第６、第
７のトランジスタを設けたことを特徴とする電
圧・電流変換回路。 ３ 前記特許請求の範囲第１項記載の電圧・電流
変換回路において、前記第１、第２のトランジス
タの各ベースと前記第３、第４トランジスタとの
間に、各ベースが前記第１、第２の差動入力トラ
ンジスタのベースにそれぞれ接続される第６、第
７のトランジスタを設けるとともに、前記第５ト
ランジスタのベースとコレクタ間にこの第５トラ
ンジスタの発振を防止するコンデンサを設けたこ
とを特徴とする電圧・電流変換回路。 ４ 前記特許請求の範囲第１項記載の電圧・電流
変換回路において、前記第１、第２の定電流源
は、カレントミラー回路から成ることを特徴とす
る電圧・電流変換回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56106518A JPS589409A (ja) | 1981-07-08 | 1981-07-08 | 電圧・電流変換回路 |
| DE3225405A DE3225405C2 (de) | 1981-07-08 | 1982-07-07 | Spannungs/Strom-Wandlerschaltung |
| US06/396,075 US4442400A (en) | 1981-07-08 | 1982-07-07 | Voltage-to-current converting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56106518A JPS589409A (ja) | 1981-07-08 | 1981-07-08 | 電圧・電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589409A JPS589409A (ja) | 1983-01-19 |
| JPS6254242B2 true JPS6254242B2 (ja) | 1987-11-13 |
Family
ID=14435622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56106518A Granted JPS589409A (ja) | 1981-07-08 | 1981-07-08 | 電圧・電流変換回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4442400A (ja) |
| JP (1) | JPS589409A (ja) |
| DE (1) | DE3225405C2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3213838A1 (de) * | 1982-04-15 | 1983-10-27 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Integrierte schaltungsanordung mit einem spannungs-strom-wandler |
| JPS58189620U (ja) * | 1982-06-09 | 1983-12-16 | パイオニア株式会社 | 無歪逆相電流源 |
| IT1212748B (it) * | 1983-06-03 | 1989-11-30 | Ates Componenti Elettron | Stadio differenziale perfezionato, in particolare per filtri attivi. |
| JPS60148687U (ja) * | 1984-03-15 | 1985-10-02 | 能美防災株式会社 | 故障検出機能付火災感知器 |
| US4675594A (en) * | 1986-07-31 | 1987-06-23 | Honeywell Inc. | Voltage-to-current converter |
| US4973917A (en) * | 1989-09-27 | 1990-11-27 | Threepenney Electronics Corporation | Output amplifier |
| DE59103306D1 (de) * | 1990-02-26 | 1994-12-01 | Du Pont Deutschland | Arylhydrazide enthaltende photographische Silberhalogenidmaterialien. |
| US5043652A (en) * | 1990-10-01 | 1991-08-27 | Motorola, Inc. | Differential voltage to differential current conversion circuit having linear output |
| US5147756A (en) * | 1991-04-11 | 1992-09-15 | E. I. Du Pont De Nemours And Company | Stabilized, aqueous hydrazide solutions for photographic elements |
| JP3411988B2 (ja) * | 1992-09-21 | 2003-06-03 | 株式会社東芝 | 可変電圧電流変換回路 |
| JP2638494B2 (ja) * | 1994-08-12 | 1997-08-06 | 日本電気株式会社 | 電圧／電流変換回路 |
| JPH09238032A (ja) * | 1996-02-29 | 1997-09-09 | Nec Corp | Ｏｔａおよびバイポーラマルチプライヤ |
| FR2752961A1 (fr) * | 1996-08-30 | 1998-03-06 | Philips Electronics Nv | Controleur de tension a sensibilite aux variations de temperature attenuee |
| FR2756680B1 (fr) * | 1996-11-29 | 1999-02-12 | Sgs Thomson Microelectronics | Amplificateur a transconductance a dynamique elevee et faible bruit |
| JP3327271B2 (ja) | 1999-11-15 | 2002-09-24 | 日本電気株式会社 | Ｐｌｌ回路及びデータ読み出し回路 |
| JP2008092266A (ja) * | 2006-10-02 | 2008-04-17 | Nec Electronics Corp | 差動回路 |
| US9374050B1 (en) | 2014-07-08 | 2016-06-21 | Linear Technology Corporation | Level-shifting amplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5231143A (en) * | 1975-08-29 | 1977-03-09 | Toyo Boseki | Method of producing special touch yarn |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3434069A (en) * | 1967-04-27 | 1969-03-18 | North American Rockwell | Differential amplifier having a feedback path including a differential current generator |
| US3733559A (en) * | 1970-06-29 | 1973-05-15 | Rca Corp | Differential amplifier |
| JPS4929744A (ja) * | 1972-07-18 | 1974-03-16 | ||
| NL7407953A (nl) * | 1974-06-14 | 1975-12-16 | Philips Nv | Spanningstroomomzetter. |
| US4288707A (en) * | 1978-03-14 | 1981-09-08 | Tokyo Shibaura Denki Kabushiki Kaisha | Electrically variable impedance circuit |
| JPS5850443B2 (ja) * | 1978-08-16 | 1983-11-10 | 株式会社東芝 | 電圧・電流変換回路 |
-
1981
- 1981-07-08 JP JP56106518A patent/JPS589409A/ja active Granted
-
1982
- 1982-07-07 DE DE3225405A patent/DE3225405C2/de not_active Expired
- 1982-07-07 US US06/396,075 patent/US4442400A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5231143A (en) * | 1975-08-29 | 1977-03-09 | Toyo Boseki | Method of producing special touch yarn |
Also Published As
| Publication number | Publication date |
|---|---|
| US4442400A (en) | 1984-04-10 |
| JPS589409A (ja) | 1983-01-19 |
| DE3225405A1 (de) | 1983-01-27 |
| DE3225405C2 (de) | 1984-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6254242B2 (ja) | ||
| JPS58500045A (ja) | バンドギヤツプ基準電圧発生回路及びその発生方法 | |
| US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| US5081378A (en) | Logarithmic amplifier | |
| JPH0452645B2 (ja) | ||
| US6359511B1 (en) | System and method for current splitting for variable gain control | |
| CN112083212B (zh) | 电流传感器及其频率补偿方法 | |
| JPH0758872B2 (ja) | 電力増幅回路 | |
| EP0314218A1 (en) | Amplifier arrangement and integrated amplifier circuit suitable for the amplifier arrangement, and display device including said amplifier arrangement | |
| EP0302605A1 (en) | Cascode amplifier with non-linearity correction and improve transient response | |
| RU2292636C1 (ru) | Дифференциальный усилитель с повышенным ослаблением синфазного сигнала | |
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| US5155429A (en) | Threshold voltage generating circuit | |
| TWI431940B (zh) | 寬頻平方單元 | |
| JPH0793543B2 (ja) | 電圧リピ−タ回路 | |
| JP3058087B2 (ja) | 利得可変増幅器 | |
| JPH09312531A (ja) | 差動増幅器 | |
| JP3507530B2 (ja) | 対数変換回路 | |
| JPH051649B2 (ja) | ||
| JPH0478044B2 (ja) | ||
| JPS62173807A (ja) | 定電流源バイアス回路 | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JPS5942902B2 (ja) | ２乗回路 | |
| JP2901248B2 (ja) | 可変リアクタンス回路 |