TWI431940B - 寬頻平方單元 - Google Patents
寬頻平方單元 Download PDFInfo
- Publication number
- TWI431940B TWI431940B TW095130204A TW95130204A TWI431940B TW I431940 B TWI431940 B TW I431940B TW 095130204 A TW095130204 A TW 095130204A TW 95130204 A TW95130204 A TW 95130204A TW I431940 B TWI431940 B TW I431940B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistors
- emitter
- coupled
- current
- voltage
- Prior art date
Links
- 230000009977 dual effect Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 5
- 238000007493 shaping process Methods 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/20—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating powers, roots, polynomes, mean square values, standard deviation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
本發明有關於一種新穎電路結構,其用於產生準確地對應於輸入信號平方之輸出信號。
用於將輸入信號平方之電路具有數個實際應用,其中包括:對數放大器,與實施此等放大器之RMS-DC轉換器。此等放大器經常應用至用於測量射頻(RF)信號功率之系統。如此作須要一種在寬動態範圍上展現符合真實平方律(square law)且相對於溫度獨立無關之放大器。在此所揭示之標的係提出一種用於達成此等特徵之新穎電路。
本發明揭示一種平方單元,其係包括:一第一電路,其響應於輸入電壓以產生相對應電流;以及一第二電路,其響應於由該第一電路所產生之電流與此輸入電壓,以產生對應於輸入電壓平方之輸出電流。該第二電路可以包括:一絕對值調變電路,並且該第一電路可以包括:一絕對值電壓至電流轉換器、或者是一線性電壓至電流轉換器。此電路有利地是由差動對(differential pair)組態的雙載子電晶體所構成,其中尾部(tail)電流是與絕對溫度之平方成正比。可以設置電阻器以達成高而有效的電晶體面積比,而同時維持用於高頻運作之合理電晶體尺寸,且準確地達成正確平方律特徵。
根據在此所說明之原理,此種新穎平方電路或單元係藉由電路100來加以實施,其一實施例在第1圖中以功能來呈現,其中將欲平方的電壓輸入信號施加至一絕對值電壓與電流調變器102之電壓輸入以及一絕對值電壓至電流轉換器104之電壓輸入。此轉換器104將與輸入電壓成正比之電流施加至調變器102之電流輸入。響應於此所施加之電壓與電流輸入,此調變器產生與輸入電壓之平方成正比之輸出電流。
如同以下將說明,此調變器102與轉換器104使用雙載子電晶體來加以實施,其響應於小數值之輸入信號而本質固有地呈現指數式互導特徵,該輸入信號之所設定的極性取決於電晶體之種類屬性。在所要說明之例中之電晶體為npn型,其基極被驅動至一主動區域,以響應於所施加而大於電晶體熱電壓(大約23mv)之正電壓。當然,在此所說明之電路可以任一種類屬性之電晶體實施。調變器102係被配置以此種產生為輸入電壓的絕對值函數之輸出電流的方式響應於雙極性輸入電壓與電流信號,以產生所想要之平方信號。
現在更詳細地參考第1圖,將輸入電壓Vin共同地施加至調變器102與轉換器104之電壓輸入節點。如同所說明,轉換器104將與| Vin |成正比之輸出電流Ix供應至調變器102之輸入電流節點。調變器102響應於對其所施加之輸入電壓與輸入電流之絕對值,而產生對應於該輸入電壓平方之輸出電流Iout。
此種運作可以藉由下式而量化:Ix=a* | Vin | (1)而a為V至I轉換器104之係數,以及Iout=b* | Vin | *Ix (2)而b為電壓與電流調變器102之係數。將式1與式2組合,可以將Iout重寫如下:Iout=a*b* | Vin | *Ix=c*Vin2
(3)
因此,由調變器102所產生之輸出電流係與輸入電壓之平方成正比。
本發明所揭示之原理可以藉由考慮在第2圖中所呈現的第1圖結構之範例電路之實施,而獲得更佳瞭解。參考第2圖,此轉換器104包括如同所顯示之彼此連接之雙載子電晶體Q1-Q4,而以電晶體Q1與Q2之基極電極共同接收來自輸入電壓信號Vinp經由射極隨耦器Q9所緩衝之正向之分量Vxp。此電晶體Q9是連接介於正與負電源軌之間,而具有射極固定電流源Ie。電晶體Q1與Q3之射極經由固定電流源Is,共同連接至接地電源軌。連接電晶體Q1之集極而將輸出電流分量Ixp供應至調變器102。
類似地,電晶體Q3與Q4之基極共同接收來自輸入電壓信號Vinn、而經由射極隨耦電晶體Q10所緩衝之負向之分量Vxn。電晶體Q10是連接介於該等電源軌與另一射極固定電流源Ie之間。此施加至轉換器104之電壓Vxn與Vxp,其大小與輸入電壓Vinn與Vinp之大小相等,而由DC位準位移器藉由電晶體Q9與Q10所降低。
電晶體Q2與Q4之射極經由固定電流源Is共同連接至負電源軌。電晶體Q2與Q3之集極共同連接至正電源軌。連接電晶體Q1與Q4之集極,而將輸出電流分量Ixp與Ixn分別供應至調變器102。此等電流分量與輸入電壓Vinn與Vinp之大小以及由電晶體Q2與Q3所供應的靜態DC電流之大小成正比。流經兩電流源Is之電流是分別由電晶體Q1、Q2與Q3、Q4所共享。
調變器102如同所示包括彼此連接之電晶體Q5-Q8。電晶體Q5與Q6具有射極共同連接至節點Ixp,且其集極各自連接至節點Iout與正電源軌。電晶體Q7與Q8相對應地具有射極、而共同連接至節點Ixn,且其集極各自連接至正電源軌與節點Iout。調變器102在電晶體Q5、Q7與Q6、Q8之基極接收輸入電壓之正與負分量Vinp與Vinn。此由電晶體Q1導通之電流Ixp係經由電晶體Q5與Q6依此等電晶體之尺寸比來成比例地共享。相對應地,此由轉換器104之電晶體Q4所導通之電流Ixn是經由電晶體Q7與Q8根據電晶體之尺寸比而成比例地共享。電晶體Q5與Q8之集極在輸出節點Iout彼此連接。現在將說明在第2圖中電晶體Q1-Q8間的此種1:A的尺寸比之意義。
此電晶體“尺寸”之意思為該電晶體之射極有效面積。此電晶體尺寸之意義可以藉由認知到接收相同偏壓條件之相同的電晶體對之各電晶體會傳導與其尺寸成比例之電流而瞭解。亦即,假設受到相同偏壓,則一對電晶體之一電晶體的尺寸(射極面積)為此對電晶體的另一電晶體之兩倍時,則其會傳導兩倍之電流。
現在考慮第2圖之電路,其顯示電晶體Q1、Q4、Q5以及Q8被數學地正規化而具有1之尺寸;而電晶體Q2、Q3、Q6以及Q7之尺寸被設計為比例A(而A為大於1之比例)。當被共同偏壓時,電晶體Q2、Q3、Q6以及Q7會傳導較電晶體Q1、Q4、Q5以及Q8為比例A之更多電流。
現在可以寫出以下之式,以說明第2圖之電路,其中,Is為電晶體飽和電流,Vt為電晶體熱電壓,A如同說明為電晶體尺寸比,以及Vxp、Vxn、Vinp、以及Vinn如同在電路圖中所顯示:
在第1圖中的Ix可以被視認是第2圖中的Ixp與Ixn之和,以致於:
其可以被轉換以顯示Ix小dc靜態電流+a* | Vin |。
當Vin>0(Vin=Vinp-Vinn=Vxp-Vxn)時,電晶體Q5開始導通電流。此調變器102經由電晶體Q5產生與輸入電壓Vin成正比之輸出電流,且經由電晶體Q8產生非常小的電流。當Vin<0(Vin=Vinp-Vinn=Vxp-Vxn)時,電晶體Q8開始導通電流。調變器102現在經由電晶體Q8產生與輸入電壓Vin成正比之輸出電流以及經由電晶體Q5產生非常小的電流。此輸出電流之共享係根據此輸入電壓之極性與大小而持續變化。
可以與電晶體Q5與Q8互補之方式運作電晶體Q5與Q7,以各別供應Ixp與Ixn。電晶體Q6與Q7之尺寸比為A,可以較電晶體Q5與Q8傳導更多電流。此由電壓至電流轉換器104之輸出所供應之電晶體Q5與Q8之經控制的集極電流之和係形成調變器102之輸出電流。此輸出係對應於輸入電壓Vin之平方。類似地,相對於轉換器104,此被連接而相對電晶體Q1、Q4為互補且為電晶體尺寸比A之電晶體Q2與Q3係供應靜態電流。以上所說明內容可以下式而量化:
舉例而言,令A=10,x=(Vinp-Vinn)/Vt,則其冪級數展開可以寫成下式:Iout=lss *(2/121+380/14641*x2
+O(x4
) (10)而O(x4
)代表可以忽略之小數值之更高階項次。
在第2圖之電路實施中,所說明的電壓至電流轉換器104以及電壓與電流調變器102均為絕對值電路。此輸出電流Iout被視為準確地符合在式(3)中所說明之平方律關係。亦即,當x<1時,Iout可以良好地符合x。換句話說,Iout對於一直至Vt為止的輸入電壓之平方成線性地正比。
在第3圖中說明第二實施例,其中,此絕對值V至I轉換器104由線性V至I轉換器106取代,且在第4圖中顯示其電路之實施。此絕對電壓與電流調變器102之電晶體Q5與Q8係被配置以類似於第2圖中所示之組態運作,因而在此並不重複其說明。線性電壓至電流轉換器106包括如同所顯示彼此連接之電晶體Q1-Q4。將電晶體Q1與Q2之基極共同連接,而經由射極隨耦器Q9與Q11接收Vinp。將電晶體Q3與Q4之基極共同連接,而經由射極隨耦器Q10與Q12接收Vinn。電晶體Q1與Q3之射極共同連接至與絕對溫度平方成正比之電流源Iptat* *
2,其所通過之電流與絕對溫度之平方成正比。電晶體Q2與Q4之射極共同連接至一類似之電流源Iptat* *
2。射極隨耦器Q11與Q12連接於正電源軌與負電源軌之間,其射極電路各具有固定電流源Ie2。將射極隨耦器Q9與Q10類似地配置,其射極電路各具有電阻器Rs與固定電流源Ie1。此等在隨耦器Q11與Q12之射極電路中之電流源Ie1與Ie2係分別為零溫度係數電流源。尾部電流I1與I2是與絕對溫度之平方成正比。須要如同所說明而產生的尾部電流,以使得此乘法器之輸出電流與溫度無關。電阻器Re是在電晶體Q1、Q4、Q5以及Q7之射極電路中。此等電阻器Re與Rs之功能將於以下說明。
可以將電晶體Q2與Q3之集極各接合至Ixp與Ixn。因此,對於所給定的Vin之輸出電流會加倍。然而,此將產生作為Ixp與Ixn之分量之靜態電流Iq。
以上之內容可以由下列數學說明而獲得較佳瞭解。
Ixp=2a*Vin+Iq;以及 (11)Ixn=-2a*Vin+Iq; (12)而a為電流至電壓轉換器之係數。
Ic5=b*Vin* Ixp 如果Vin>0 (13) Ic8=-b*Vin* Ixn 如果Vin<0 (14)藉由將(11)與(12)組合而可得:Iout=Ic5+Ic8=4*a*b* Vin2
=4*c* Vin2
(15)
為了在第4圖中輸入信號大小在廣大範圍上符合平方律關係,將電晶體Q2與Q3之集極各連接至電晶體對Q5、Q6與Q8、Q3之射極。將電阻器Re應用至各電晶體Q1、Q4、Q5以及Q7之射極電路,其尺寸被定為更準確地符合電路之平方律運作。
為了將DC靜態電流最小化且符合平方律關係,高的電晶體尺寸比A是令人期望的。然而,此會導致劣化之高頻表現。因此,將電阻器Rs加至Q9與Q10之射極電路中,以達成令人期望之電晶體有效面積比,同時維持用於高頻運作之合理尺寸A。此可以由下列式而獲得更佳瞭解。
通常,對於尺寸A之電晶體:Vbe=Vt*In(Ic/A*Is), (16)而Is為飽和電流。此式可以重寫為:Vt*In(Ic/Is)-Vt*In(A)。 (17)
此第二項為與Vt成正比之偏移電壓。因此,如同所示地實施之具有射極電阻Rs之電晶體等同於尺寸為1(正常化)之電晶體、加上由偏移電流與Rs乘積所導致之偏移電壓。此在電晶體Q9與Q10之射極電路中之固定電流源Ie1與Ie2為零溫度係數的電流源,以使得DC偏移與溫度無關。對於相當大輸入電壓而言,這將會部份地補償輸出、而可以符合相對溫度之平方律。
第5(a)與5(b)圖顯示在此所說明的乘法器之電流輸出是如何符合理想之平方律表現。在第5(a)圖中顯示,輸出電流對於理想平方函數之偏移,其係展示在輸入電壓之一特定範圍中(在此例中為100mv)是幾乎完美之平方關係。第5(b)圖中顯示有關同樣的例子,實際的輸出電流為輸入電壓之函數。
在此所顯示與說明之內容僅為本發明之較佳實施例與其數個變化例。應瞭解本發明可以使用於各種其他組合與環境中,並且可以在此所表現之發明觀念之範圍中作改變或修改。
100...電路
102...絕對值電壓與電流調變器
104...絕對值電壓至電流轉換器
106...線性電壓至電流轉換器
A...電晶體尺寸比
I1...尾部電流
I2...尾部電流
Ix...輸出電流
Iout...輸出電流
Ie1...固定電流源
Ie2...固定電流源
Ie...射極固定電流源
Iptat* *
2...電流源
Is...電流源
Ixn...電流分量
Ixp...電流分量
Q1~Q12...電晶體
Re...電阻器
Rs...電阻器
Vin...輸入電壓
Vinn...輸入電壓信號
Vinp...輸入電壓
Vxn...電壓分量
Vxp...電壓分量
第1圖為顯示此根據本發明之一實施例的平方單元實施方式之簡化圖;第2圖為對應於第1圖之更詳細電路圖;第3圖為顯示此根據本發明之一實施例的平方單元實施方式之簡化圖;第4圖為對應於第3圖之更詳細電路圖;以及第5(a)與5(b)圖為由平方單元藉由模擬所獲得代表輸出信號特徵之圖式。
100...電路
102...絕對值電壓與電流調變器
104...絕對值電壓至電流轉換器
Ix...輸出電流
Iout...輸出電流
Claims (34)
- 一種平方單元,其係包括:一第一電路,其響應於一輸入電壓以產生一相對應電流;以及一第二電路,配置以接收由該第一電路所產生之電流並且進一步配置以接收供給該第一電路之輸入電壓,以產生一對應於供給該第一電路之輸入電壓平方之輸出電流。
- 如申請專利範圍第1項之平方單元,其中該第二電路係包括一絕對值調變電路。
- 如申請專利範圍第1項之平方單元,其中該第一電路係包括一絕對值電壓至電流轉換器。
- 如申請專利範圍第1項之平方單元,其中該第一電路係包括一線性電壓至電流轉換器。
- 如申請專利範圍第3項之平方單元,其中該第二電路係包括第一與第二雙載子電晶體,該等電晶體係使得其集極電極連接至一輸出電流節點,其基極電極耦接至第一與第二輸入節點以接收該輸入電壓,以及其射極電極耦接至第一與第二電流輸入節點。
- 如申請專利範圍第5項之平方單元,其更包括第三與第四雙載子電晶體,其分別耦接介於該等第一與第二電壓輸入節點與該等第一與第二電晶體射極電極之間。
- 如申請專利範圍第6項之平方單元,其中該等第三與第四電晶體相對該等第一與第二電晶體之面積比各為A:1,而A>1。
- 如申請專利範圍第5項之平方單元,其中連接該等 第三與第四電晶體之集極電極,以接收一參考電壓。
- 如申請專利範圍第6項之平方單元,其中該等第三與第四電晶體之基極電極係分別耦接至該等電壓輸入節點,並且該等第三與第四電晶體之射極電極係耦接至該等第一與第二電晶體之射極電極。
- 如申請專利範圍第3項之平方單元,其中該第一電路係包括一第五電晶體,其係耦接介於該第一電晶體射極電極與一第一固定電流源之間;並且一第六電晶體,其係耦接介於該第二電晶體射極電極與一第二固定電流源之間,且該等第七與第十雙載子電晶體係使得基極電極分別耦接至該等第一與第二輸入電壓節點。
- 如申請專利範圍第10項之平方單元,其更包括第七與第八電晶體,其係使得其射極電極分別耦接至第五與第六電晶體之射極電極,且其係使得基極電極分別耦接至該等輸入電壓節點。
- 如申請專利範圍第10項之平方單元,其中連接該等第七與第八電晶體之集極電極,以接收該參考電壓。
- 如申請專利範圍第11項之平方單元,其更包括一第一射極隨耦電晶體,其係耦接介於該第一輸入電壓節點以及該等第五與第八電晶體之間,以及一第二射極隨耦電晶體,其係耦接介於該第二輸入電壓節點以及該等第六與第七電晶體之間。
- 如申請專利範圍第13項之平方單元,其更包括第三與第四固定電流源,其係分別耦接至該等第一與第二射極隨耦電晶體之射極電極。
- 如申請專利範圍第4項之平方單元,其中該第二電路係包括第一與第二雙載子電晶體,該等雙載子電晶體係使得其集極電極連接至一輸出電流節點,其基極電極分別耦接至第一與第二輸入節點以接收該輸入電壓,以及其射極電極分別耦接至第一與第二電流輸入節點。
- 如申請專利範圍第15項之平方單元,其更包括第三與第四雙載子電晶體,其係分別耦接介於該等第一與第二電壓輸入節點、以及該等第一與第二電晶體射極電極之間。
- 如申請專利範圍第16項之平方單元,其中該等第三與第四電晶體相對該等第一與第二電晶體之面積比各為A:1,而A>1。
- 如申請專利範圍第15項之平方單元,其中連接該等第三與第四電晶體之集極電極,以接收一參考電壓。
- 如申請專利範圍第15項之平方單元,其中該第一電路係包括一第五雙載子電晶體,其係耦接介於該第一電晶體射極電極與一第一固定電流源之間;以及一第六雙載子電晶體,其係耦接介於該第二電晶體射極電極與一第二固定電流源之間;且該等第五及第六雙載子電晶體係使得基極電極分別耦接至該等第一與第二輸入電壓節點。
- 如申請專利範圍第19項之平方單元,其中該等第一與第二固定電流源係提供與絕對溫度平方成正比之電流。
- 如申請專利範圍第19項之平方單元,其更包括第七與第八電晶體,該等電晶體係使得其射極電極分別耦接至第五與第六電晶體射極電極,以及其基極電極分別耦接至該等輸入電壓節點。
- 如申請專利範圍第21項之平方單元,其中該等第七與第八電晶體之集極電極係分別連接至該等第四與第三電晶體之射極電極。
- 如申請專利範圍第22項之平方單元,其中該等第五與第八電晶體之集極電極係彼此連接,並且該等第六與第七電晶體之集極電極係彼此連接。
- 如申請專利範圍第22項之平方單元,其更包括一第一射極隨耦電晶體,其係耦接介於該第一輸入電壓節點以及該等第五與第八電晶體之間;以及一第二射極隨耦電晶體,其係耦接介於該第二輸入電壓節點以及該等第六與第七電晶體之間。
- 如申請專利範圍第24項之平方單元,其更包括第三與第四固定電流源,其係分別耦接至該等第一與第二射極隨耦電晶體之射極電極。
- 如申請專利範圍第24項之平方單元,其更包括一第三射極隨耦電晶體,其係耦接介於該第一電壓輸入節點以及該等第一與第四電晶體之間;以及一第二射極隨耦電晶體,其係耦接介於該第二輸入電壓節點以及該第二電晶體之間。
- 如申請專利範圍第26項之平方單元,其更包括第四與第五固定電流源,其係分別耦接至該等第三與第四射極隨耦電晶體之射極電極。
- 如申請專利範圍第27項之平方單元,其更包括第一與第二成形電阻器,其係分別耦接至該等第三與第四射極隨耦電晶體之射極電極。
- 如申請專利範圍第27項之平方單元,其更包括第三與第四成形電阻器,其係分別耦接至該等第五與第六電晶體之射極電極。
- 如申請專利範圍第29項之平方單元,其中該第七電晶體之射極電極係連接至該第三成形電阻器與該第一固定電流源間之節點;並且該第八電晶體之射極電極係連接至該第四成形電阻器與該第二固定電流源間之節點。
- 如申請專利範圍第27項之平方單元,其更包括第五與第六成形電阻器,其分別耦接至該等第一與第四電晶體之該等射極電極。
- 一種平方單元,其係包括:一絕對值電壓與電流調變器,其係具有電壓與電流輸入節點,以及一電流輸出節點;以及一電壓至電流轉換器,其係具有該等電壓輸入節點與一電流輸出節點,其中,連接該調變器與轉換器之電壓輸入節點,以接收一輸入電壓;以及其中,連接該調變器之輸入電流節點,以接收該轉換器之輸出電流。
- 如申請專利範圍第32項之平方單元,其中該轉換器為一絕對值電壓至電流轉換器。
- 如申請專利範圍第32項之平方單元,其中該轉換器為一線性電壓至電流轉換器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/206,070 US7268608B2 (en) | 2005-08-18 | 2005-08-18 | Wideband squaring cell |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200709568A TW200709568A (en) | 2007-03-01 |
TWI431940B true TWI431940B (zh) | 2014-03-21 |
Family
ID=37654784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095130204A TWI431940B (zh) | 2005-08-18 | 2006-08-17 | 寬頻平方單元 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7268608B2 (zh) |
EP (1) | EP1915720B1 (zh) |
JP (1) | JP4663789B2 (zh) |
TW (1) | TWI431940B (zh) |
WO (1) | WO2007021748A2 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7791400B2 (en) * | 2007-08-14 | 2010-09-07 | Texas Instruments Incorporated | Square-function circuit |
US8294130B2 (en) | 2010-06-11 | 2012-10-23 | Corning Incorporated | Methods and systems for optimizing the alignment of optical packages |
CN117879577B (zh) * | 2024-03-12 | 2024-06-21 | 上海安其威微电子科技有限公司 | 低失配的平方电路、乒乓平方电路和检波电路 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5674776A (en) * | 1979-11-22 | 1981-06-20 | Nippon Kogaku Kk <Nikon> | Absolute-value circuit |
US5077541A (en) | 1990-08-14 | 1991-12-31 | Analog Devices, Inc. | Variable-gain amplifier controlled by an analog signal and having a large dynamic range |
JP3109138B2 (ja) * | 1991-05-31 | 2000-11-13 | 日本電気株式会社 | マルチプライヤ |
JP3112759B2 (ja) * | 1992-12-21 | 2000-11-27 | 日本電気株式会社 | マルチプライヤ |
JP2661527B2 (ja) * | 1993-01-27 | 1997-10-08 | 日本電気株式会社 | 差動増幅回路 |
US5432478A (en) | 1994-01-21 | 1995-07-11 | Analog Devices, Inc. | Linear interpolation circuit |
CA2144240C (en) * | 1994-03-09 | 1999-03-23 | Katsuji Kimura | Analog multiplier using multitail cell |
JP2638492B2 (ja) * | 1994-07-12 | 1997-08-06 | 日本電気株式会社 | Mos ota |
JP2697690B2 (ja) * | 1994-07-15 | 1998-01-14 | 日本電気株式会社 | バイポーラotaおよびマルチプライヤ |
JPH09219630A (ja) * | 1995-12-08 | 1997-08-19 | Nec Corp | 差動回路 |
US5684431A (en) | 1995-12-13 | 1997-11-04 | Analog Devices | Differential-input single-supply variable gain amplifier having linear-in-dB gain control |
JPH09238032A (ja) * | 1996-02-29 | 1997-09-09 | Nec Corp | Otaおよびバイポーラマルチプライヤ |
US6188281B1 (en) * | 1998-09-30 | 2001-02-13 | Maxim Integrated Products, Inc. | Linear transconductance circuits having class AB amplifiers parallel coupled with concave compensation circuits |
US6078219A (en) * | 1998-10-28 | 2000-06-20 | Ericsson Inc. | Wide range single stage variable gain amplifier |
US6204719B1 (en) | 1999-02-04 | 2001-03-20 | Analog Devices, Inc. | RMS-to-DC converter with balanced multi-tanh triplet squaring cells |
US6172549B1 (en) | 1999-02-24 | 2001-01-09 | Analog Devices, Inc. | Low supply current RMS-to-DC converter |
US6489849B1 (en) | 1999-12-17 | 2002-12-03 | Analog Devices, Inc. | Interpolator having dual transistor ranks and ratiometric control |
US6437630B1 (en) | 1999-12-28 | 2002-08-20 | Analog Devices, Inc. | RMS-DC converter having gain stages with variable weighting coefficients |
US6429720B1 (en) | 2000-05-12 | 2002-08-06 | Analog Devices, Inc. | RMS-DC converter using a variable gain amplifier to drive a squaring cell |
US6348829B1 (en) | 2000-02-28 | 2002-02-19 | Analog Devices, Inc. | RMS-DC converter having detector cell with dynamically adjustable scaling factor |
JP2001344559A (ja) * | 2000-05-30 | 2001-12-14 | Matsushita Electric Ind Co Ltd | アナログ乗算回路および可変利得増幅回路 |
-
2005
- 2005-08-18 US US11/206,070 patent/US7268608B2/en active Active
-
2006
- 2006-08-09 WO PCT/US2006/031041 patent/WO2007021748A2/en active Application Filing
- 2006-08-09 JP JP2008526999A patent/JP4663789B2/ja not_active Expired - Fee Related
- 2006-08-09 EP EP06801036.2A patent/EP1915720B1/en not_active Not-in-force
- 2006-08-17 TW TW095130204A patent/TWI431940B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1915720A2 (en) | 2008-04-30 |
EP1915720B1 (en) | 2013-05-22 |
US7268608B2 (en) | 2007-09-11 |
US20070040598A1 (en) | 2007-02-22 |
WO2007021748A2 (en) | 2007-02-22 |
TW200709568A (en) | 2007-03-01 |
JP2009505285A (ja) | 2009-02-05 |
WO2007021748A3 (en) | 2008-01-03 |
JP4663789B2 (ja) | 2011-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4267519A (en) | Operational transconductance amplifiers with non-linear component current amplifiers | |
RU2523124C1 (ru) | Мультидифференциальный операционный усилитель | |
US3936725A (en) | Current mirrors | |
US3921090A (en) | Operational transconductance amplifier | |
US4523105A (en) | Full wave rectifier circuit for small signals | |
US3453554A (en) | High performance circuit instrumentation amplifier with high common mode rejection | |
RU2365969C1 (ru) | Токовое зеркало | |
JPH07254828A (ja) | 増幅器 | |
JPH0452645B2 (zh) | ||
JPH0344447B2 (zh) | ||
TWI431940B (zh) | 寬頻平方單元 | |
US5162751A (en) | Amplifier arrangement | |
KR980010682A (ko) | 전압-전류 변환 회로 | |
JPH10107584A (ja) | トランスインピーダンス関数を発生するための集積回路および方法 | |
EP0090543A1 (en) | Differential amplifier with improved linear amplification | |
JPS59182610A (ja) | 電流増幅器 | |
JP3507530B2 (ja) | 対数変換回路 | |
EP3713082A1 (en) | Amplification circuit | |
JPH0462608B2 (zh) | ||
SU788342A1 (ru) | Двухтактный усилитель мощности | |
RU2343627C1 (ru) | Токовое зеркало | |
SU313281A1 (zh) | ||
JPS5942902B2 (ja) | 2乗回路 | |
JP2963933B2 (ja) | 演算増幅回路 | |
Djukić et al. | A novel current-mode precision full-wave rectifier for small-amplitude signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |