JP3112759B2 - マルチプライヤ - Google Patents
マルチプライヤInfo
- Publication number
- JP3112759B2 JP3112759B2 JP04356260A JP35626092A JP3112759B2 JP 3112759 B2 JP3112759 B2 JP 3112759B2 JP 04356260 A JP04356260 A JP 04356260A JP 35626092 A JP35626092 A JP 35626092A JP 3112759 B2 JP3112759 B2 JP 3112759B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pair
- transistors
- base
- paired
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラ集積回路上
に形成されるアナログ信号の乗算器たるマルチプライヤ
に係り、特に入力信号に対する直線性を改善すると共
に、高周波動作に好適なアナログマルチプライヤに関す
る。
に形成されるアナログ信号の乗算器たるマルチプライヤ
に係り、特に入力信号に対する直線性を改善すると共
に、高周波動作に好適なアナログマルチプライヤに関す
る。
【０００２】
【従来の技術】アナログＬＳＩの設計では、マルチプラ
イヤは不可欠の機能ブロックでありそれにはキルバート
マルチプライヤが良く知られているが、このギルバート
マルチプライヤにおいて一方の入力信号に対する直線性
を改善したマルチプライヤとしては、従来、例えば図７
や図８に示すものが知られている。
イヤは不可欠の機能ブロックでありそれにはキルバート
マルチプライヤが良く知られているが、このギルバート
マルチプライヤにおいて一方の入力信号に対する直線性
を改善したマルチプライヤとしては、従来、例えば図７
や図８に示すものが知られている。
【０００３】図７において、このマルチプライヤは、
（Ｑ１、Ｑ２）（Ｑ３、Ｑ４）（Ｑ５、Ｑ６）の３個の
対トランジスタで構成される。対トランジスタ（Ｑ１、
Ｑ２）はエミッタ抵抗ＲE を介して定電流源Ｉ0 で駆動
されるが、両ベース間には一方の入力電圧Ｖ1 が印加さ
れる。対トランジスタ（Ｑ３、Ｑ４）は両エミッタがＱ
１のコレクタと接続されてＱ１で駆動され、対トランジ
スタ（Ｑ５、Ｑ６）は両エミッタがＱ２のコレクタと接
続されてＱ２で駆動されるが、Ｑ３とＱ６のベース及び
Ｑ４とＱ５のベースはそれぞれ共通接続され、この２つ
の共通接続ベース間には他方の入力電圧Ｖ2 が印加され
る。そして、Ｑ３とＱ５のコレクタ同士及びＱ４とＱ６
のコレクタ同士はそれぞれ共通接続され、差動出力対を
構成している。
（Ｑ１、Ｑ２）（Ｑ３、Ｑ４）（Ｑ５、Ｑ６）の３個の
対トランジスタで構成される。対トランジスタ（Ｑ１、
Ｑ２）はエミッタ抵抗ＲE を介して定電流源Ｉ0 で駆動
されるが、両ベース間には一方の入力電圧Ｖ1 が印加さ
れる。対トランジスタ（Ｑ３、Ｑ４）は両エミッタがＱ
１のコレクタと接続されてＱ１で駆動され、対トランジ
スタ（Ｑ５、Ｑ６）は両エミッタがＱ２のコレクタと接
続されてＱ２で駆動されるが、Ｑ３とＱ６のベース及び
Ｑ４とＱ５のベースはそれぞれ共通接続され、この２つ
の共通接続ベース間には他方の入力電圧Ｖ2 が印加され
る。そして、Ｑ３とＱ５のコレクタ同士及びＱ４とＱ６
のコレクタ同士はそれぞれ共通接続され、差動出力対を
構成している。
【０００４】動作は良く知られているので説明は省略す
るが、要するに、このマルチプライヤは、ギルバートマ
ルチプライヤの基本形において入力電圧Ｖ1 が印加され
る差動対（Ｑ１、Ｑ２）にエミッタ抵抗ＲE を挿入し入
力電圧Ｖ1に対する直線性を改善しているのである。
るが、要するに、このマルチプライヤは、ギルバートマ
ルチプライヤの基本形において入力電圧Ｖ1 が印加され
る差動対（Ｑ１、Ｑ２）にエミッタ抵抗ＲE を挿入し入
力電圧Ｖ1に対する直線性を改善しているのである。
【０００５】次に、図８に示すマルチプライヤは、２つ
の差動対の出力端及び入力端を交差接続するギルバート
マルチプライヤにおいて図７における入力電圧Ｖ1 が印
加される１個の差動対をエミッタサイズの比が１：Ｋで
ある２個の不整合差動対で置換したものである。即ち、
対トランジスタ（Ｑ２、Ｑ１）と同（Ｑ３、Ｑ４）は、
それぞれ定電流源Ｉ0 で駆動されるが、Ｑ２（Ｑ３）の
エミッタサイズを１としたときＱ１（Ｑ４）のエミッタ
サイズはＫ倍となっている不整合差動対であり、Ｑ１と
Ｑ３及びＱ２とＱ４はそれぞれベース同士が共通接続さ
れ両共通接続ベース間に一方の入力電圧Ｖ1 が印加され
る。そして、Ｑ１とＱ３のコレクタ同士は共通接続され
てＱ５とＱ６の共通接続エミッタに接続され、同様にＱ
２とＱ４のコレクタ同士は共通接続されてＱ７とＱ８の
共通接続エミッタに接続される。
の差動対の出力端及び入力端を交差接続するギルバート
マルチプライヤにおいて図７における入力電圧Ｖ1 が印
加される１個の差動対をエミッタサイズの比が１：Ｋで
ある２個の不整合差動対で置換したものである。即ち、
対トランジスタ（Ｑ２、Ｑ１）と同（Ｑ３、Ｑ４）は、
それぞれ定電流源Ｉ0 で駆動されるが、Ｑ２（Ｑ３）の
エミッタサイズを１としたときＱ１（Ｑ４）のエミッタ
サイズはＫ倍となっている不整合差動対であり、Ｑ１と
Ｑ３及びＱ２とＱ４はそれぞれベース同士が共通接続さ
れ両共通接続ベース間に一方の入力電圧Ｖ1 が印加され
る。そして、Ｑ１とＱ３のコレクタ同士は共通接続され
てＱ５とＱ６の共通接続エミッタに接続され、同様にＱ
２とＱ４のコレクタ同士は共通接続されてＱ７とＱ８の
共通接続エミッタに接続される。
【０００６】図８に示すマルチプライヤの動作概要は以
下の通りである。バイポーラトランジスタを構成する接
合ダイオードの電流は数式１で表される。なお、数式１
において、ＩE はエミッタ電流、ＩS は飽和電流、ｋは
ボルツマン定数、Ｔは絶対温度、ｑは単位電子電荷、Ｖ
BEはベースエミッタ間電圧である。
下の通りである。バイポーラトランジスタを構成する接
合ダイオードの電流は数式１で表される。なお、数式１
において、ＩE はエミッタ電流、ＩS は飽和電流、ｋは
ボルツマン定数、Ｔは絶対温度、ｑは単位電子電荷、Ｖ
BEはベースエミッタ間電圧である。
【０００７】
【数１】ＩE ＝ＩS ｛exp(ｑＶBE／ｋＴ）−１｝
【０００８】ここで、熱電圧ＶT を、ＶT ＝ｋＴ／ｑと
おくと、ＶBE》ＶT であるので、数式１は、exp(ＶBE／
ＶT)》1 として数式２のように近似できる。
おくと、ＶBE》ＶT であるので、数式１は、exp(ＶBE／
ＶT)》1 として数式２のように近似できる。
【０００９】
【数２】ＩE ≒ＩS exp(ＶBE／ＶT)
【００１０】まず、エミッタサイズの比がＫ：１である
不整合差動対を構成するＱ１とＱ２のコレクタ電流ＩC1
と同ＩC2とを求める。入力電圧Ｖ1 とベースエミッタ間
電圧ＶBEi との関係、両トランジスタの飽和電流間の関
係、コレクタ電流ＩCiと定電流源Ｉ0 との関係等は数式
３で示される。なお、数式３において、αF は電流増幅
率である。
不整合差動対を構成するＱ１とＱ２のコレクタ電流ＩC1
と同ＩC2とを求める。入力電圧Ｖ1 とベースエミッタ間
電圧ＶBEi との関係、両トランジスタの飽和電流間の関
係、コレクタ電流ＩCiと定電流源Ｉ0 との関係等は数式
３で示される。なお、数式３において、αF は電流増幅
率である。
【００１１】
【数３】Ｖ1 ＝ＶBE1 −ＶBE2 ＶBE1 ＝ＶT ln（ＩC1／ＩS1） ＶBE2 ＝ＶT ln（ＩC2／ＩS2） ＩS1＝ＫＩS2 ＩC1＋ＩC2＝αF Ｉ0
【００１２】従って、数式３から、ＩC1とＩC2は数式４
と求まる。なお、数式４において、ＶK は、ＶK ＝ＶT
lnＫである。
と求まる。なお、数式４において、ＶK は、ＶK ＝ＶT
lnＫである。
【００１３】
【数４】
【００１４】そして、差動出力電流ΔＩ1 は数式５と得
られ、トランスコンダクタンスＧm1は数式６と求まる。
られ、トランスコンダクタンスＧm1は数式６と求まる。
【００１５】
【数５】ΔＩ1 ＝ＩC1−ＩC2 ＝αF Ｉ0 tanh｛（Ｖ1 ＋ＶK)／２ＶT ｝
【００１６】
【数６】
【００１７】Ｑ３とＱ４からなる不整合差動対について
も同様であり、差動出力電流ΔＩ2は数式７と得られ、
トランスコンダクタンスＧm2は数式８と求まる。
も同様であり、差動出力電流ΔＩ2は数式７と得られ、
トランスコンダクタンスＧm2は数式８と求まる。
【００１８】
【数７】ΔＩ2 ＝ＩC3−ＩC4 ＝αF Ｉ0 tanh｛（Ｖ1 −ＶK)／２ＶT ｝
【００１９】
【数８】
【００２０】従って、図８に示すマルチプライヤの差動
出力電流ΔＩは数式９となる。
出力電流ΔＩは数式９となる。
【００２１】
【数９】ΔＩ＝（ＩC5＋ＩC7）−（ＩC6＋ＩC8） ＝（ＩC5−ＩC6）＋（ＩC7−ＩC8） ＝αF Ｉ1 tanh（Ｖ2 ／２ＶT)＋αF Ｉ2 tanh（−Ｖ2
／２ＶT) ＝αF(Ｉ1 −Ｉ2 ）tanh（Ｖ2 ／２ＶT)
／２ＶT) ＝αF(Ｉ1 −Ｉ2 ）tanh（Ｖ2 ／２ＶT)
【００２２】ここで、数式９におけるＩ1 −Ｉ2 は数式
１０と求まるので、結局、差動出力電流ΔＩは数式１１
となる。
１０と求まるので、結局、差動出力電流ΔＩは数式１１
となる。
【００２３】
【数１０】 Ｉ1 −Ｉ2 ＝（ＩC1＋ＩC3）−（ＩC2＋ＩC4） ＝（ＩC1−ＩC2）＋（ＩC3−ＩC4） ＝ΔＩ1 ＋ΔＩ2 ＝αF Ｉ0 ［tanh｛（Ｖ1 ＋ＶK)／２ＶT ｝＋tanh
｛（Ｖ1 −ＶK)／２ＶT ｝］
｛（Ｖ1 −ＶK)／２ＶT ｝］
【００２４】
【数１１】ΔＩ＝αF 2Ｉ0 tanh（Ｖ2 ／２ＶT)［tanh
｛（Ｖ1 ＋ＶK)／２ＶT ｝＋tanh｛（Ｖ1 −ＶK)／２Ｖ
T ｝]
｛（Ｖ1 ＋ＶK)／２ＶT ｝＋tanh｛（Ｖ1 −ＶK)／２Ｖ
T ｝]
【００２５】ところで、従来では、Ｋ＝４と設定してい
るので、差動出力電流ΔＩを入力電圧Ｖ1 で微分した
値、即ち、トランスコンダクタンスは最大平坦特性とは
ならず等リップル特性を持つが、図８の構成でも入力電
圧Ｖ1 に対する直線性は改善される。
るので、差動出力電流ΔＩを入力電圧Ｖ1 で微分した
値、即ち、トランスコンダクタンスは最大平坦特性とは
ならず等リップル特性を持つが、図８の構成でも入力電
圧Ｖ1 に対する直線性は改善される。
【００２６】
【発明が解決しようとする課題】しかし、図７に示した
マルチプライヤは、エミッタ抵抗を有するので、周波数
の増加と共に周波数特性が極端に悪くなる。また、図８
に示したマルチプライヤは、トランジスタのエミッタ面
積が約４倍となるので、トランジスタサイズが増加し高
周波動作には不向きであるという問題がある。
マルチプライヤは、エミッタ抵抗を有するので、周波数
の増加と共に周波数特性が極端に悪くなる。また、図８
に示したマルチプライヤは、トランジスタのエミッタ面
積が約４倍となるので、トランジスタサイズが増加し高
周波動作には不向きであるという問題がある。
【００２７】本発明は、このような問題に鑑みなされた
もので、その目的は、入力信号に対する直線性を改善で
きると同時に、高周波動作に好適なマルチプライヤを提
供することにある。
もので、その目的は、入力信号に対する直線性を改善で
きると同時に、高周波動作に好適なマルチプライヤを提
供することにある。
【００２８】
【課題を解決するための手段】前記目的を達成するた
め、本発明のマルチプライヤは次の如き構成を有する。
即ち、第１発明のマルチプライヤは、定電流源で駆動さ
れる２個の対トランジスタであってそれぞれの一方のト
ランジスタのベース間に一方の入力電圧が印加される第
１及び第２の対トランジスタと、一方のトランジスタの
ベースと他方のトランジスタのベース間に他方の入力電
圧が印加される第３の対トランジスタと、一方のトラン
ジスタのベースを前記第３の対トランジスタの一方のト
ランジスタのベースと共通接続され他方のトランジスタ
のベースを前記第３の対トランジスタの他方のトランジ
スタのベースに接続される第４の対トランジスタと、を
備え、各対トランジスタの２つのトランジスタを同一特
性とし、第１の対トランジスタの一方のトランジスタの
ベースと第２の対トランジスタの他方のトランジスタの
ベースとの間に、また、第２の対トランジスタの一方の
トランジスタのベースと第１の対トランジスタの他方の
トランジスタのベースとの間に、それぞれ、一方のトラ
ンジスタのベースを正極とするバイアスオフセット電圧
が印加され、第１の対トランジスタの一方のトランジス
タと第２の対トランジスタの他方のトランジスタのコレ
クタ同士は第３の対トランジスタのエミッタ同士と共通
接続され、第２の対トランジスタの一方のトランジスタ
と第１の対トランジスタの他方のトランジスタのコレク
タ同士は第４の対トランジスタのエミッタ同士と共通接
続され、第３の対トランジスタと第４の対トランジスタ
では一方のトランジスタのコレクタ同士及び他方のトラ
ンジスタのコレクタ同士がそれぞれ共通接続され、前記
バイアスオフセット電圧は熱電圧とｌｎ（２＋√３）と
の積であり、前記一方の入力電圧に対する直線性を改善
することを特徴とするものである。
め、本発明のマルチプライヤは次の如き構成を有する。
即ち、第１発明のマルチプライヤは、定電流源で駆動さ
れる２個の対トランジスタであってそれぞれの一方のト
ランジスタのベース間に一方の入力電圧が印加される第
１及び第２の対トランジスタと、一方のトランジスタの
ベースと他方のトランジスタのベース間に他方の入力電
圧が印加される第３の対トランジスタと、一方のトラン
ジスタのベースを前記第３の対トランジスタの一方のト
ランジスタのベースと共通接続され他方のトランジスタ
のベースを前記第３の対トランジスタの他方のトランジ
スタのベースに接続される第４の対トランジスタと、を
備え、各対トランジスタの２つのトランジスタを同一特
性とし、第１の対トランジスタの一方のトランジスタの
ベースと第２の対トランジスタの他方のトランジスタの
ベースとの間に、また、第２の対トランジスタの一方の
トランジスタのベースと第１の対トランジスタの他方の
トランジスタのベースとの間に、それぞれ、一方のトラ
ンジスタのベースを正極とするバイアスオフセット電圧
が印加され、第１の対トランジスタの一方のトランジス
タと第２の対トランジスタの他方のトランジスタのコレ
クタ同士は第３の対トランジスタのエミッタ同士と共通
接続され、第２の対トランジスタの一方のトランジスタ
と第１の対トランジスタの他方のトランジスタのコレク
タ同士は第４の対トランジスタのエミッタ同士と共通接
続され、第３の対トランジスタと第４の対トランジスタ
では一方のトランジスタのコレクタ同士及び他方のトラ
ンジスタのコレクタ同士がそれぞれ共通接続され、前記
バイアスオフセット電圧は熱電圧とｌｎ（２＋√３）と
の積であり、前記一方の入力電圧に対する直線性を改善
することを特徴とするものである。
【００２９】第２発明のマルチプライヤは、定電流源で
駆動される２個の対トランジスタであってそれぞれの一
方のトランジスタのベース同士及び他方のトランジスタ
のベース同士がそれぞれ共通接続され両共通接続ベース
間に一方の入力電圧が印加される第１及び第２の対トラ
ンジスタと、エミッタ同士が前記第１の対トランジスタ
の一方のトランジスタのコレクタに接続される第３の対
トランジスタと、エミッタ同士が前記第１の対トランジ
スタの他方のトランジスタのコレクタに接続される第４
の対トランジスタと、エミッタ同士が前記第２の対トラ
ンジスタの一方のトランジスタのコレクタに接続される
第５の対トランジスタと、エミッタ同士が前記第２の対
トランジスタの他方のトランジスタのコレクタに接続さ
れる第６の対トランジスタと、を備え、各対トランジス
タの２つのトランジスタを同一特性とし、第３及び第４
の対トランジスタの一方のトランジスタのベース同士が
共通接続された共通接続ベースと、第５及び第６の対ト
ランジスタの一方のトランジスタのベース同士とが共通
接続された共通接続ベースとの間に他方の入力電圧が印
加され、第３の対トランジスタの一方のトランジスタの
ベースと第５の対トランジスタの他方のトランジスタの
ベースとの間に、第３の対トランジスタの他方のトラン
ジスタのベースと第５の対トランジスタの一方のトラン
ジスタのベースとの間に、第４の対トランジスタの一方
のトランジスタのベースと第６の対トランジスタの他方
のトランジスタのベースとの間に、また、第４の対トラ
ンジスタの他方のトランジスタのベースと第６の対トラ
ンジスタの一方のトランジスタのベースとの間に、それ
ぞれ、一方のトランジスタのベースを正極とするバイア
スオフセット電圧が印加され、第３の対トランジスタの
一方のトランジスタと第５の対トランジスタの他方のト
ランジスタのコレクタ同士と第６の対トランジスタの一
方のトランジスタと第４の対トランジスタの他方のトラ
ンジスタのコレクタ同士とが共通接続され、第４の対ト
ランジスタの一方のトランジスタと第６の対トランジス
タの他方のトランジスタのコレクタ同士と第５の対トラ
ンジスタの一方のトランジスタと第３の対トランジスタ
の他方のトランジスタのコレクタ同士とが共通接続さ
れ、前記バイアスオフセット電圧は熱電圧とｌｎ（２＋
√３）との積であり、前記他方の入力電圧に対する直線
性を改善することを特徴とするものである。
駆動される２個の対トランジスタであってそれぞれの一
方のトランジスタのベース同士及び他方のトランジスタ
のベース同士がそれぞれ共通接続され両共通接続ベース
間に一方の入力電圧が印加される第１及び第２の対トラ
ンジスタと、エミッタ同士が前記第１の対トランジスタ
の一方のトランジスタのコレクタに接続される第３の対
トランジスタと、エミッタ同士が前記第１の対トランジ
スタの他方のトランジスタのコレクタに接続される第４
の対トランジスタと、エミッタ同士が前記第２の対トラ
ンジスタの一方のトランジスタのコレクタに接続される
第５の対トランジスタと、エミッタ同士が前記第２の対
トランジスタの他方のトランジスタのコレクタに接続さ
れる第６の対トランジスタと、を備え、各対トランジス
タの２つのトランジスタを同一特性とし、第３及び第４
の対トランジスタの一方のトランジスタのベース同士が
共通接続された共通接続ベースと、第５及び第６の対ト
ランジスタの一方のトランジスタのベース同士とが共通
接続された共通接続ベースとの間に他方の入力電圧が印
加され、第３の対トランジスタの一方のトランジスタの
ベースと第５の対トランジスタの他方のトランジスタの
ベースとの間に、第３の対トランジスタの他方のトラン
ジスタのベースと第５の対トランジスタの一方のトラン
ジスタのベースとの間に、第４の対トランジスタの一方
のトランジスタのベースと第６の対トランジスタの他方
のトランジスタのベースとの間に、また、第４の対トラ
ンジスタの他方のトランジスタのベースと第６の対トラ
ンジスタの一方のトランジスタのベースとの間に、それ
ぞれ、一方のトランジスタのベースを正極とするバイア
スオフセット電圧が印加され、第３の対トランジスタの
一方のトランジスタと第５の対トランジスタの他方のト
ランジスタのコレクタ同士と第６の対トランジスタの一
方のトランジスタと第４の対トランジスタの他方のトラ
ンジスタのコレクタ同士とが共通接続され、第４の対ト
ランジスタの一方のトランジスタと第６の対トランジス
タの他方のトランジスタのコレクタ同士と第５の対トラ
ンジスタの一方のトランジスタと第３の対トランジスタ
の他方のトランジスタのコレクタ同士とが共通接続さ
れ、前記バイアスオフセット電圧は熱電圧とｌｎ（２＋
√３）との積であり、前記他方の入力電圧に対する直線
性を改善することを特徴とするものである。
【００３０】また、第３発明のマルチプライヤは、定電
流源で駆動される第１、第２、第３及び第４の対トラン
ジスタと、これら４個の対トランジスタによってそれぞ
れ駆動される第５、第６、第７及び第８の対トランジス
タと、を備え、各対トランジスタの２つのトランジスタ
を同一特性とし、第１の対トランジスタの一方のトラン
ジスタのベースと第２の対トランジスタの一方のトラン
ジスタのベース同士とが共通接続されるとともに第１の
一方のトランジスタのベースと第３及び第４の対トラン
ジスタの一方のトランジスタのベースとの間に一方の入
力電圧が印加され、第５の対トランジスタの一方のトラ
ンジスタのベースと第６の対トランジスタの一方のトラ
ンジスタのベース同士とが共通接続されるとともに第５
のトランジスタのベースと第７及び第８の対トランジス
タの一方のトランジスタのベースとの間に他方の入力電
圧が印加され、第１の対トランジスタの一方のトランジ
スタのベースと第３の対トランジスタの他方のトランジ
スタのベースとの間に、第１の対トランジスタの他方の
トランジスタのベースと第３の対トランジスタの一方の
トランジスタのベースとの間に、第２の対トランジスタ
の一方のトランジスタのベースと第４の対トランジスタ
の他方のトランジスタのベースとの間に、第２の対トラ
ンジスタの他方のトランジスタのベースと第４の対トラ
ンジスタの一方のトランジスタのベースとの間に、第５
の対トランジスタの一方のトランジスタのベースと第７
の対トランジスタの他方のトランジスタのベースとの間
に、第５の対トランジスタの他方のトランジスタのベー
スと第７の対トランジスタの一方のトランジスタのベー
スとの間に、第６の対トランジスタの一方のトランジス
タのベースと第８の対トランジスタの他方のトランジス
タのベースとの間に、また、第６の対トランジスタの他
方のトランジスタのベースと第８の対トランジスタの一
方のトランジスタのベースとの間に、それぞれ、一方の
トランジスタのベースを正極とするバイアスオフセット
電圧が印加され、第１の対トランジスタの一方のトラン
ジスタと第３の対トランジスタの他方のトランジスタの
コレクタ同士と第５の対トランジスタのエミッタ同士と
が共通接続され、第１の対トランジスタの他方のトラン
ジスタと第３の対トランジスタの一方のトランジスタの
コレクタ同士と第７の対トランジスタのエミッタ同士と
が共通接続され、第２の対トランジスタの一方のトラン
ジスタと第４の対トランジスタの他方のトランジスタの
コレクタ同士と第６の対トランジスタのエミッタ同士と
が共通接続され、第２の対トランジスタの他方のトラン
ジスタと第４の対トランジスタの一方のトランジスタの
コレクタ同士と第８の対トランジスタのエミッタ同士と
が共通接続され、第５の対トランジスタの一方のトラン
ジスタと第７の対トランジスタの他方のトランジスタの
コレクタ同士と第８の対トランジスタの一方のトランジ
スタと第６の対トランジスタの他方のトランジスタのコ
レクタ同士とが共通接続され、第６の対トランジスタの
一方のトランジスタと第８の対トランジスタの他方のト
ランジスタのコレクタ同士と第７の対トランジスタの一
方のトランジスタと第５の対トランジスタの他方のトラ
ンジスタのコレクタ同士とが共通接続され、前記バイア
スオフセット電圧は熱電圧とｌｎ（２＋√３）との積で
あり、前記一方及び他方の入力電圧に対する直線性を改
善することを特徴とするものである。
流源で駆動される第１、第２、第３及び第４の対トラン
ジスタと、これら４個の対トランジスタによってそれぞ
れ駆動される第５、第６、第７及び第８の対トランジス
タと、を備え、各対トランジスタの２つのトランジスタ
を同一特性とし、第１の対トランジスタの一方のトラン
ジスタのベースと第２の対トランジスタの一方のトラン
ジスタのベース同士とが共通接続されるとともに第１の
一方のトランジスタのベースと第３及び第４の対トラン
ジスタの一方のトランジスタのベースとの間に一方の入
力電圧が印加され、第５の対トランジスタの一方のトラ
ンジスタのベースと第６の対トランジスタの一方のトラ
ンジスタのベース同士とが共通接続されるとともに第５
のトランジスタのベースと第７及び第８の対トランジス
タの一方のトランジスタのベースとの間に他方の入力電
圧が印加され、第１の対トランジスタの一方のトランジ
スタのベースと第３の対トランジスタの他方のトランジ
スタのベースとの間に、第１の対トランジスタの他方の
トランジスタのベースと第３の対トランジスタの一方の
トランジスタのベースとの間に、第２の対トランジスタ
の一方のトランジスタのベースと第４の対トランジスタ
の他方のトランジスタのベースとの間に、第２の対トラ
ンジスタの他方のトランジスタのベースと第４の対トラ
ンジスタの一方のトランジスタのベースとの間に、第５
の対トランジスタの一方のトランジスタのベースと第７
の対トランジスタの他方のトランジスタのベースとの間
に、第５の対トランジスタの他方のトランジスタのベー
スと第７の対トランジスタの一方のトランジスタのベー
スとの間に、第６の対トランジスタの一方のトランジス
タのベースと第８の対トランジスタの他方のトランジス
タのベースとの間に、また、第６の対トランジスタの他
方のトランジスタのベースと第８の対トランジスタの一
方のトランジスタのベースとの間に、それぞれ、一方の
トランジスタのベースを正極とするバイアスオフセット
電圧が印加され、第１の対トランジスタの一方のトラン
ジスタと第３の対トランジスタの他方のトランジスタの
コレクタ同士と第５の対トランジスタのエミッタ同士と
が共通接続され、第１の対トランジスタの他方のトラン
ジスタと第３の対トランジスタの一方のトランジスタの
コレクタ同士と第７の対トランジスタのエミッタ同士と
が共通接続され、第２の対トランジスタの一方のトラン
ジスタと第４の対トランジスタの他方のトランジスタの
コレクタ同士と第６の対トランジスタのエミッタ同士と
が共通接続され、第２の対トランジスタの他方のトラン
ジスタと第４の対トランジスタの一方のトランジスタの
コレクタ同士と第８の対トランジスタのエミッタ同士と
が共通接続され、第５の対トランジスタの一方のトラン
ジスタと第７の対トランジスタの他方のトランジスタの
コレクタ同士と第８の対トランジスタの一方のトランジ
スタと第６の対トランジスタの他方のトランジスタのコ
レクタ同士とが共通接続され、第６の対トランジスタの
一方のトランジスタと第８の対トランジスタの他方のト
ランジスタのコレクタ同士と第７の対トランジスタの一
方のトランジスタと第５の対トランジスタの他方のトラ
ンジスタのコレクタ同士とが共通接続され、前記バイア
スオフセット電圧は熱電圧とｌｎ（２＋√３）との積で
あり、前記一方及び他方の入力電圧に対する直線性を改
善することを特徴とするものである。
【００３１】
【作用】次に、前記の如く構成される本発明のマルチプ
ライヤの作用を説明する。本発明のマルチプライヤは、
２つの差動対の出力端及び入力端を交差接続するギルバ
ートマルチプライヤを基本とするが、各差動対は同一特
性のバイポーラトランジスタで構成し、直線性を改善す
る側の差動対はバイアスオフセットをかける方式として
ある。即ち、第１発明は一方の入力電圧に対する直線性
を改善し、第２発明は他方の入力電圧に対する直線性を
改善し、第３発明は双方の入力電圧に対する直線性を改
善するものであるが、それぞれ最小構成のトランジスタ
で形成できるので、高周波動作に好適なマルチプライヤ
が得られる。
ライヤの作用を説明する。本発明のマルチプライヤは、
２つの差動対の出力端及び入力端を交差接続するギルバ
ートマルチプライヤを基本とするが、各差動対は同一特
性のバイポーラトランジスタで構成し、直線性を改善す
る側の差動対はバイアスオフセットをかける方式として
ある。即ち、第１発明は一方の入力電圧に対する直線性
を改善し、第２発明は他方の入力電圧に対する直線性を
改善し、第３発明は双方の入力電圧に対する直線性を改
善するものであるが、それぞれ最小構成のトランジスタ
で形成できるので、高周波動作に好適なマルチプライヤ
が得られる。
【００３２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例に係るマルチプライヤ
を示す。この第１実施例回路は、他方の入力電圧Ｖ2 が
印加される差動対（Ｑ５、Ｑ６）（Ｑ７、Ｑ８）は図７
や図８と同様構成であるが、これらを駆動すると共に一
方の入力電圧が印加される差動対（Ｑ１、Ｑ２）（Ｑ
３、Ｑ４）が出力端が交差接続され、しかも交差接続さ
れる入力端間にバイアスオフセット電圧ＶK が印加され
ている。
する。図１は、本発明の一実施例に係るマルチプライヤ
を示す。この第１実施例回路は、他方の入力電圧Ｖ2 が
印加される差動対（Ｑ５、Ｑ６）（Ｑ７、Ｑ８）は図７
や図８と同様構成であるが、これらを駆動すると共に一
方の入力電圧が印加される差動対（Ｑ１、Ｑ２）（Ｑ
３、Ｑ４）が出力端が交差接続され、しかも交差接続さ
れる入力端間にバイアスオフセット電圧ＶK が印加され
ている。
【００３３】具体的には、（Ｑ１、Ｑ２）と（Ｑ３、Ｑ
４）の２個の対トランジスタは、それぞれ定電流源Ｉ0
で駆動される第１及び第２の対トランジスタであって、
それぞれの一方のトランジスタ（Ｑ１、Ｑ４）のベース
間に一方の入力電圧Ｖ1 が印加される。第１の対トラン
ジスタ（Ｑ１、Ｑ２）の一方のトランジスタＱ１のベー
スと第２の対トランジスタ（Ｑ３、Ｑ４）の他方のトラ
ンジスタＱ３のベースとの間に、また、第２の対トラン
ジスタ（Ｑ３、Ｑ４）の一方のトランジスタＱ４のベー
スと第１の対トランジスタ（Ｑ１、Ｑ２）の他方のトラ
ンジスタＱ２のベースとの間に、それぞれ、一方のトラ
ンジスタ（Ｑ１、Ｑ４）のベースを正極とするバイアス
オフセット電圧ＶK が印加される。
４）の２個の対トランジスタは、それぞれ定電流源Ｉ0
で駆動される第１及び第２の対トランジスタであって、
それぞれの一方のトランジスタ（Ｑ１、Ｑ４）のベース
間に一方の入力電圧Ｖ1 が印加される。第１の対トラン
ジスタ（Ｑ１、Ｑ２）の一方のトランジスタＱ１のベー
スと第２の対トランジスタ（Ｑ３、Ｑ４）の他方のトラ
ンジスタＱ３のベースとの間に、また、第２の対トラン
ジスタ（Ｑ３、Ｑ４）の一方のトランジスタＱ４のベー
スと第１の対トランジスタ（Ｑ１、Ｑ２）の他方のトラ
ンジスタＱ２のベースとの間に、それぞれ、一方のトラ
ンジスタ（Ｑ１、Ｑ４）のベースを正極とするバイアス
オフセット電圧ＶK が印加される。
【００３４】ベース間に他方の入力電圧Ｖ2 が供給され
る（Ｑ５、Ｑ６）は第３の対トランジスタで、ベースが
それぞれ（Ｑ５、Ｑ６）のベースに共通接続される（Ｑ
８、Ｑ７）は第４の対トランジスタであり、第１の対ト
ランジスタ（Ｑ１、Ｑ２）の一方のトランジスタＱ１と
第２の対トランジスタ（Ｑ３、Ｑ４）の他方のトランジ
スタＱ３のコレクタ同士は第３の対トランジスタ（Ｑ
５、Ｑ６）のエミッタ同士と共通接続され、第２の対ト
ランジスタ（Ｑ３、Ｑ４）の一方のトランジスタＱ４と
第１の対トランジスタ（Ｑ１、Ｑ２）の他方のトランジ
スタＱ２のコレクタ同士は第４の対トランジスタ（Ｑ
７、Ｑ８）のエミッタ同士と共通接続される。
る（Ｑ５、Ｑ６）は第３の対トランジスタで、ベースが
それぞれ（Ｑ５、Ｑ６）のベースに共通接続される（Ｑ
８、Ｑ７）は第４の対トランジスタであり、第１の対ト
ランジスタ（Ｑ１、Ｑ２）の一方のトランジスタＱ１と
第２の対トランジスタ（Ｑ３、Ｑ４）の他方のトランジ
スタＱ３のコレクタ同士は第３の対トランジスタ（Ｑ
５、Ｑ６）のエミッタ同士と共通接続され、第２の対ト
ランジスタ（Ｑ３、Ｑ４）の一方のトランジスタＱ４と
第１の対トランジスタ（Ｑ１、Ｑ２）の他方のトランジ
スタＱ２のコレクタ同士は第４の対トランジスタ（Ｑ
７、Ｑ８）のエミッタ同士と共通接続される。
【００３５】そして、第３の対トランジスタ（Ｑ５、Ｑ
６）と第４の対トランジスタ（Ｑ７、Ｑ８）では、一方
のトランジスタ（Ｑ５、Ｑ７）のコレクタ同士及び他方
のトランジスタ（Ｑ６、Ｑ８）のコレクタ同士がそれぞ
れ共通接続され、差動出力対を構成している。
６）と第４の対トランジスタ（Ｑ７、Ｑ８）では、一方
のトランジスタ（Ｑ５、Ｑ７）のコレクタ同士及び他方
のトランジスタ（Ｑ６、Ｑ８）のコレクタ同士がそれぞ
れ共通接続され、差動出力対を構成している。
【００３６】以上の構成において、（Ｑ１、Ｑ２、Ｉ
0 ）の差動対では、数式１２が成り立つ。
0 ）の差動対では、数式１２が成り立つ。
【００３７】
【数１２】ＶBE1 −ＶBE2 ＝Ｖ1 ＋ＶK ＶBE1 ＝ＶT ln（ＩC1／ＩS1） ＶBE2 ＝ＶT ln（ＩC2／ＩS2）
【００３８】そして、ＩS1＝ＩS2、ＩC1＋ＩC2＝αF Ｉ
0 であるので、ＩC1とＩC2は数式１３と求まる。数式４
と同一内容となっている。従って、図１に示すマルチプ
ライヤの差動出力電流ΔＩは数式１１と同一内容の数式
１４となり、入力電圧Ｖ1 に対するトランスコンダクタ
ンス、即ちｄ（ΔＩ）／ｄＶ1 は数式１５となる。
0 であるので、ＩC1とＩC2は数式１３と求まる。数式４
と同一内容となっている。従って、図１に示すマルチプ
ライヤの差動出力電流ΔＩは数式１１と同一内容の数式
１４となり、入力電圧Ｖ1 に対するトランスコンダクタ
ンス、即ちｄ（ΔＩ）／ｄＶ1 は数式１５となる。
【００３９】
【数１３】
【００４０】
【数１４】ΔＩ＝αF 2Ｉ0 tanh（Ｖ2 ／２ＶT)［tanh
｛（Ｖ1 ＋ＶK)／２ＶT ｝＋tanh｛（Ｖ1 −ＶK)／２Ｖ
T ｝]
｛（Ｖ1 ＋ＶK)／２ＶT ｝＋tanh｛（Ｖ1 −ＶK)／２Ｖ
T ｝]
【００４１】
【数１５】
【００４２】ところで、バイアスオフセット電圧ＶK
は、ＶK ＝ＶT lnＫにおいて、Ｋ＝２＋√３とした値、
即ち、ＶK ＝ＶT ln（２＋√３）＝１．３１７ＶT に選
ぶと、数式１５で示すトランスコンダクタンスは、図２
に示すように最大平坦特性を示し、図３に示すように入
力電圧Ｖ1 に対する直線性が改善される。
は、ＶK ＝ＶT lnＫにおいて、Ｋ＝２＋√３とした値、
即ち、ＶK ＝ＶT ln（２＋√３）＝１．３１７ＶT に選
ぶと、数式１５で示すトランスコンダクタンスは、図２
に示すように最大平坦特性を示し、図３に示すように入
力電圧Ｖ1 に対する直線性が改善される。
【００４３】なお、バイアスオフセット電圧ＶK の印加
方法は、例えば図４に示すようにするのが簡便である。
図４において、Ｑ１〜Ｑ４は図１に示すものであるが、
更に定電流源Ｉ00で駆動されるトランジスタ（Ｑ１３〜
Ｑ１６）を設けてある。Ｑ１３（Ｑ１５）とＱ１４（Ｑ
１６）はエミッタサイズの比がＫ：１であって、それぞ
れコレクタ同士及びベース同士が共通接続され、共通接
続コレクタは電源ＶCCに接続され、共通接続ベース間に
は入力電圧Ｖ1 が印加される。
方法は、例えば図４に示すようにするのが簡便である。
図４において、Ｑ１〜Ｑ４は図１に示すものであるが、
更に定電流源Ｉ00で駆動されるトランジスタ（Ｑ１３〜
Ｑ１６）を設けてある。Ｑ１３（Ｑ１５）とＱ１４（Ｑ
１６）はエミッタサイズの比がＫ：１であって、それぞ
れコレクタ同士及びベース同士が共通接続され、共通接
続コレクタは電源ＶCCに接続され、共通接続ベース間に
は入力電圧Ｖ1 が印加される。
【００４４】そして、Ｑ１のゲートはＱ１３のエミッタ
に接続され、Ｑ３のゲートはＱ１４のエミッタに接続さ
れ、Ｑ４のゲートはＱ１５のエミッタに接続され、Ｑ２
のゲートはＱ１６のエミッタに接続されている。
に接続され、Ｑ３のゲートはＱ１４のエミッタに接続さ
れ、Ｑ４のゲートはＱ１５のエミッタに接続され、Ｑ２
のゲートはＱ１６のエミッタに接続されている。
【００４５】即ち、ベース・エミッタ間電圧は、Ｑ１３
＜Ｑ１４、Ｑ１５＜Ｑ１６であるので、エミッタ電圧
は、Ｑ１３＞Ｑ１４、Ｑ１５＞Ｑ１６となり、バイアス
オフセット電圧ＶK の極性は、図１に示すように、Ｑ１
とＱ４側が高い電位となる。なお、図４において、Ｋ
は、前述したように、Ｋ＝２＋√３である。
＜Ｑ１４、Ｑ１５＜Ｑ１６であるので、エミッタ電圧
は、Ｑ１３＞Ｑ１４、Ｑ１５＞Ｑ１６となり、バイアス
オフセット電圧ＶK の極性は、図１に示すように、Ｑ１
とＱ４側が高い電位となる。なお、図４において、Ｋ
は、前述したように、Ｋ＝２＋√３である。
【００４６】次に、図５は、本発明の第２実施例に係る
マルチプライヤを示す。この第２実施例回路は、他方の
入力電圧Ｖ2 の直線性の改善を企図したもので、第１実
施例と同様の動作により図２や図３と同等の特性が得ら
れる。
マルチプライヤを示す。この第２実施例回路は、他方の
入力電圧Ｖ2 の直線性の改善を企図したもので、第１実
施例と同様の動作により図２や図３と同等の特性が得ら
れる。
【００４７】具体的な接続関係を示す。定電流源Ｉ0 で
駆動される（Ｑ１、Ｑ２）と（Ｑ３、Ｑ４）２個の対ト
ランジスタは、第１及び第２の対トランジスタであっ
て、それぞれの一方のトランジスタ（Ｑ１、Ｑ３）のベ
ース同士及び他方のトランジスタ（Ｑ２、Ｑ４）のベー
ス同士がそれぞれ共通接続され両共通接続ベース間に一
方の入力電圧Ｖ1 が印加される。
駆動される（Ｑ１、Ｑ２）と（Ｑ３、Ｑ４）２個の対ト
ランジスタは、第１及び第２の対トランジスタであっ
て、それぞれの一方のトランジスタ（Ｑ１、Ｑ３）のベ
ース同士及び他方のトランジスタ（Ｑ２、Ｑ４）のベー
ス同士がそれぞれ共通接続され両共通接続ベース間に一
方の入力電圧Ｖ1 が印加される。
【００４８】第３の対トランジスタ（Ｑ５、Ｑ６）は、
エミッタ同士が第１の対トランジスタ（Ｑ１、Ｑ２）の
一方のトランジスタＱ１のコレクタに接続される。第４
の対トランジスタ（Ｑ７、Ｑ８）は、エミッタ同士が第
１の対トランジスタ（Ｑ１、Ｑ２）の他方のトランジス
タＱ２のコレクタに接続される。第５の対トランジスタ
（Ｑ９、Ｑ１０）は、エミッタ同士が第２の対トランジ
スタ（Ｑ３、Ｑ４）の一方のトランジスタＱ３のコレク
タに接続される。また、第６の対トランジスタ（Ｑ１
１、Ｑ１２）は、エミッタ同士が第２の対トランジスタ
（Ｑ３、Ｑ４）の他方のトランジスタＱ４のコレクタに
接続される。
エミッタ同士が第１の対トランジスタ（Ｑ１、Ｑ２）の
一方のトランジスタＱ１のコレクタに接続される。第４
の対トランジスタ（Ｑ７、Ｑ８）は、エミッタ同士が第
１の対トランジスタ（Ｑ１、Ｑ２）の他方のトランジス
タＱ２のコレクタに接続される。第５の対トランジスタ
（Ｑ９、Ｑ１０）は、エミッタ同士が第２の対トランジ
スタ（Ｑ３、Ｑ４）の一方のトランジスタＱ３のコレク
タに接続される。また、第６の対トランジスタ（Ｑ１
１、Ｑ１２）は、エミッタ同士が第２の対トランジスタ
（Ｑ３、Ｑ４）の他方のトランジスタＱ４のコレクタに
接続される。
【００４９】第３の対トランジスタ（Ｑ５、Ｑ６）の一
方のトランジスタＱ５と第４の対トランジスタ（Ｑ７、
Ｑ８）の一方のトランジスタＱ７とはベース同士が共通
接続され、また第５の対トランジスタ（Ｑ９、Ｑ１０）
の一方のトランジスタＱ９と第６の対トランジスタ（Ｑ
１１、Ｑ１２）の一方のトランジスタＱ１１とはベース
同士が共通接続され、この共通接続ベースと第３の対ト
ランジスタ（Ｑ５、Ｑ６）の一方のトランジスタＱ５の
ベースとの間に他方の入力電圧Ｖ2 が印加される。
方のトランジスタＱ５と第４の対トランジスタ（Ｑ７、
Ｑ８）の一方のトランジスタＱ７とはベース同士が共通
接続され、また第５の対トランジスタ（Ｑ９、Ｑ１０）
の一方のトランジスタＱ９と第６の対トランジスタ（Ｑ
１１、Ｑ１２）の一方のトランジスタＱ１１とはベース
同士が共通接続され、この共通接続ベースと第３の対ト
ランジスタ（Ｑ５、Ｑ６）の一方のトランジスタＱ５の
ベースとの間に他方の入力電圧Ｖ2 が印加される。
【００５０】第３の対トランジスタの一方のトランジス
タＱ５のベースと第５の対トランジスタの他方のトラン
ジスタＱ１０のベースとの間に、第３の対トランジスタ
の他方のトランジスタＱ６のベースと第５の対トランジ
スタの一方のトランジスタＱ９のベースとの間に、第４
の対トランジスタの一方のトランジスタＱ７のベースと
第６の対トランジスタの他方のトランジスタのＱ１２の
ベースとの間に、また、第４の対トランジスタの他方の
トランジスタＱ８のベースと第６の対トランジスタの一
方のトランジスタＱ１１のベースとの間に、それぞれ、
一方のトランジスタのベースを正極とするバイアスオフ
セット電圧Ｖｋが印加される。
タＱ５のベースと第５の対トランジスタの他方のトラン
ジスタＱ１０のベースとの間に、第３の対トランジスタ
の他方のトランジスタＱ６のベースと第５の対トランジ
スタの一方のトランジスタＱ９のベースとの間に、第４
の対トランジスタの一方のトランジスタＱ７のベースと
第６の対トランジスタの他方のトランジスタのＱ１２の
ベースとの間に、また、第４の対トランジスタの他方の
トランジスタＱ８のベースと第６の対トランジスタの一
方のトランジスタＱ１１のベースとの間に、それぞれ、
一方のトランジスタのベースを正極とするバイアスオフ
セット電圧Ｖｋが印加される。
【００５１】そして、第３の対トランジスタの一方のト
ランジスタＱ５と第５の対トランジスタの他方のトラン
ジスタＱ１０のコレクタ同士と第６の対トランジスタの
一方のトランジスタＱ１１と第４の対トランジスタの他
方のトランジスタＱ８のコレクタ同士とが共通接続さ
れ、第４の対トランジスタの一方のトランジスタＱ７と
第６の対トランジスタの他方のトランジスタＱ１２のコ
レクタ同士と第５の対トランジスタの一方のトランジス
タＱ９と第３の対トランジスタの他方のトランジスタＱ
６のコレクタ同士とが共通接続され、差動出力対を構成
している。
ランジスタＱ５と第５の対トランジスタの他方のトラン
ジスタＱ１０のコレクタ同士と第６の対トランジスタの
一方のトランジスタＱ１１と第４の対トランジスタの他
方のトランジスタＱ８のコレクタ同士とが共通接続さ
れ、第４の対トランジスタの一方のトランジスタＱ７と
第６の対トランジスタの他方のトランジスタＱ１２のコ
レクタ同士と第５の対トランジスタの一方のトランジス
タＱ９と第３の対トランジスタの他方のトランジスタＱ
６のコレクタ同士とが共通接続され、差動出力対を構成
している。
【００５２】次に、図６は、本発明の第３実施例に係る
マルチプライヤを示す。この第３実施例回路は、２つの
入力電圧双方の直線性の改善を企図したもので、第１実
施例と同様の動作により図２や図３と同等の特性が得ら
れる。
マルチプライヤを示す。この第３実施例回路は、２つの
入力電圧双方の直線性の改善を企図したもので、第１実
施例と同様の動作により図２や図３と同等の特性が得ら
れる。
【００５３】具体的な接続関係を示す。（Ｑ１、Ｑ２）
（Ｑ３、Ｑ４）（Ｑ５、Ｑ６）（Ｑ７、Ｑ８）は、それ
ぞれ定電流源Ｉ0 で駆動される第１、第２、第３及び第
４の対トランジスタであり、（Ｑ９、Ｑ１０）（Ｑ１
１、Ｑ１２）（Ｑ１３、Ｑ１４）（Ｑ１５、Ｑ１６）
は、それぞれ第１、第２、第３及び第４の対トランジス
タによって駆動される第５、第６、第７及び第８の対ト
ランジスタである。
（Ｑ３、Ｑ４）（Ｑ５、Ｑ６）（Ｑ７、Ｑ８）は、それ
ぞれ定電流源Ｉ0 で駆動される第１、第２、第３及び第
４の対トランジスタであり、（Ｑ９、Ｑ１０）（Ｑ１
１、Ｑ１２）（Ｑ１３、Ｑ１４）（Ｑ１５、Ｑ１６）
は、それぞれ第１、第２、第３及び第４の対トランジス
タによって駆動される第５、第６、第７及び第８の対ト
ランジスタである。
【００５４】第１の対トランジスタ（Ｑ１、Ｑ２）の一
方のトランジスタＱ１と第２の対トランジスタ（Ｑ３、
Ｑ４）の一方のトランジスタＱ３のベースが共通接続さ
れ、第３の対トランジスタ（Ｑ５、Ｑ６）の一方のトラ
ンジスタＱ５と第４の対トランジスタ（Ｑ７、Ｑ８）の
一方のトランジスタＱ７のベース同士とが共通接続さ
れ、この共通接続ベースと第１の対トランジスタ（Ｑ
１、Ｑ２）の一方のトランジスタＱ１のベースとの間に
一方の入力電圧Ｖ1 が印加される。また、第５の対トラ
ンジスタ（Ｑ９、Ｑ１０）の一方のトランジスタＱ９と
第６の対トランジスタ（Ｑ１１、Ｑ１２）の一方のトラ
ンジスタＱ１１のベース同士が共通接続され、第７の対
トランジスタ（Ｑ１３、Ｑ１４）の一方のトランジスタ
Ｑ１３と第８の対トランジスタ（Ｑ１５、Ｑ１６）の一
方のトランジスタＱ１５のベース同士とが共通接続さ
れ、この共通接続ベースと第５の対トランジスタ（Ｑ
９、Ｑ１０）の一方のトランジスタＱ９のベースとの間
に他方の入力電圧Ｖ2 が印加される。
方のトランジスタＱ１と第２の対トランジスタ（Ｑ３、
Ｑ４）の一方のトランジスタＱ３のベースが共通接続さ
れ、第３の対トランジスタ（Ｑ５、Ｑ６）の一方のトラ
ンジスタＱ５と第４の対トランジスタ（Ｑ７、Ｑ８）の
一方のトランジスタＱ７のベース同士とが共通接続さ
れ、この共通接続ベースと第１の対トランジスタ（Ｑ
１、Ｑ２）の一方のトランジスタＱ１のベースとの間に
一方の入力電圧Ｖ1 が印加される。また、第５の対トラ
ンジスタ（Ｑ９、Ｑ１０）の一方のトランジスタＱ９と
第６の対トランジスタ（Ｑ１１、Ｑ１２）の一方のトラ
ンジスタＱ１１のベース同士が共通接続され、第７の対
トランジスタ（Ｑ１３、Ｑ１４）の一方のトランジスタ
Ｑ１３と第８の対トランジスタ（Ｑ１５、Ｑ１６）の一
方のトランジスタＱ１５のベース同士とが共通接続さ
れ、この共通接続ベースと第５の対トランジスタ（Ｑ
９、Ｑ１０）の一方のトランジスタＱ９のベースとの間
に他方の入力電圧Ｖ2 が印加される。
【００５５】第１の対トランジスタの一方のトランジス
タＱ１のベースと第３の対トランジスタの他方のトラン
ジスタＱ６のベースとの間に、第１の対トランジスタの
他方のトランジスタＱ２のベースと第３の対トランジス
タの一方のトランジスタＱ５のベースとの間に、第２の
対トランジスタの一方のトランジスタＱ３のベースと第
４の対トランジスタの他方のトランジスタＱ８のベース
との間に、第２の対トランジスタの他方のトランジスタ
Ｑ４のベースと第４の対トランジスタの一方のトランジ
スタＱ７のベースとの間に、第５の対トランジスタの一
方のトランジスタＱ９のベースと第７の対トランジスタ
の他方のトランジスタＱ１４のベースとの間に、第５の
対トランジスタの他方のトランジスタＱ１０のベースと
第７の対トランジスタの一方のトランジスタＱ１３のベ
ースとの間に、第６の対トランジスタの一方のトランジ
スタＱ１１のベースと第８の対トランジスタの他方のト
ランジスタＱ１６のベースとの間に、また、第６の対ト
ランジスタの他方のトランジスタＱ１２のベースと第８
の対トランジスタの一方のトランジスタＱ１５のベース
との間に、それぞれ、一方のトランジスタのベースを正
極とするバイアスオフセット電圧ＶK が印加される。
タＱ１のベースと第３の対トランジスタの他方のトラン
ジスタＱ６のベースとの間に、第１の対トランジスタの
他方のトランジスタＱ２のベースと第３の対トランジス
タの一方のトランジスタＱ５のベースとの間に、第２の
対トランジスタの一方のトランジスタＱ３のベースと第
４の対トランジスタの他方のトランジスタＱ８のベース
との間に、第２の対トランジスタの他方のトランジスタ
Ｑ４のベースと第４の対トランジスタの一方のトランジ
スタＱ７のベースとの間に、第５の対トランジスタの一
方のトランジスタＱ９のベースと第７の対トランジスタ
の他方のトランジスタＱ１４のベースとの間に、第５の
対トランジスタの他方のトランジスタＱ１０のベースと
第７の対トランジスタの一方のトランジスタＱ１３のベ
ースとの間に、第６の対トランジスタの一方のトランジ
スタＱ１１のベースと第８の対トランジスタの他方のト
ランジスタＱ１６のベースとの間に、また、第６の対ト
ランジスタの他方のトランジスタＱ１２のベースと第８
の対トランジスタの一方のトランジスタＱ１５のベース
との間に、それぞれ、一方のトランジスタのベースを正
極とするバイアスオフセット電圧ＶK が印加される。
【００５６】第１の対トランジスタの一方のトランジス
タＱ１と第３の対トランジスタの他方のトランジスタＱ
６のコレクタ同士と第５の対トランジスタ（Ｑ９、Ｑ１
０）のエミッタ同士とが共通接続され、第１の対トラン
ジスタの他方のトランジスタＱ２と第３の対トランジス
タの一方のトランジスタＱ５のコレクタ同士と第７の対
トランジスタ（Ｑ１３、Ｑ１４）のエミッタ同士とが共
通接続され、第２の対トランジスタの一方のトランジス
タＱ３と第４の対トランジスタの他方のトランジスタＱ
８のコレクタ同士と第６の対トランジスタ（Ｑ１１、Ｑ
１２）のエミッタ同士とが共通接続され、第２の対トラ
ンジスタの他方のトランジスタＱ４と第４の対トランジ
スタの一方のトランジスタＱ７のコレクタ同士と第８の
対トランジスタ（Ｑ１５、Ｑ１６）のエミッタ同士とが
共通接続される。
タＱ１と第３の対トランジスタの他方のトランジスタＱ
６のコレクタ同士と第５の対トランジスタ（Ｑ９、Ｑ１
０）のエミッタ同士とが共通接続され、第１の対トラン
ジスタの他方のトランジスタＱ２と第３の対トランジス
タの一方のトランジスタＱ５のコレクタ同士と第７の対
トランジスタ（Ｑ１３、Ｑ１４）のエミッタ同士とが共
通接続され、第２の対トランジスタの一方のトランジス
タＱ３と第４の対トランジスタの他方のトランジスタＱ
８のコレクタ同士と第６の対トランジスタ（Ｑ１１、Ｑ
１２）のエミッタ同士とが共通接続され、第２の対トラ
ンジスタの他方のトランジスタＱ４と第４の対トランジ
スタの一方のトランジスタＱ７のコレクタ同士と第８の
対トランジスタ（Ｑ１５、Ｑ１６）のエミッタ同士とが
共通接続される。
【００５７】そして、第５の対トランジスタの一方のト
ランジスタＱ９と第７の対トランジスタの他方のトラン
ジスタＱ１４のコレクタ同士と第８の対トランジスタの
一方のトランジスタＱ１５と第６の対トランジスタの他
方のトランジスタＱ１２のコレクタ同士とが共通接続さ
れ、第６の対トランジスタの一方のトランジスタＱ１１
と第８の対トランジスタの他方のトランジスタＱ１６の
コレクタ同士と第７の対トランジスタの一方のトランジ
スタＱ１３と第５の対トランジスタの他方のトランジス
タＱ１０のコレクタ同士とが共通接続され、差動出力対
を構成している。
ランジスタＱ９と第７の対トランジスタの他方のトラン
ジスタＱ１４のコレクタ同士と第８の対トランジスタの
一方のトランジスタＱ１５と第６の対トランジスタの他
方のトランジスタＱ１２のコレクタ同士とが共通接続さ
れ、第６の対トランジスタの一方のトランジスタＱ１１
と第８の対トランジスタの他方のトランジスタＱ１６の
コレクタ同士と第７の対トランジスタの一方のトランジ
スタＱ１３と第５の対トランジスタの他方のトランジス
タＱ１０のコレクタ同士とが共通接続され、差動出力対
を構成している。
【００５８】
【発明の効果】以上説明したように、本発明のマルチプ
ライヤによれば、２つの差動対の出力端及び入力端を交
差接続するギルバートマルチプライヤを基本とするが、
各差動対は同一特性のバイポーラトランジスタで構成
し、直線性を改善する側の差動対はバイアスオフセット
をかける方式としてあるので、第１発明では一方の入力
電圧に対する直線性を改善でき、第２発明では他方の入
力電圧に対する直線性を改善でき、第３発明は双方の入
力電圧に対する直線性を改善できるが、それぞれ最小構
成のトランジスタで形成できるので、高周波動作に好適
なマルチプライヤを提供できる効果がある。
ライヤによれば、２つの差動対の出力端及び入力端を交
差接続するギルバートマルチプライヤを基本とするが、
各差動対は同一特性のバイポーラトランジスタで構成
し、直線性を改善する側の差動対はバイアスオフセット
をかける方式としてあるので、第１発明では一方の入力
電圧に対する直線性を改善でき、第２発明では他方の入
力電圧に対する直線性を改善でき、第３発明は双方の入
力電圧に対する直線性を改善できるが、それぞれ最小構
成のトランジスタで形成できるので、高周波動作に好適
なマルチプライヤを提供できる効果がある。
【図１】本発明の第１実施例に係るマルチプライヤの回
路図である。
路図である。
【図２】図１に示すマルチプライヤのトランスコンダク
タンス特性図である。
タンス特性図である。
【図３】図１に示すマルチプライヤの入出力特性図であ
る。
る。
【図４】バイアスオフセット電圧の印加方式の一例の回
路図である。
路図である。
【図５】本発明の第２実施例に係るマルチプライヤの回
路図である。
路図である。
【図６】本発明の第３実施例に係るマルチプライヤの回
路図である。
路図である。
【図７】従来のマルチプライヤの回路図である。
【図８】従来のマルチプライヤの回路図である。
Ｑ１〜Ｑ１６ バイポーラトランジスタ Ｉ0 電流源 Ｖ1 ，Ｖ2 入力電圧 ＶK バイアスオフセット電圧
Claims (3)
- 【請求項１】 定電流源で駆動される２個の対トランジ
スタであってそれぞれの一方のトランジスタのベース間
に一方の入力電圧が印加される第１及び第２の対トラン
ジスタと、 一方のトランジスタのベースと他方のトランジスタのベ
ース間に他方の入力電圧が印加される第３の対トランジ
スタと、 一方のトランジスタのベースを前記第３の対トランジス
タの一方のトランジスタのベースと共通接続され他方の
トランジスタのベースを前記第３の対トランジスタの他
方のトランジスタのベースに接続される第４の対トラン
ジスタと、を備え、各対トランジスタの２つのトランジスタを同一特性と
し、 第１の対トランジスタの一方のトランジスタのベースと
第２の対トランジスタの他方のトランジスタのベースと
の間に、また、第２の対トランジスタの一方のトランジ
スタのベースと第１の対トランジスタの他方のトランジ
スタのベースとの間に、それぞれ、一方のトランジスタ
のベースを正極とするバイアスオフセット電圧が印加さ
れ、 第１の対トランジスタの一方のトランジスタと第２の対
トランジスタの他方のトランジスタのコレクタ同士は第
３の対トランジスタのエミッタ同士と共通接続され、 第２の対トランジスタの一方のトランジスタと第１の対
トランジスタの他方のトランジスタのコレクタ同士は第
４の対トランジスタのエミッタ同士と共通接続され、 第３の対トランジスタと第４の対トランジスタでは一方
のトランジスタのコレクタ同士及び他方のトランジスタ
のコレクタ同士がそれぞれ共通接続され、 前記バイアスオフセット電圧は熱電圧とｌｎ（２＋√
３）との積であり、 前記一方の入力電圧に対する直線性を改善することを特
徴とするマルチプライヤ。 - 【請求項２】 定電流源で駆動される２個の対トランジ
スタであってそれぞれの一方のトランジスタのベース同
士及び他方のトランジスタのベース同士がそれぞれ共通
接続され両共通接続ベース間に一方の入力電圧が印加さ
れる第１及び第２の対トランジスタと、 エミッタ同士が前記第１の対トランジスタの一方のトラ
ンジスタのコレクタに接続される第３の対トランジスタ
と、 エミッタ同士が前記第１の対トランジスタの他方のトラ
ンジスタのコレクタに接続される第４の対トランジスタ
と、 エミッタ同士が前記第２の対トランジスタの一方のトラ
ンジスタのコレクタに接続される第５の対トランジスタ
と、 エミッタ同士が前記第２の対トランジスタの他方のトラ
ンジスタのコレクタに接続される第６の対トランジスタ
と、を備え、各対トランジスタの２つのトランジスタを同一特性と
し、 第３及び第４の対トランジスタの一方のトランジスタの
ベース同士が共通接続された共通接続ベースと、第５及
び第６の対トランジスタの一方のトランジスタのベース
同士とが共通接続された共通接続ベースとの間に他方の
入力電圧が印加され、 第３の対トランジスタの一方のトランジスタのベースと
第５の対トランジスタの他方のトランジスタのベースと
の間に、第３の対トランジスタの他方のトランジスタの
ベースと第５の対トランジスタの一方のトランジスタの
ベースとの間に、第４の対トランジスタの一方のトラン
ジスタのベースと第６の対トランジスタの他方のトラン
ジスタのベースとの間に、また、第４の対トランジスタ
の他方のトランジスタのベースと第６の対トランジスタ
の一方のトランジスタのベースとの間に、それぞれ、一
方のトランジスタのベースを正極とするバイアスオフセ
ット電圧が印加され、 第３の対トランジスタの一方のトランジスタと第５の対
トランジスタの他方のトランジスタのコレクタ同士と第
６の対トランジスタの一方のトランジスタと第４の対ト
ランジスタの他方のトランジスタのコレクタ同士とが共
通接続され、 第４の対トランジスタの一方のトランジスタと第６の対
トランジスタの他方のトランジスタのコレクタ同士と第
５の対トランジスタの一方のトランジスタと第３の対ト
ランジスタの他方のトランジスタのコレクタ同士とが共
通接続され、 前記バイアスオフセット電圧は熱電圧とｌｎ（２＋√
３）との積であり、 前記他方の入力電圧に対する直線性を改善することを特
徴とするマルチプライヤ。 - 【請求項３】 定電流源で駆動される第１、第２、第３
及び第４の対トランジスタと、 これら４個の対トランジスタによってそれぞれ駆動され
る第５、第６、第７及び第８の対トランジスタと、を備
え、各対トランジスタの２つのトランジスタを同一特性と
し、 第１の対トランジスタの一方のトランジスタのベースと
第２の対トランジスタの一方のトランジスタのベース同
士とが共通接続されるとともに第１の一方のトランジス
タのベースと第３及び第４の対トランジスタの一方のト
ランジスタのベースとの間に一方の入力電圧が印加さ
れ、 第５の対トランジスタの一方のトランジスタのベースと
第６の対トランジスタの一方のトランジスタのベース同
士とが共通接続されるとともに第５のトランジスタのベ
ースと第７及び第８の対トランジスタの一方のトランジ
スタのベースとの間に他方の入力電圧が印加され、 第１の対トランジスタの一方のトランジスタのベースと
第３の対トランジスタの他方のトランジスタのベースと
の間に、第１の対トランジスタの他方のトランジスタの
ベースと第３の対トランジスタの一方のトランジスタの
ベースとの間に、第２の対トランジスタの一方のトラン
ジスタのベースと第４の対トランジスタの他方のトラン
ジスタのベースとの間に、第２の対トランジスタの他方
のトランジスタのベースと第４の対トランジスタの一方
のトランジスタのベースとの間に、第５の対トランジス
タの一方のトランジスタのベースと第７の対トランジス
タの他方のトランジスタのベースとの間に、第５の対ト
ランジスタの他方のトランジスタのベースと第７の対ト
ランジスタの一方のトランジスタのベースとの間に、第
６の対トランジスタの一方のトランジスタのベースと第
８の対トランジスタの他方のトランジスタのベースとの
間に、また、第６の対トランジスタの他方のトランジス
タのベースと第８の対トランジスタの一方のトランジス
タのベースとの間に、それぞれ、一方のトランジスタの
ベースを正極とするバイアスオフセット電圧が印加さ
れ、 第１の対トランジスタの一方のトランジスタと第３の対
トランジスタの他方のトランジスタのコレクタ同士と第
５の対トランジスタのエミッタ同士とが共通接続され、 第１の対トランジスタの他方のトランジスタと第３の対
トランジスタの一方のトランジスタのコレクタ同士と第
７の対トランジスタのエミッタ同士とが共通接続され、 第２の対トランジスタの一方のトランジスタと第４の対
トランジスタの他方のトランジスタのコレクタ同士と第
６の対トランジスタのエミッタ同士とが共通接続され、 第２の対トランジスタの他方のトランジスタと第４の対
トランジスタの一方のトランジスタのコレクタ同士と第
８の対トランジスタのエミッタ同士とが共通接続され、 第５の対トランジスタの一方のトランジスタと第７の対
トランジスタの他方のトランジスタのコレクタ同士と第
８の対トランジスタの一方のトランジスタと第６の対ト
ランジスタの他方のトランジスタのコレクタ同士とが共
通接続され、 第６の対トランジスタの一方のトランジスタと第８の対
トランジスタの他方のトランジスタのコレクタ同士と第
７の対トランジスタの一方のトランジスタと第５の対ト
ランジスタの他方のトランジスタのコレクタ同士とが共
通接続され、 前記バイアスオフセット電圧は熱電圧とｌｎ（２＋√
３）との積であり、 前記一方及び他方の入力電圧に対する直線性を改善する
ことを特徴とするマルチプライヤ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04356260A JP3112759B2 (ja) | 1992-12-21 | 1992-12-21 | マルチプライヤ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04356260A JP3112759B2 (ja) | 1992-12-21 | 1992-12-21 | マルチプライヤ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06187471A JPH06187471A (ja) | 1994-07-08 |
| JP3112759B2 true JP3112759B2 (ja) | 2000-11-27 |
Family
ID=18448144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04356260A Expired - Fee Related JP3112759B2 (ja) | 1992-12-21 | 1992-12-21 | マルチプライヤ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3112759B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7268608B2 (en) * | 2005-08-18 | 2007-09-11 | Linear Technology Corporation | Wideband squaring cell |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0498304A (ja) * | 1990-08-10 | 1992-03-31 | Nippon Telegr & Teleph Corp <Ntt> | ロボットアームの計算トルク制御器 |
-
1992
- 1992-12-21 JP JP04356260A patent/JP3112759B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06187471A (ja) | 1994-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2555990B2 (ja) | マルチプライヤ | |
| EP0415620B1 (en) | Electrical circuit | |
| JP3092529B2 (ja) | ウィンドウコンパレータ回路 | |
| JP2874616B2 (ja) | Ｏｔａ及びマルチプライヤ | |
| JPH098569A (ja) | 差動増幅回路 | |
| JP3112759B2 (ja) | マルチプライヤ | |
| KR890004771B1 (ko) | 차동 증폭기 | |
| JPH06162229A (ja) | マルチプライヤ | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JP3005730B2 (ja) | 論理和回路 | |
| JP2541495B2 (ja) | Ａｇｃ付き周波数逓倍・ミキサ回路 | |
| JP2900879B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH1093362A (ja) | Ｏｔａおよびそれに用いる可変電流分配出力回路 | |
| JPH02218205A (ja) | 電流―電圧変換回路および電流―電流変換回路 | |
| JPS593606Y2 (ja) | 相補差動増幅回路 | |
| JPH05114823A (ja) | 周波数ミキサ回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPS6123852Y2 (ja) | ||
| JPS6131642B2 (ja) | ||
| JPH09298423A (ja) | バイポーラマルチプライヤ | |
| JPH026684Y2 (ja) | ||
| JPH0754893B2 (ja) | レベルシフト回路 | |
| JPS6238009A (ja) | 差動増幅器 | |
| JPS5870626A (ja) | コンパレ−タ | |
| JPH05291917A (ja) | 高速バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970624 |
|
| LAPS | Cancellation because of no payment of annual fees |