JPS6131642B2 - - Google Patents
Info
- Publication number
- JPS6131642B2 JPS6131642B2 JP51113454A JP11345476A JPS6131642B2 JP S6131642 B2 JPS6131642 B2 JP S6131642B2 JP 51113454 A JP51113454 A JP 51113454A JP 11345476 A JP11345476 A JP 11345476A JP S6131642 B2 JPS6131642 B2 JP S6131642B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- emitter
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplitude Modulation (AREA)
Description
本発明はトランジスタ回路に関し、周波数変換
回路や、周波数逓倍回路、位相比較回路、FM，
AM変調回路及びゲート回路等従来になく多くの
用途に使用できると共に特に半導体集積化に適
し、安定な動作を行なう新規なトランジスタ回路
を提供するものである。 以下本発明の一実施例を図面に基づいて説明す
る。 第１図は二重平衡変調回路を構成した一実施例
を示し、特許請求の範囲における第１〜第14のト
ランジスタはそれぞれ次のトランジスタに対応し
ている。 第１のトランジスタ→トランジスタ４ 第２のトランジスタ→トランジスタ５ 第３のトランジスタ→トランジスタ６ 第４のトランジスタ→トランジスタ７ 第５のトランジスタ→トランジスタ１１ 第６のトランジスタ→トランジスタ１３ 第７のトランジスタ→トランジスタ１２ 第８のトランジスタ→トランジスタ１４ 第９のトランジスタ→トランジスタ１５ 第10のトランジスタ→トランジスタ１６ 第11のトランジスタ→トランジスタ１７ 第12のトランジスタ→トランジスタ１８ 第13のトランジスタ→トランジスタ１ 第14のトランジスタ→トランジスタ２ また、特許請求の範囲における第１〜第４の電流
源はたとえば第１図の次の電流源に対応してい
る。 第１の電流源→電流源８ 第２の電流源→電流源１９ 第３の電流源→電流源２０ 第４の電流源→電流源３ 第１図において、トランジスタ１と２はエミツ
タが共通の電流源３に接続されて差動増幅器を構
成し、トランジスタ４，５，６，７も電流源８を
エミツタに接続された共通の電流源とする差動増
幅器を構成している。抵抗９，１０は等しい値の
抵抗で入力信号S1に対するトランジスタ４，５，
６，７で構成する差動増幅器の入力レンジを拡大
している。トランジスタ１１，１２，１３，１４
はトランジスタ４，５，６，７で構成する差動増
幅器の各出力負荷であり、また各ベースには入力
信号S2が印加されている。トランジスタ１５，１
６，１７，１８は整流作用を行うトランジスタで
あり、電流源１９と２０の電流値はほぼ等しくな
つている。端子２１，２２は出力端子である。 第１図は以上の回路構成であるので、入力信号
S1とS2のいずれか一方がゼロレベルの場合は、ト
ランジスタ１と２のベース電位が常に等しくな
り、これにより出力端子２１，２２には入力信号
成分は出力されないことは容易に理解されよう。
次に入力信号S1とS2が同時に入力された場合で入
力信号S1が第２図ａ、入力信号S2が第２図ｂで示
される信号で、入力信号S2レベルが充分大きく、
トランジスタ１５，１８と１６，１７とを入力信
号S2の半サイクル毎に交互に導通あるいはカツト
オフさせるとき、トランジスタ１１のエミツタ波
形は第２図ｃ、トランジスタ１２のエミツタ波形
は第２図ｄに示されるようになる。したがつてト
ランジスタ１のベース波形は第２図ｅに示される
ごとくなり、同様にトランジスタ２のベース波形
は第２図ｆに示すごとくなる。これを第５図を用
いてさらに詳しく説明する。 トランジスタ１１，１２，１３，１４のベース
には第５図ｊとｋに電圧波形を示す信号がS2より
印加される。トランジスタ４，５，６，７のベー
スには第５図ｉとｈに示される信号がS1より印加
される。トランジスタ４，５，６，７のコレクタ
電流はS1の信号に応じて変化するのでトランジス
タ１１，１２，１３，１４のベース・エミツタ間
電圧も変化する。したがつてトランジスタ１１，
１２，１３，１４のエミツタ電圧は、第５図ｌ，
ｍ，ｎ，ｏに示すようにS2による電圧変化とS1に
よるそれぞれのベース・エミツタ間電圧の変化が
合成されたものとなる。トランジスタ１５，１６
及び１７と１８はエミツタが接続されていて、ベ
ース電圧の高い方が導通、ベース電圧の低い方が
カツトオフとなるので、トランジスタ１と２のベ
ース電圧は第５図ｐとｑに示される波形となる。 なお、前記第２図において第２図ｃ，ｄに示さ
れる波形の包路線がａの波形の様に三角波となら
ないのはトランジスタのベース、エミツタ間電圧
Ｖbeがエミツタ電流ＩEに対し直線とならず、一
般に知られている様に下記第１式に示される関係
となるからである。 Ｖbe＝ＫＴ／ｑ・lnＩＥ／ＩＳ …… ここでＫはポルツマン定数、Ｔは絶対温度、ｑは
電子の電荷である。しかしトランジスタ１と２で
構成する差動増幅器のベース入力と一方のトラン
ジスタのエミツタ電流との関係は下記第２式で表
わされる様に線形の関係にない。 ｅb＝Ｖbe1−Ｖbe2 ＝ＫＴ／ｑlnＩＥ１／ＩＳ−ＫＴ／ｑln（Ｉ０−Ｉ
Ｅ１／ＩＳ） ＝ＫＴ／ｑlnＩＥ１／Ｉ０−ＩＥ１＝−ＫＴ／ｑln
（Ｉ０／ＩＥ１−１）…… ここでｅbはトランジスタ１に対するトランジス
タ２のベース電位差、ＩE1はトランジスタ１のエ
ミツタ電流、I0は電流源３の電流である。また入
力信号S1に対応する入力電圧ｅbは、トランジス
タ１１，１２，１３，１４の非線形性により、電
流源８の電流をＩa、トランジスタ４と５のコレ
クタ電流をXIa／２、トランジスタ６と７のコレ
クタ電流を（１−Ｘ）Ｉa／２とすると、トラン
ジスタ１６と１７がカツトオフのとき Ｖbe11＝ＫＴ／ｑlnＩＥ１１／ＩＳ＝ＫＴ／ｑlnＸＩ
ａ／２ＩＳ Ｖbe14＝ＫＴ／ｑlnＩＥ１４／ＩＳ＝ＫＴ／ｑln（１
−Ｘ）Ｉａ／２ＩＳ トランジスタ１１と１４のベース・エミツタ間電
圧の差はトランジスタ１と２のベース電位差とな
つて表われてくるので e′b＝Ｖbe11−Ｖeb14 ＝ＫＴ／ｑ｛lnＸＩａ／２ＩＳ−ln（１−Ｘ）Ｉａ
／２ＩＳ｝ ＝−ＫＴ／ｑln１−Ｘ／Ｘ …… 一方トランジスタ１５と１８がカツトオフのとき
は同様にして e″b＝ＫＴ／ｑln１−Ｘ／Ｘ …… したがつて第２式と第３、第４式より下記第５、
第６式が得られる。 ＩE1′＝XI0 …… ＩE1″＝−XI0 …… つまりトランジスタ１と２のコレクタ電流出力は
Ｘが入力S1に対して線形領域と考えられる範囲で
は入力S1に対して線形で動作すると言える。 したがつて、差動増幅器を構成するトランジス
タ１と２のベース波形がそれぞれ第２図ｅ，ｆに
示す波形のとき、トランジスタ１のコレクタの出
力端２１に抵抗負荷を接続すれば、出力端２１の
電圧はトランジスタ１と２のベース電圧の差が増
幅されることにより第２図ｇに示す波形となる。
これは入力信号S1が入力信号S2の半サイクル毎に
位相を180度回転させられ、二重平衡変調が行な
われた事を示している。また、このときトランジ
スタ２のコレクタの出力端２２に抵抗負荷を接続
すれば出力端２２の電圧は第２図ｇの波形を位相
反転したものとなる。 第３図は入力信号S2をダイオード接続したトラ
ンジスタ２３，２４と抵抗３１，３２を負荷とす
る差動増幅器を介して入力した場合の別の実施例
を示し、低抗３１と３２を比較的大きな値とする
ことにより電流源２５を共通電流源とするトラン
ジスタ２６と２７で構成する差動増幅器及び負荷
トランジスタ２３と２４は、バラツキの大きい３
１と３２の抵抗にあまり関係しない動作となる回
路構成であり、平衡変調器を構成した場合の信号
S1のリーク量が極めて少ない特徴を有する。 なお、トランジスタ４，５，６，７，１１，１
２，１３，１４をPNPトランジスタを用いて第１
図と同様な動作を行うよう構成することもでき
る。 第４図は、第１図の電流源１９と２０を電流源
２８の電流を抵抗２９と３０で分流させて供給し
た場合の別の実施例を示し、電流源の構成が簡単
になる特徴を有する。第４図の実施例では電流源
２８と抵抗２９，３０によつて第２、第３の電流
源を構成している。 なお、トランジスタ１１，１２，１３，１４は
第３図の実施例を除きダイオードでも同様な効果
を持つことは明らかである。 以上説明したように本発明のトランジスタ回路
は、第１と第２および第３と第４のトランジスタ
のベースをそれぞれ接続すると共に該接続点間に
第１の入力信号を印加し、第１と第２のトランジ
スタに対し、第３と第４のトランジスタを共通の
第１の電流源を有する差動増幅器結合となる様に
接続し、第１のトランジスタのコレクタには第５
のトランジスタのエミツタ、第２のトランジスタ
のコレクタには第６のトランジスタのエミツタ、
第３のトランジスタのコレクタには第７のトラン
ジスタのエミツタ、第４のトランジスタのコレク
タには第８のトランジスタのエミツタをそれぞれ
接続し、第５と第８、第６と第７のトランジスタ
のベースをそれぞれ接続すると共に、第５と第
８、第６と第７のトランジスタのベース接続点間
に第２の入力信号を印加し、また第５のトランジ
スタのエミツタにはコレクタが電源に接続された
第９のトランジスタのベース、第７のトランジス
タのエミツタにはコレクタが電源に接続された第
10のトランジスタのベース、第６のトランジスタ
のエミツタにはコレクタが電源に接続された第11
のトランジスタのベース、第８のトランジスタの
エミツタにはコレクタが電源に接続された第12の
トランジスタのベースをそれぞれ接続し第９と第
10のトランジスタのエミツタは接続して第13のト
ランジスタのベースに接続すると共に第２の電流
源に接続し、第11と第12のトランジスタのエミツ
タは接続して第14のトランジスタのベースに接続
すると共に第３の電流源に接続し、第13と第14の
トランジスタのエミツタは接続して共通の第４の
電流源に接続し、差動増幅器を構成する第13と第
14のトランジスタの少なくとも一方のコレクタよ
り出力を得るようにしたため、第９乃至第12のト
ランジスタのコレクタは電源に接続されて交流的
に接地された構成であるので、これらのトランジ
スタではミラー効果は起らず、さらに第９乃至第
12のトランジスタのエミツタは第13乃至第14のト
ランジスタのベースに接続されてエミツタホロワ
的動作をするので、該エミツタに接続された電流
源の電流を充分大きくし、第13乃至第14のトラン
ジスタのベース・コレクタ間容量をミラー容量と
するミラー効果を少なくするようにしても、該第
13乃至第14のトランジスタのベースに供給される
交流信号の振幅は減衰しない効果を有し、従つて
高周波信号においても充分な出力振幅を得やす
く、比較的周波数の高い平衡変調を行なう場合に
特に有効で、出力レベルが高く、周波数特性の良
好な信号が得られる利点を有する。 また本発明の回路構成は位相検波回路、AM，
FM変調器、遅延線を用いたFM復調器、周波数
逓倍回路として有効なことは言うまでもない。
回路や、周波数逓倍回路、位相比較回路、FM，
AM変調回路及びゲート回路等従来になく多くの
用途に使用できると共に特に半導体集積化に適
し、安定な動作を行なう新規なトランジスタ回路
を提供するものである。 以下本発明の一実施例を図面に基づいて説明す
る。 第１図は二重平衡変調回路を構成した一実施例
を示し、特許請求の範囲における第１〜第14のト
ランジスタはそれぞれ次のトランジスタに対応し
ている。 第１のトランジスタ→トランジスタ４ 第２のトランジスタ→トランジスタ５ 第３のトランジスタ→トランジスタ６ 第４のトランジスタ→トランジスタ７ 第５のトランジスタ→トランジスタ１１ 第６のトランジスタ→トランジスタ１３ 第７のトランジスタ→トランジスタ１２ 第８のトランジスタ→トランジスタ１４ 第９のトランジスタ→トランジスタ１５ 第10のトランジスタ→トランジスタ１６ 第11のトランジスタ→トランジスタ１７ 第12のトランジスタ→トランジスタ１８ 第13のトランジスタ→トランジスタ１ 第14のトランジスタ→トランジスタ２ また、特許請求の範囲における第１〜第４の電流
源はたとえば第１図の次の電流源に対応してい
る。 第１の電流源→電流源８ 第２の電流源→電流源１９ 第３の電流源→電流源２０ 第４の電流源→電流源３ 第１図において、トランジスタ１と２はエミツ
タが共通の電流源３に接続されて差動増幅器を構
成し、トランジスタ４，５，６，７も電流源８を
エミツタに接続された共通の電流源とする差動増
幅器を構成している。抵抗９，１０は等しい値の
抵抗で入力信号S1に対するトランジスタ４，５，
６，７で構成する差動増幅器の入力レンジを拡大
している。トランジスタ１１，１２，１３，１４
はトランジスタ４，５，６，７で構成する差動増
幅器の各出力負荷であり、また各ベースには入力
信号S2が印加されている。トランジスタ１５，１
６，１７，１８は整流作用を行うトランジスタで
あり、電流源１９と２０の電流値はほぼ等しくな
つている。端子２１，２２は出力端子である。 第１図は以上の回路構成であるので、入力信号
S1とS2のいずれか一方がゼロレベルの場合は、ト
ランジスタ１と２のベース電位が常に等しくな
り、これにより出力端子２１，２２には入力信号
成分は出力されないことは容易に理解されよう。
次に入力信号S1とS2が同時に入力された場合で入
力信号S1が第２図ａ、入力信号S2が第２図ｂで示
される信号で、入力信号S2レベルが充分大きく、
トランジスタ１５，１８と１６，１７とを入力信
号S2の半サイクル毎に交互に導通あるいはカツト
オフさせるとき、トランジスタ１１のエミツタ波
形は第２図ｃ、トランジスタ１２のエミツタ波形
は第２図ｄに示されるようになる。したがつてト
ランジスタ１のベース波形は第２図ｅに示される
ごとくなり、同様にトランジスタ２のベース波形
は第２図ｆに示すごとくなる。これを第５図を用
いてさらに詳しく説明する。 トランジスタ１１，１２，１３，１４のベース
には第５図ｊとｋに電圧波形を示す信号がS2より
印加される。トランジスタ４，５，６，７のベー
スには第５図ｉとｈに示される信号がS1より印加
される。トランジスタ４，５，６，７のコレクタ
電流はS1の信号に応じて変化するのでトランジス
タ１１，１２，１３，１４のベース・エミツタ間
電圧も変化する。したがつてトランジスタ１１，
１２，１３，１４のエミツタ電圧は、第５図ｌ，
ｍ，ｎ，ｏに示すようにS2による電圧変化とS1に
よるそれぞれのベース・エミツタ間電圧の変化が
合成されたものとなる。トランジスタ１５，１６
及び１７と１８はエミツタが接続されていて、ベ
ース電圧の高い方が導通、ベース電圧の低い方が
カツトオフとなるので、トランジスタ１と２のベ
ース電圧は第５図ｐとｑに示される波形となる。 なお、前記第２図において第２図ｃ，ｄに示さ
れる波形の包路線がａの波形の様に三角波となら
ないのはトランジスタのベース、エミツタ間電圧
Ｖbeがエミツタ電流ＩEに対し直線とならず、一
般に知られている様に下記第１式に示される関係
となるからである。 Ｖbe＝ＫＴ／ｑ・lnＩＥ／ＩＳ …… ここでＫはポルツマン定数、Ｔは絶対温度、ｑは
電子の電荷である。しかしトランジスタ１と２で
構成する差動増幅器のベース入力と一方のトラン
ジスタのエミツタ電流との関係は下記第２式で表
わされる様に線形の関係にない。 ｅb＝Ｖbe1−Ｖbe2 ＝ＫＴ／ｑlnＩＥ１／ＩＳ−ＫＴ／ｑln（Ｉ０−Ｉ
Ｅ１／ＩＳ） ＝ＫＴ／ｑlnＩＥ１／Ｉ０−ＩＥ１＝−ＫＴ／ｑln
（Ｉ０／ＩＥ１−１）…… ここでｅbはトランジスタ１に対するトランジス
タ２のベース電位差、ＩE1はトランジスタ１のエ
ミツタ電流、I0は電流源３の電流である。また入
力信号S1に対応する入力電圧ｅbは、トランジス
タ１１，１２，１３，１４の非線形性により、電
流源８の電流をＩa、トランジスタ４と５のコレ
クタ電流をXIa／２、トランジスタ６と７のコレ
クタ電流を（１−Ｘ）Ｉa／２とすると、トラン
ジスタ１６と１７がカツトオフのとき Ｖbe11＝ＫＴ／ｑlnＩＥ１１／ＩＳ＝ＫＴ／ｑlnＸＩ
ａ／２ＩＳ Ｖbe14＝ＫＴ／ｑlnＩＥ１４／ＩＳ＝ＫＴ／ｑln（１
−Ｘ）Ｉａ／２ＩＳ トランジスタ１１と１４のベース・エミツタ間電
圧の差はトランジスタ１と２のベース電位差とな
つて表われてくるので e′b＝Ｖbe11−Ｖeb14 ＝ＫＴ／ｑ｛lnＸＩａ／２ＩＳ−ln（１−Ｘ）Ｉａ
／２ＩＳ｝ ＝−ＫＴ／ｑln１−Ｘ／Ｘ …… 一方トランジスタ１５と１８がカツトオフのとき
は同様にして e″b＝ＫＴ／ｑln１−Ｘ／Ｘ …… したがつて第２式と第３、第４式より下記第５、
第６式が得られる。 ＩE1′＝XI0 …… ＩE1″＝−XI0 …… つまりトランジスタ１と２のコレクタ電流出力は
Ｘが入力S1に対して線形領域と考えられる範囲で
は入力S1に対して線形で動作すると言える。 したがつて、差動増幅器を構成するトランジス
タ１と２のベース波形がそれぞれ第２図ｅ，ｆに
示す波形のとき、トランジスタ１のコレクタの出
力端２１に抵抗負荷を接続すれば、出力端２１の
電圧はトランジスタ１と２のベース電圧の差が増
幅されることにより第２図ｇに示す波形となる。
これは入力信号S1が入力信号S2の半サイクル毎に
位相を180度回転させられ、二重平衡変調が行な
われた事を示している。また、このときトランジ
スタ２のコレクタの出力端２２に抵抗負荷を接続
すれば出力端２２の電圧は第２図ｇの波形を位相
反転したものとなる。 第３図は入力信号S2をダイオード接続したトラ
ンジスタ２３，２４と抵抗３１，３２を負荷とす
る差動増幅器を介して入力した場合の別の実施例
を示し、低抗３１と３２を比較的大きな値とする
ことにより電流源２５を共通電流源とするトラン
ジスタ２６と２７で構成する差動増幅器及び負荷
トランジスタ２３と２４は、バラツキの大きい３
１と３２の抵抗にあまり関係しない動作となる回
路構成であり、平衡変調器を構成した場合の信号
S1のリーク量が極めて少ない特徴を有する。 なお、トランジスタ４，５，６，７，１１，１
２，１３，１４をPNPトランジスタを用いて第１
図と同様な動作を行うよう構成することもでき
る。 第４図は、第１図の電流源１９と２０を電流源
２８の電流を抵抗２９と３０で分流させて供給し
た場合の別の実施例を示し、電流源の構成が簡単
になる特徴を有する。第４図の実施例では電流源
２８と抵抗２９，３０によつて第２、第３の電流
源を構成している。 なお、トランジスタ１１，１２，１３，１４は
第３図の実施例を除きダイオードでも同様な効果
を持つことは明らかである。 以上説明したように本発明のトランジスタ回路
は、第１と第２および第３と第４のトランジスタ
のベースをそれぞれ接続すると共に該接続点間に
第１の入力信号を印加し、第１と第２のトランジ
スタに対し、第３と第４のトランジスタを共通の
第１の電流源を有する差動増幅器結合となる様に
接続し、第１のトランジスタのコレクタには第５
のトランジスタのエミツタ、第２のトランジスタ
のコレクタには第６のトランジスタのエミツタ、
第３のトランジスタのコレクタには第７のトラン
ジスタのエミツタ、第４のトランジスタのコレク
タには第８のトランジスタのエミツタをそれぞれ
接続し、第５と第８、第６と第７のトランジスタ
のベースをそれぞれ接続すると共に、第５と第
８、第６と第７のトランジスタのベース接続点間
に第２の入力信号を印加し、また第５のトランジ
スタのエミツタにはコレクタが電源に接続された
第９のトランジスタのベース、第７のトランジス
タのエミツタにはコレクタが電源に接続された第
10のトランジスタのベース、第６のトランジスタ
のエミツタにはコレクタが電源に接続された第11
のトランジスタのベース、第８のトランジスタの
エミツタにはコレクタが電源に接続された第12の
トランジスタのベースをそれぞれ接続し第９と第
10のトランジスタのエミツタは接続して第13のト
ランジスタのベースに接続すると共に第２の電流
源に接続し、第11と第12のトランジスタのエミツ
タは接続して第14のトランジスタのベースに接続
すると共に第３の電流源に接続し、第13と第14の
トランジスタのエミツタは接続して共通の第４の
電流源に接続し、差動増幅器を構成する第13と第
14のトランジスタの少なくとも一方のコレクタよ
り出力を得るようにしたため、第９乃至第12のト
ランジスタのコレクタは電源に接続されて交流的
に接地された構成であるので、これらのトランジ
スタではミラー効果は起らず、さらに第９乃至第
12のトランジスタのエミツタは第13乃至第14のト
ランジスタのベースに接続されてエミツタホロワ
的動作をするので、該エミツタに接続された電流
源の電流を充分大きくし、第13乃至第14のトラン
ジスタのベース・コレクタ間容量をミラー容量と
するミラー効果を少なくするようにしても、該第
13乃至第14のトランジスタのベースに供給される
交流信号の振幅は減衰しない効果を有し、従つて
高周波信号においても充分な出力振幅を得やす
く、比較的周波数の高い平衡変調を行なう場合に
特に有効で、出力レベルが高く、周波数特性の良
好な信号が得られる利点を有する。 また本発明の回路構成は位相検波回路、AM，
FM変調器、遅延線を用いたFM復調器、周波数
逓倍回路として有効なことは言うまでもない。
第１図は本発明の一実施例を示し、二重平衡変
調回路を構成した場合の回路図、第２図と第５図
は第１図の回路の動作説明図、第３図、第４図は
それぞれの他の実施例を示し、二重平衡変調回路
を構成した場合の回路図である。 １，２…トランジスタ〔第13、第14のトランジ
スタ〕、４〜７…トランジスタ〔第１〜第４のト
ランジスタ〕、１１，１３…トランジスタ〔第
５、第６のトランジスタ〕、１２，１４…トラン
ジスタ〔第７、第８のトランジスタ〕、１５〜１
８…トランジスタ〔第９〜第12のトランジス
タ〕、S1…第１の入力信号、S2…第２の入力信
号。
調回路を構成した場合の回路図、第２図と第５図
は第１図の回路の動作説明図、第３図、第４図は
それぞれの他の実施例を示し、二重平衡変調回路
を構成した場合の回路図である。 １，２…トランジスタ〔第13、第14のトランジ
スタ〕、４〜７…トランジスタ〔第１〜第４のト
ランジスタ〕、１１，１３…トランジスタ〔第
５、第６のトランジスタ〕、１２，１４…トラン
ジスタ〔第７、第８のトランジスタ〕、１５〜１
８…トランジスタ〔第９〜第12のトランジス
タ〕、S1…第１の入力信号、S2…第２の入力信
号。
Claims (1)
- １ 第１と第２および第３と第４のトランジスタ
のベースをそれぞれ接続すると共に該接続点間に
第１の入力信号を印加し、第１と第２のトランジ
スタに対し、第３と第４のトランジスタを共通の
第１の電流源を有する差動増幅器結合となる様に
接続し、第１のトランジスタのコレクタには第５
のトランジスタのエミツタ、第２のトランジスタ
のコレクタには第６のトランジスタのエミツタ、
第３のトランジスタのコレクタには第７のトラン
ジスタのエミツタ、第４のトランジスタのコレク
タには第８のトランジスタのエミツタをそれぞれ
接続し第５と第８、第６と第７のトランジスタの
ベースをそれぞれ接続すると共に、第５と第８、
第６と第７のトランジスタのベース接続点間に第
２の入力信号を印加し、また第５のトランジスタ
のエミツタにはコレクタが電源に接続された第９
のトランジスタのベース、第７のトランジスタの
エミツタにはコレクタが電源に接続された第10の
トランジスタのベース、第６のトランジスタのエ
ミツタにはコレクタが電源に接続された第11のト
ランジスタのベース、第８のトランジスタのエミ
ツタにはコレクタが電源に接続された第12のトラ
ンジスタのベースをそれぞれ接続し第９と第10の
トランジスタのエミツタは接続して第13のトラン
ジスタのベースに接続するとともに第２の電流源
に接続し、第11と第12のトランジスタのエミツタ
は接続して第14のトランジスタのベースに接続す
ると共に第３の電流源に接続し、第13と第14のト
ランジスタのエミツタは接続して共通の第４の電
流源に接続し、差動増幅器を構成する第13と第14
のトランジスタの少なくとも一方のコレクタより
出力を得るようにしたことを特徴とするトランジ
スタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11345476A JPS5338250A (en) | 1976-09-20 | 1976-09-20 | Transistor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11345476A JPS5338250A (en) | 1976-09-20 | 1976-09-20 | Transistor circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5338250A JPS5338250A (en) | 1978-04-08 |
| JPS6131642B2 true JPS6131642B2 (ja) | 1986-07-22 |
Family
ID=14612636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11345476A Granted JPS5338250A (en) | 1976-09-20 | 1976-09-20 | Transistor circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5338250A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS602637A (ja) * | 1983-06-20 | 1985-01-08 | Agency Of Ind Science & Technol | Ｎｉ基超合金の超塑性鍛造用ビレツトの製造方法 |
| DE3908765C1 (en) * | 1989-03-17 | 1990-07-26 | Telefunken Electronic Gmbh, 7100 Heilbronn, De | Circuit for forming current differences and the use of this circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5519444B2 (ja) * | 1972-12-29 | 1980-05-26 |
-
1976
- 1976-09-20 JP JP11345476A patent/JPS5338250A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5338250A (en) | 1978-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6155806B2 (ja) | ||
| US3432650A (en) | Signal multiplier providing an output signal substantially free of components proportional to the individual input signals | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPS5995621A (ja) | 基準電圧回路 | |
| US3852688A (en) | Transistor circuit | |
| JPS6213843B2 (ja) | ||
| JP2001344559A (ja) | アナログ乗算回路および可変利得増幅回路 | |
| JPS6131642B2 (ja) | ||
| JP3184723B2 (ja) | 電圧制御キャパシタ | |
| JPS6012331Y2 (ja) | ２個のトランジスタを具える増幅回路 | |
| EP0051362B1 (en) | Electronic gain control circuit | |
| JPH0738557B2 (ja) | アクテイブフイルタ−回路 | |
| JPS59182610A (ja) | 電流増幅器 | |
| JPH06162229A (ja) | マルチプライヤ | |
| JPH0462608B2 (ja) | ||
| JP3112759B2 (ja) | マルチプライヤ | |
| JPH0239881B2 (ja) | ||
| US3558925A (en) | Low ripple double demodulator subject to integration | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPS6243207A (ja) | 電圧制御発振器 | |
| JPS6131643B2 (ja) | ||
| JPS6223164Y2 (ja) | ||
| US3829799A (en) | Semiconductor impedance circuit and oscillator using the same | |
| KR940004744B1 (ko) | 가변임피던스회로 | |
| JPS61230505A (ja) | 広帯域増幅回路 |