JPS6243207A - 電圧制御発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、高周波の発振に好適なエミツ　タマルチ型電
圧制御発振器に関する。

〔発明の背景〕

従来のエミッタマルチ型電圧制御発振器は基本回路とし
て特開昭５２−７７５６５号公報の従来例第１図に記載
されている。また応用回路として特開昭４９−８５９４
６号公報忙記載されている。これらの回路の発振周波数
はｆ　：　ｔ／４ｃ・〆で表わせる。ここでＣは発振容
量、Ｖは出力部幅、ｉは発振容量Ｃに流れる電流である
。ここで非常に高い発振周波数を得るためには発振容量
Ｃを小さくする必要がある（Ｖおよび１は一定値とする
）。ところが発振容量Ｃを小さくした場合、各素子の寄
生容ｔｈよる影響が大きくなり電流ｉＫ対する発振周波
数ｆのＩＩ線性が劣化する。

〔発明の目的〕

本発明の目的は、高い周波数においても［ｍ性の良い発
振器を提供することにある。

〔発明の概要〕

そのために１本発明では、所望の発振周波数の１／２で
エミッタマルチ型発振器を発振させ、その時のエミッタ
信号を加算することで２倍の所望の発振周波数を得る。

〔発明の実施例〕

以下、°本発明の一実施例を第１図および第２図より説
明する。第１図において１はエミッタマルチ型発振器、
２および３は減算器、４は基準電圧源、５は加算器を示
す。無安定マルチバイブレータを構成するトランジスタ
１０１　、１０２のエミッタは容量１０５を介して結合
され、またそれぞれの上記エミッタはトランジスタ１０
３゜１０４ノコレクタに接続される。トランジスタ１０
３．１０４のベースは共通に電圧源１１５に接続され、
共通エミッタは可変電流源１１３　ＶＣ接続される。

トランジスタ１０１のコレクタは負荷抵抗１０６ヲ介し
て電源Ｖｃｃ　ＶＣ＊　ｌｆｃされるとともにトランジ
スタ１１００ベースへ接続される。トランジスタ１１０
のコレクタは電源Ｖｃｃ　Ｋ　′ｆｖｃ続され、エミッ
タは定電流源１１２に接続されるとともにトランジスタ
１０２０ペースへ接続される。同様にトランジスタ１０
２のコレクタは負荷抵抗１０７を介して電源ｙｃｃに接
続されるとともにトランジスタ１１１０ベースへ接続さ
れる。トランジスタ１１１のコレクタは電源Ｖｔ”ｃに
接続され、エミッタは定′［流源１１４に接続されると
ともにトランジスタ１０１のベースへ接続される。そし
てアノード側をｔ　ｋｆｆ　Ｖｃｃ　Ｋ接続されたダイ
オード１０８，１０９がそれぞれトランジスタ１０２　
、１０１のベースへ接続される。トランジスタ１０１　
、１０２の工はツタはそれぞれ派Ｘａ３．２に接続され
、上記減算器２．３の他方の入力には基準電圧源４が接
続される。減算器２．３のそれぞれの出力は加算器５の
それぞれの入力へ接続され、その出力は出力端子６と接
続される。

以上、構成について述べたが以下に動作について第２図
を併用して説明する。エミッタマルチ発儀器の動作は周
知であるためここでは簡単に述べる。第１図におけるト
ランジスタ１０１および１０２のエミッタ（それぞれＡ
点、Ｂ点とする）の電圧波形は第２図中（Ｃｌ　、　［
ｂｌとなる。上記エミッタの電圧波形はそれぞれ減算器
２．５でエミッタの中心電圧〆ｒａｆに定められた基準
電圧源４と減算される。これらの減算器出力波形を＠２
図中（Ｃｌ　、　（ｄｌに示す。そして、上記減算器２
゜３出力波形を加算器５により７１ｎＪ：すると第２図
中１１１で示す出力波形となる。これはエミッタマルチ
発振器で発振させた周波数の２倍の周波数である。

つぎに第３図に第１図における減算器２．５と加算器５
の１咋を行う具体的な回路例を付加した一実施例を示す
。第３図において差動対トランジスタ７．８の共通エミ
ッタは定電流源１４に接続され差動増・４器を構成する
。そしてトランジスタ７０ベースはトランジスタ１０２
のエミッタと接続され、トランジスタ８０ペースは基進
電圧源４に接続される。トランジスタ７のコレクタおよ
びトランジスタ８のコレクタはそれぞれ負荷抵抗１１．
１２を介して電譚Ｖｃｃ！ＩＣ接続される。

同様に、差動対トランジスタ９．１０の共通エミッタは
定電流源１５に接続され差動増幅器を構成する。そして
トランジスタ１００ベースはトランジスタ１０３のエミ
ッタと接続され、トランジスタ９０ベースは基準電圧＃
４に接続される。

トランジスタ１０のコレクタおよびトランジスタ９のコ
レクタはそれぞれ負荷抵抗１１　、１２に接続される。

これらコレクタ＋７ｉ　＋２点をそれぞれ出力廂子１６
　、１７となっている。

つぎに動作について説明する。ここでエミッタマルチ型
発振器１０回路は第１図と同一なため動作説明を省略す
る。トランジスタ１００ペースには第２図中（α）で示
すエミッタ電圧波形が入力する。このとき他方のトラン
ジスタ９のペースには上記エミッタ波形の中心電圧Ｖｒ
ｇｆの値が印加されている。よってこれら２つの信号の
差分の電流がトランジスタ１０のコレクタに流れる。

これを第２図中（Ｃ１で表わしている。また、一様にト
ランジスタ７０ベースには第２図中（，６＋で示すエミ
ッタ電圧波形が入力する。このとき他方のトランジスタ
８０ベースには上記エミッタ波形の中心電圧Ｖｒｔｆの
値が印加されているため、これら２つの信号の差分の電
流がトランジスタ７のコレクタに流れる。第２図中１ｄ
ｌ　Ｋ示す。そして、これらトランジスタ１０．７のコ
レクタは共通に負荷抵抗１１に接続されているため負荷
抵抗１１にはトランジスタ１０．７の加算された電流が
流れることになる。この波形は第２図′中ｆｇｌで示し
た波形となる。また、負荷抵抗１２には上記加算電流と
逆相の電流が流れる。よって、これら２つの出力波形は
前段のエミッタマルチ型発振器の発振周波数の２倍の周
波数となる。

〔発明の効果〕

以上、述べて来たように本発明によればエミッタマルチ
型発振器の発振周波数は所望の発振周波数の３で発振さ
せればよい。そのため高い周波数を発振させる場合に問
題となる発振容量が小さくなり寄生容量による発振周波
数の非直線性が改善できる。また、トランジスタに要求
される各種の性能も緩和することができる。

【図面の簡単な説明】

第１図は本発明の基本的実施例を示す回路図、第２図は
第１図における各部の動作波形を示す波形図、第３図は
具体的な実施例を示す回路図である。

Claims (1)

1. 【特許請求の範囲】 １）第１および第２のトランジスタの各エミッタをコン
   デンサを介して結合することにより構成した無安定マル
   チバイブレータを含むエミッタマルチ型発振器において
   、前記第１、第２のトランジスタの各エミッタを第１、
   第２の減算器の各一方の入力側に接続し、かつ該第１、
   第２の減算器の各他方の入力側に基準電圧源を接続し、
   前記第１、第２の減算器の各出力を加算器に入力し、該
   加算器の出力信号をもって発振出力とすることを特徴と
   する電圧制御発振器。 ２）特許請求の範囲第１項記載の電圧制御発振器におい
   て、前記無安定マルチバイブレータを構成する第１およ
   び第２のトランジスタのそれぞれのエミッタを第１の差
   動対を構成する第３、第４のトランジスタのうち第３の
   トランジスタのベースおよび第２の差動対を構成する第
   ５、第６のトランジスタのうち第５のトランジスタのベ
   ースへそれぞれ接続し、上記第３、第４のトランジスタ
   のエミッタおよび上記第５、第６のトランジスタのエミ
   ッタはそれぞれ定電流源に接続し、上記第４、第６のト
   ランジスタのベースは基準電圧源に接続され、上記第３
   、第５のトランジスタのコレクタおよび上記第４、第６
   のトランジスタのコレクタはそれぞれ抵抗を介して電源
   に接続され、これら２つのコレクタ接続点を出力端子と
   したことを特徴とする電圧制御発振器。