JPH10504436A - ピーク入力電圧に比例するヒステリシスを有する検出回路 - Google Patents

Abstract

(57)【要約】 入力電圧を弁別するための検出回路。入力電圧は電圧‐電流変換器（13，17，19）及びダイオード（D1，D2）によって対数電圧へ変換される。そのダイオード（D1，D2）を横切る対数電圧における零交差が第１比較器（21）により感知される。第２比較器（23）がその対数電圧とピーク検出器（27）により与えられるその対数電圧のピーク値との間の差を感知する。絶対温度に比例する電圧（VPTAT）が減算器（29）において前記ピーク値から減算される。第１比較器（21）と第２比較器（23）との出力がフリップフロップ（25）のセット入力端子とリセット入力端子とを駆動する。そのフリップフロップ（25）の出力電圧が入力電圧（Vi）の負振れ零交差において極性を変える。正振れ零交差に対しては前記のピーク値の一部すなわちｐパーセントに等しいヒステリシスが生じる。対数変換によって広い入力電圧範囲が取り扱われ得る。そのヒステリシスが入力電圧における雑音に対して高い不感域を与える。

Description

【発明の詳細な説明】 ピーク入力電圧に比例するヒステリシスを有する検出回路 本発明は検出回路に関するものである。もっと詳細に言えば、本発明は、 検出されるべき入力電圧を電流信号に変換するための電圧‐電流変換器と、 ダイオード手段を横切る対数電圧信号を発生するために、前記の電圧‐電流変 換器から電流信号を受け取るように結合されたダイオード手段と、 前記対数電圧信号を基準電圧と比較するため、及び第１比較信号を発生するた めの第１比較器と、 を具えている検出回路に関するものである。そのような検出回路は一般的に知ら れ且つ数百ミリボルトから数百ボルトまで分布している入力電圧を検出するため に用いられ得る。その入力電圧は電圧‐電流変換器によって入力電流に変換され る。電圧‐電流変換器の出力電流はダイオード手段を横切って対数電圧を発生す る。第１比較器がそのダイオード手段での電圧において零交差を測定する。 自動車の分野においては、ピストンの位置を検出するため及び駆動軸の回転速 度を測定するために、可変磁気抵抗型センサー(VRS ;variable reluctance sen- sor)が用いられる。可変磁気抵抗型センサーは誘導センサーとエンジンにより回 される歯付車とから成っている。かくして、可変磁気抵抗型センサーからの信号 振幅は前記の歯付車の回転速度に依存し、且つ数百ミリボルトから数百ボルトま で変わり得る。過酷な自動車の環境によって、相当な妨害がこの信号に加えられ る。その結果、一定のヒステリシスレベルを有する比較器回路はこの可変磁気抵 抗型センサー信号を正確に検出することはできない。 米国特許明細書第4,117,757 号が、同じ基本周期を有するモノフォニック信号 から矩形波を再生する電子楽器用の矩形波信号再生回路を開示している。この回 路は入力信号へ直接結合された一方の入力端子と、同じ入力信号を受け取るピー ク検出器へ接続された他方の入力端子とを有する比較器を具えている。前記の比 較器の出力がフリップフロップのセット入力端子とリセット入力端子とを駆動す る。 米国特許明細書第3,767,938 号が、ピーク検出回路の後の零感知を開示してい る。この与えられた回路は有効入力信号の予め決められたパーセントである拒絶 レベルを記憶できる弁別器回路である。その回路はピーク検出器と並列に比較器 を具えている。その比較器とピーク検出器との出力がフリップフロップのセット 入力端子とリセット入力端子とを駆動する。次に起こる入力信号により記憶され た拒絶レベルを超過するに際して、指示器が入力信号によりリセットされそれに より入力信号が零ボルトを通過するので零交差検出回路が指示器をセットする。 雑音信号は決して予め決められた拒絶レベルを超過せず且つ従って指示器はリセ ットされない。 広い範囲の入力電圧を取り扱い得る正確な検出回路を提供することが、本発明 の目的である。 本発明は、検出回路が更に、 前記ダイオード手段を横切る対数電圧信号を感知するため、及びその対数電圧 信号のピーク値に比例するピーク電圧信号を発生するためのピーク検出器手段と 、 ピーク電圧信号を対数電圧信号と比較するため及び第２比較信号を発生するた めに、ピーク電圧信号と対数電圧信号とを受け取るように結合された入力端子を 有する第２比較器と、 前記第２比較器の入力端子のうちの一つへオフセット電圧を与えるためのオフ セット手段と、及び 第１比較信号と第２比較信号とを受け取るためのセット及びリセット入力端子 と、出力信号を発生するための出力端子とを有するフリップフロップと、 を具えていることを特徴とする検出回路を提供する。 この方法で入力信号のピーク値に比例するヒステリシスが得られ、それは広い 入力電圧範囲にわたって入力電圧のピーク値の一定の比率である。前記のオフセ ット電圧はダイオード手段の温度依存性と整合するために温度依存であってもよ い。この目的のために、そのオフセット手段はスケーリングされたトランジスタ によるバイポーラ差動トランジスタ対であってもよく、該トランジスタ対のベー スが第２比較器の入力端子を形成する。その差動対トランジスタの寸法をスケー リングすることにより、組織的なオフセット電圧がダイオード手段を横切る対数 電圧と同じ温度特性により創造される。本発明の別の有利な実施例は従属請求項 により特定される。 本発明のその他の目的と特徴とは、本発明の幾つかの実施例を開示する添付の 図面と関連して考えられる以下の詳細な記載から明らかになるだろう。しかしな がら、図面は図解の目的のためにのみ設計され且つ本発明の限界を規定するもの ではないことは理解されねばならない。 図において、そこでは類似の参照符号は幾つかの図面を通して類似の素子を表 している。 図１は従来技術の対数比較回路のブロック線図である。 図２は本発明による検出回路の一実施例のブロック線図である。 図３は図２の回路により発生される所望の出力波形の図式的な表現である。 図４は図２に示された回路の差動電圧‐電流変換器と電流増幅器との模型的な 図面である。 図５は本発明による検出回路に使用するためのピーク検出器と比較器との模型 的な図面である。 図６は本発明による検出回路の一実施例のブロック線図である。 図７は本発明による検出回路の一実施例のブロック線図である。 図８は本発明による検出回路の一実施例のブロック線図である。 図９は本発明による検出回路に用いるためのピーク検出器と比較器との模型的 な図面である。 図10は本発明よる検出回路の一実施例の模型的な図面である。 図１は、変換素子としてバイポーラダイオードを使用する、入力信号の対数的 圧縮の周知の例を示している。入力信号がVRS(可変磁気抵抗型センサー)11によ り与えられるが、その原理はあらゆる入力信号源に対して妥当である。その入力 電圧は電圧‐電流（VI）変換器ブロック13により入力電流に変換される。VI変換 器13の出力電流が、ダイオードD1及びD2へ接続された場合に、ダイオードを横切 る電圧とダイオードを通る電流との間の対数的関係の結果として、対数電圧を発 生する。比較器15がダイオードでの電圧における零交差を測定する。 ダイオードD1とD2、比較器15及びしばしばVI変換器13は集積回路内に設置され 得る。しかしながらこれはこの回路の動作に対して本質的ではない。図１の回路 は入力信号の大きい動的範囲を取り扱い得るが、信号に対してヒステリシスが適 用されていない。ヒステリシスは入力信号へ加えられる望まれない雑音の拒絶を 改善するのを助ける。これらの雑音妨害の絶対値は実際の入力信号の値に比例し 得る。それ故に、入力信号のピーク値に比例するヒステリシスが望まれる。 更にその上、図１に示された既知のVI変換器はシングルエンド型回路であるか ら、VRS 11の一方側は接地されることが必要である。かくして、この回路はVRS 11の大地電位とダイオードD1及びD2の大地電位との間の差に敏感である。それに 加えて、大地へのこのセンサー出力端子の故意でない短絡回路がこのシステムの 機能不全を生じるだろう。本発明の回路の実施例はこれらの欠点を克服する。 図２の回路は本発明の一実施例を示している。VRS 11は差動電圧‐電流変換器 13と17、及び差動電流増幅器19により追従されている。差動電流増幅器19からの 出力電流が、ダイオードD1及びD2上に対数電圧を発生し、且つこの対数電圧信号 における零交差が比較器21により測定される。この通路と並列に、比較器23がそ の対数電圧を感知し、且つそれをピーク検出器27により発生される電圧、すなわ ちその対数電圧信号のピーク値に比例する電圧と比較する。これら２個の比較器 21及び23が、図３に示された所望のディジタル出力波形Ｖ_outを発生するために セット‐リセット（SR）フリップフロップ25を駆動する。この出力電圧Ｖ_outは 非反転出力も得ることができるけれども、VRS 11の入力電圧Viに対して反転され る。この出力電圧Ｖ_outは入力電圧Viの負振れ零交差において極性を変える。正 振れ零交差に対しては、ピーク値の一部すなわちｐパーセントに等しいヒステリ シスが生じる。実際には、ｐは10〜40％の値を有する。この原理は負振れ零交差 においてか又は正及び負振れ零交差の双方においてかのいずれかでこのヒステリ シスを示すように修正され得る。 図２のVRS 11、VI変換器13と17、及び差動電流増幅器19の詳細回路を図４に示 す。このVI変換器13と17とはそれぞれ２個の外部抵抗R2とR3とから成っており、 それらはVRS センサーからの電圧がその構成要素の破壊電圧を大きく超過した場 合にのみ必要である。演算増幅器(opamp)33及び35が各々、それぞれ２個の同じ 出力端子39a-37a 及び39b-37b を有している。従って、出力端子37a 及び37b へ 流れ込み又は出力端子37a 及び37b から流れ出す電流はそれぞれ、出力端子39a 及び39b へ入り込み又は出力端子39a 及び39b から外へ出る電流と同じである。 出力端子39a は演算増幅器33の反転入力端子と抵抗R2とへ接続されている。演算 増幅器35の出力端子39b は演算増幅器35の反転入力端子と抵抗R3とへ接続さてい る。演算増幅器33の出力端子37a はダイオードD1及びD2へ接続されている。演算 増幅器35の出力端子37b は演算増幅器33の出力端子39a へ接続されている。演算 増幅器33と35との非反転入力端子はダイオードD1及びD2と同じ参照符号（大地） へ接続されている。抵抗R2及びR3の演算増幅器側は演算増幅器33及び35の周りの フィードバックループにより大地電位に維持される。抵抗R2及びR3の値と等しい Ｒi によって、抵抗R3を通って流れる電流ｉ_-は ここでＶ_-はVRS 11の負ピン上の電圧である。 同様に、抵抗R2を通る電流ｉ₊は である。 演算増幅器の双方の出力端子を通る電流は同じであるから、ダイオードD1，D2 を通る電流Ｉ_dはｉ₊とｉ_-との差に等しい。 ここでＶi はVRS 11上の電圧である。ダイオードD1，D2の飽和電流と等しいＩ_s とVTサーマル電圧（VT＝kT/q）とにより、ダイオード上の電圧Ｖ_dは 電圧比較のために対数電流を用いることにより、大きい動的電圧範囲を取り扱う ために必要である比較が達成される。比較器21が電圧Ｖ_dを測定することにより 入力電圧Ｖi の負振れ零交差を検出する。これがフリップフロップ25をセットし 且つ検出回路の出力電圧Ｖ_OUTが高になることを強制する。 電圧‐電流変換器の差動設計によって、VRS 11のいずれかの端子の（故意でな い）接地がこの結果を変えない。この回路を正確に運転するためには、演算増幅 器33と35とが入力信号の大きい動的範囲内で動作することが必要である。従って 、それらは大きい電流と小さい電流との双方を正確に取り扱わねばならず、且つ それ故に、演算増幅器33及び35の出力段はAB級の電流制御を要求してもよい。 図５はピーク検出器27の装置を示している。演算増幅器45の出力端子はダイオ ードD3と保持コンデンサC1との直列配置を負荷されている。このコンデンサC1は 抵抗R1により分流されている。演算増幅器45の反転入力端子はダイオードD3とコ ンデンサC1との相互接続結合点へ接続されている。演算増幅器45の非反転入力端 子が対数電圧信号を受け取る。対数ダイオードD1及びD2上の最大電圧がピーク検 出器のコンデンサC1上に記憶され、且つそれは保持コンデンサC1と抵抗R1とから 成るフィルタのRC時間により設定される速度で衰微する。図５の右側部分は、増 幅器利得段47により追従される、スケーリングされた入力トランジスタQ1及びQ2 による差動入力対から成る比較器を示している。トランジスタQ1及びQ2のスケー リングにより、この比較器は と等しい組織的な入力オフセット電圧を有し、ここでｎはトランジスタQ1とQ2と のスケーリング係数である。 このオフセット電圧が電源の絶対温度と比例する電圧VPTAT（voltage propor- tional to absolute temperature）として表現され、その電圧は図２，６及び７ におけるブロック29及び図８におけるブロック57によって比較器23の入力端子の うちの一方へ加算又は減算される。それで、図５におけるスケールリングさた差 動対Q1／Q2と利得段47とが、図２における電源VPTAT ，ブロック29及び比較器23 と機能的に対応している。 である場合に利得段47の出力電圧Ｖ_compが変化し、ここでＶ_dmaxは、それがピー ク検出器27によりコンデンサC1上に記憶されているような、ダイオードD1及びD2 上の最大電圧である。Ｖi1が比較器23の出力が極性を切り換える入力電圧の値で あり、且つＶ_imaxがＶ_dmaxに対応する入力電圧の最大値である場合に、式（６） に式（４）及び（５）を代入して、 又は を生じる。 VRS 入力電圧Ｖi2が零の値を有する場合に、図２に示された第２比較器21が切 り換わる。１／ｎが図３に示された一部すなわちｐパーセントと等しく選ばれた 場合には、ヒステリシス電圧は、 と書かれ得る。 SRフリップフロップ25はVRS 電圧の負振れ零交差でセットされ、且つVRS 電圧 がその最大値の一部すなわちｐパーセントよりも大きくなった場合にSRフリップ フロップ25はリセットされる。 図６は図２に示されたような検出回路の修正された変形を示している。抵抗R1 がフリップフロップ25の出力電圧Ｖ_outに応じてコンデンサC1を放電させる放電 ブロック51により置き換えられている。これは（チップ上で）より小さいコンデ ンサC1が用いられ得ると言う利点を有している。上首尾の動作のために、コンデ ンサC1へ接続さているそのブロックへの入力電流が小さくなければならない。従 って、この回路はBiCMOS工程における設備に対して特に適している。コンデンサ C1へ接続された、電圧減算ブロック29にCMOS入力トランジスタが用いられる場合 には、コンデンサC1上の電圧は比較サイクルの間は理想的に変化せず、且つそれ 故に、一層正確な測定が得られる。 図２の実施例に対する第２の変形が図７に示されている。図２のダイオードD1 が図示のように、直列のダイオードD1a 及びD1b により置き換えられた。この形 態においては、ダイオードD1a とD1b 上及びピークコンデンサC1上の電圧信号が 二倍にされる。従って、コンデンサC1が外部の大地へ接続された場合に、１個だ けの代わりに２個のダイオードD1a とD1b とを有することが内部及び外部の大地 の間の差に少ししか敏感でなくする。ｐ＝１／ｎのヒステリシスを維持するため に、VPTAT のPTAT電圧（すなわち絶対温度に比例する電圧）も大きさを二倍にさ れる必要がある。図５に示された装置においては、これがｎ²の比較器入力トラ ンジスタQ1及びQ2の面積スケーリングに変わる。 大地の差に対する回路の敏感さを低減するために更に、３個又は４個のダイオ ードが直列に積層さてもよい。しかしながら、回路の供給電圧の値に依存して、 この試みは実用的でなくなり得る。 図８に示された回路は、対数電圧ダイオードD1上の電圧と基準電流源IR4 から バイアス電流を受け取る基準ダイオードD4上の電圧との間の差を感知するために 、差動増幅器55を用いることによりこの問題を克服している。その差動増幅器の 利得ｋを乗算された、この差のみが用いられ且つそれのピーク値がコンデンサC1 に記憶される。コンデンサC1上に生じた信号が直列なｋ個のダイオードの信号と 同等である。比較器入力トランジスタのスケーリングがPTAT電圧を得るために再 び用いられる場合には、スケーリング係数はｎ^kでなくてはならない。ｋの大き い値に対しては、この係数は実際的でなく大きくなり得て、それで比較器23の入 力端子におけるPTAT電圧差を得るための異なる試みが図９に示されている。 PTAR電流源IR5 が抵抗R4上に電圧差を発生する。それからPTAT電圧が、負入力 電圧から減算されるよりもむしろ、比較器23の正入力電圧へ加算され、且つ従っ て、PTAT電流が、ダイオードD1及び基準ダイオードD4上の電圧の間の差を感知す る、差動増幅器61の低インピーダンス出力端子内へ流れることを許容しする。 図10においては図４及び図９の回路が差動増幅器を有するDCPHの一実施例を与 えるために組み合わされている。電圧フォロワー演算増幅器67が内部基準電圧VR を発生する。これが検出回路が、対称な電源からよりもむしろ、片面供給電圧か ら運転することを可能にする。差動増幅器61の出力電圧は、 により与えられ、ここでIRはダイオードD4を通る基準電流であり、且つｋは差動 増幅器61の利得である。IR5 のPTAT電流（絶対温度に比例する電流）IPTAT は、 と書かれ得て、ここでＲ_p及びｍはPTAT電流源装置のパラメータである。Ｒ_pは抵 抗値であり且つｍはPTAT電流源の２個のトランジスタのスケーリング係数である 。比較器23の出力電圧は の場合に変化し、ここでＶ_difmaxはコンデンサC1上に記憶された電圧であり、そ れはVRS 11からの最大入力電圧Ｖ_imaxに対応する差動増幅器61の最大出力電圧と 等しい。Ｖi1が比較器23の出力が極性を切り換える入力電圧の値と等しい場合に は、式（12）へ式（10）及び（11）を代入することにより、 を生じる。 図10に示された、第２比較器21が再び極性を切り換える入力電圧Ｖi2は０Ｖの 値を有している。式（13）の右側の第１の係数が前記の一部分すなわちｐパーセ ントと等しい場合には、ヒステリシスは と今や書かれ得る。 例えば、抵抗比 RPTAT／Ｒpが抵抗比によって設定もされる差動増幅器の利得 ｋと等しく選ばれた場合には、ヒステリシスのｐパーセントはPTATスケーリング 係数ｍと等しい。それ故に、ヒステリシスはよく制御されるパラメータである。 実際には、入力電圧Ｖi の小さい値に対しては、信号雑音妨害の振幅はもはや Ｖi には比例せず、むしろ一定値を一定値を有している。これらの小さい入力信 号に対しては、ヒステリシスは、ピーク値のパーセントと等しいよりもむしろ、 なるべく最小値を有したほうがよい。図10の回路はこの問題に対する回答を与え る。コンデンサC1上の電圧は、ダイオードD1を通る電流がダイオードD4を通る基 準電流IRよりも大きい場合にのみ上昇する。値IRよりも小さいダイオードD1を通 る電流に対しては、コンデンサC1上の電圧は零であり且つ比較器23の負入力は内 部基準電圧VRの値のままである。これらの小さい入力電圧に対しては、C1上の電 圧が零である場合に、比較器23の出力は の場合に極性を切り換え、且つ入力電圧は と等しい。 比較器21は入力電圧Ｖi2が零である場合に極性切換を続け、且つそれ故に、ヒ ステリシスの最小値は と等しい。 可能な回路の別の実施例は、入力ダイオードと基準ダイオードとのスケーリン グを含んでおり、内部大地の代わりに、外部大地へRC時間フィルタC1／R1を接続 する。 本発明の幾つかの実施例が示され且つ記載されてきたが、多くの変化と修正と が、添付の請求の範囲に記載されたような本発明の精神と範囲とから離れること なくそれらになされ得ることは理解されねばならない。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 トイ エドモンド アメリカ合衆国 カリフォルニア州 94087 サニーヴェイル ホーク コート 1430

Claims (1)

1. 【特許請求の範囲】 １．検出されるべき入力電圧を電流信号に変換するための電圧‐電流変換器（13 ）と、 ダイオード手段（D1，D2）を横切る対数電圧信号を発生するために、前記の電 圧‐電流変換器（13）から電流信号を受け取るように結合されたダイオード手段 （D1，D2）と、 前記対数電圧信号を基準電圧と比較するため、及び第１比較信号を発生するた めの第１比較器（21）と、 を具えている検出回路において、 該検出回路が更に、 前記ダイオード手段（D1，D2）を横切る対数電圧信号を感知するため、及び前 記対数電圧信号のピーク値に比例するピーク電圧信号を発生するためのピーク検 出器手段（27）と、 ピーク電圧信号を対数電圧信号と比較するため及び第２比較信号を発生するた めに、ピーク電圧信号と対数電圧信号とを受け取るように結合された入力端子を 有する第２比較器（23）と、 前記第２比較器（23）の入力端子のうちの一つへオフセット電圧を与えるため のオフセット手段（29）と、及び 第１比較信号と第２比較信号とを受け取るためのセット及びリセット入力端子 と、出力信号を発生するための出力端子とを有するフリップフロップ（25）と、 を具えていることを特徴とする検出回路。 ２．請求項１記載の検出回路において、前記オフセット手段により発生されたオ フセット電圧が、絶対温度に比例している電圧成分を具えている検出回路。 ３．請求項２記載の検出回路において、前記オフセット手段がスケーリングされ たトランジスタを有するバイポーラ差動トランジスタ（Q1，Q2）対を具え、該ト ランジスタ対（Q1，Q2）のベースが第２比較器（23）の入力端子を形成する検出 回路。 ４．請求項１〜３のいずれか１項記載の検出回路において、ピーク検出器（27） がピーク電圧信号を保持するためのコンデンサ（C1）とフリップフロップの出力 信号に応答して前記の保持コンデンサ（C1）を放電するための手段（51）とを具 えている検出回路。 ５．請求項１〜４のいずれか１項記載の検出回路において、前記のダイオード手 段が、互いに直列に接続された少なくとも２個の、等方向に向けられたダイオー ド（D1a，D1b）、及び前記の少なくとも２個の、等方向に向けられたダイオード （D1a，D1b）に対して並列に置かれた別の逆方向に向けられたダイオード（D2） を具えている検出回路。 ６．請求項１〜５のいずれか１項記載の検出回路が更に、 基準電流を供給するための基準電流源（IR4）と、 基準ダイオード（D4）を横切る基準電圧信号を発生するために前記基準電流源 (IR4)から基準電流を受け取るように結合された基準ダイオード（D4）と、及び 対数電圧信号から基準電圧信号を減算するための手段（55，61）と、 を具えている検出回路。 ７．請求項６記載の検出回路が、更に抵抗（R4）と抵抗（R4）を通って絶対温度 に比例する電流を供給するための温度依存電流源（IR5）とを具えており、前記 抵抗（R4）を横切る電圧は第２比較器（23）の入力端子のうちの一方へ結合され ている検出回路。 ８．請求項７記載の検出回路において、抵抗（R4）が温度依存電流源(IR5)と減 算するための手段（61）の出力端子との間へ接続されている検出回路。 ９．請求項１〜８のいずれか１項記載の検出回路において、前記の電圧‐電流変 換器（13）が入力電圧を受け取るための差動入力端子を有する差動電圧‐電流変 換器（13，17，19）である検出回路。 10．請求項９記載の検出回路において、前記の差動電圧‐電流変換器（13，17， 19）が、 第１変換抵抗（R2）及び第２変換抵抗（R3）と、 反転入力端子と、非反転入力端子、及び第１増幅器の反転入力端子と非反転入 力端子との間の電圧差にほぼ等しく応答する２個の出力端子（39a，37a）を有す る第１増幅器（33）であって、該第１増幅器（33）の２個の出力端子のうちの一 方(39a)は該第１増幅器（33）の反転入力端子と第１変換抵抗（R2）とへ結合さ れ、第１増幅器（33）の２個の出力端子のうちの他方(37a)は前記のダイオード 手段（D1，D2）へ結合されている、第１増幅器（33）と、 反転入力端子と、非反転入力端子、及び第２増幅器（35）の反転入力端子と非 反転入力端子との間の電圧差にほぼ等しく応答する２個の出力端子（39b，37b） を有する第２増幅器（35）であって、該第２増幅器（35）の２個の出力端子のう ちの一方(39b)は該第２増幅器（35）の反転入力端子と第２変換抵抗（R3）とへ 結合され、第２増幅器（35）の２個の出力端子のうちの他方(37b)は第１増幅器 （33）の前記の一方の出力端子(39a)へ結合されて、該出力端子が第１の増幅器 （33）の反転入力端子へ結合されている第２増幅器（35）と、 を具えている検出回路。