JPS63150713A

JPS63150713A - 定電圧源回路

Info

Publication number: JPS63150713A
Application number: JP29761986A
Authority: JP
Inventors: Hitoshi Kubo; 仁久保; Tatsuo Tanaka; 達夫田中; Tomoyuki Honma; 友之本間; Kazushige Kojika; 小鹿　和繁
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp; Tosbac Computer System Co Ltd
Current assignee: Toshiba Corp; Tosbac Computer System Co Ltd; Toshiba Electronic Device Solutions Corp
Priority date: 1986-12-16
Filing date: 1986-12-16
Publication date: 1988-06-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野〕この発明は、電源電圧の変動によって特性が悪化する回
路に定電圧を供給するための定電圧発生回路に関する。

（従来の技術〕従来、この種の定ぼ庄原回路は、例えば第５図に示すよ
うに構成されている。第５図において、１ノは電源（Ｖ
ｏＣ）端子、１２は定電圧源（Ｖｓｒｎ）端子、１３は
接地（ＧＮＤ　）端子で、上記電源端子１１にはバイパ
スコンデンサ１４が、上記定電圧源端子１２にはパイ・
９スコンデンサ１５がそれぞれ外付けされる。また、上
記電＃４子１ノには、カレントミラー回路を構成するＰ
ＮＰ型トランソスタＱｌ、Ｑ２の各エミッタおよびＮＰ
Ｎ　Ｗ出力トランジスタＱ３のコレクタがそれぞれ接続
される。

上記トランジスタＱ　Ｊ　Ｉ　Ｑ　２はｌ：Ｎのエミッ
メ面積比を有してお）、ペースが共通接続されてトラン
ジスタＱ１のコレクタに暖続されるとともに。

トランジスタＱ２のコレクタと上記接地端子１３間には
定電圧発生回路１６が接続される。上記トランジスタＱ
３のペースには上記トランジスタＱ２のコレクタが接続
され、エミッタには上紀定２圧源端子１２が接続される
。上記定電圧源端子１２と接地端子１３間には、負荷１
７が接続される。上記トランソスタＱノのコレクタには
、ＮＰＮ型トランソスタＱ４のコレクタが接続され、こ
のトランジスタＱ４のエミッタと接地端子１３間には抵
抗Ｒ１が接続される。上記トランジスタＱ４のペースに
は、スイッチ回路１８の一端が接続され、このスイッチ
回路１８の他端と上記接地端子１３間には電源ｙ１が接
続される。そして、上記スイッチ回路１８がスイッチ制
御端子１９に供給される制御信号Ｃ８によってオン／オ
フ制御されることＫよシ定電圧発生回路２０の動作が制
御される。

上記のような構成にふ―いて、制御信号Ｃ８Ｋよシスイ
ッチ回路１８がオン状態に設定されると、電源ｖ１から
トランジスタＱ４にペース電流が供Ｍされ、このトラン
ジスタＱ４がオン状態となる。

これによって、トランソスタＱノのコレクタには”Ｃ１
（〜”Ｃ４）なる電流が流れ、トランジスタＱ２のコレ
クタにはＮ　Ｘ　Ｉ　ｃ　１なる電流が流れる。

この電流（ＮＸＩｃ＋）がトランジスタＱ３のペースに
供給され、このトランジスタＱ３がオン状態となること
により、負荷１７に電源端子１１から電源ｖｃｃが供給
される。

一方、制＃信号Ｃ８によりてスイッチ回路１８がオフ状
態に設定されると、トランジスタＱ４はオフ状態となる
。従って、トランジスタＱ１〜Ｑ３もオフ状態となシ、
負荷１７には電源は供給されない。

しかし、このような構成では、定電圧発生回路２０の動
作を制御するためのスイッチ制御端子１９が必要となう
、端子数の削減を図りたい半導体集積回路装置にあって
は不利である。端子数の削減を図るために、上記スイッ
チ制御端子１９を省いて定電圧発生回路２０を非動作状
態とするために、上記定電圧源端子１２ｔ−接地端子１
３に接続する（トランジスタＱ３のエミッタを接地する
）Ｑ２のカレントミラー比をＮ、およびトランジスタＱ
ノのコレクタ電流をｒｃｔとすると、トランジスタＱ３
のコレクタ′Ｔ！Ｌ流は、工　　＝β　・Ｎ−ＩＣ１Ｃ３５となる。ここで、β３　＝１００　、Ｎ＝１　、Ｉ。、
＝１００μＡとした場合のコレクタ電流’ｃｓを求めて
みると。

Ｉ　　＝１００ＸＩＸ１００μＡ＝ｌＯｍＡとなり、消
費電流が大幅に増加して実用に耐えない。

定電圧発生回路の他の構成例として定電圧発生回路１６
ｔ−使用しないものもあるが、この場合には出力特性が
電源電圧依存性を待ってしまう。このため、′１源電圧
依存性をなくすための補償回路が必要となシ１回路構成
が複雑化するとともに素子数が増加してチップ面積の増
大によりコストの上昇を招くという欠点がある。

（発明が解決しようとする問題点）上述したように、従来の足社庄原回路においては、動作
を制御するためのスイッチ制御端子が必要となり端子数
が増加する欠点がある。また、上記スイッチ制御端子を
省略しようとすると消費電流が増加したり、回路構成が
複雑化したりする欠点がある。

この発明は上記のような事情に≦みてなされたもので、
その目的とするところは、消費′ｆ！ｔｍの増加や回路
構成の複雑化を招くことなく端子数を削減できる定電圧
発生回路を提供することである。

［発明の構成コ（問題点を解決するための手段と作用）すなわち、この
発明においては、上記の目的を達成するために、スイッ
チ制御端子を定電圧源端子と共用したもので、定電圧源
端子に外部スイッチを付加し、この外部スイッチの切換
制御により定電圧発生回路の動作状態と非動作状態とを
切換えるようにしている。

このようにスイッチ制御端子と定電圧源端子とを共用す
ることによう、消費電流の増力口や回路構成の復雑化？
招くことなく端子数の削減ができる。

（実施例）以下、この発明の一実施例について図面を参照して説明
する。第１図において、前記第５図と同−講成部には同
じ符号を付しておシ、′亀源ｆｆｃｃ）端子１１と接地
点間にはバイアスコンガン？１４が外付けされる。また
、定電圧源（Ｙｓｔａ　）　ＲＡＡｌＢ２接地点間には
バイアスコンデンサ１５が外付けされるとともに、この
端子１２には外付はスイッチ２１の可動接点２１ｈが接
続される。上記スイッチ２１の固定接点２１ｂには電源
Ｖ。、が接続され、固定接点２１ｃはオープン状態、固
定接点２１ｄには接地点が接続される。また、接地（Ｇ
ＮＤ　）端子１３には接地点が接続される。上記電源端
子１１には、ＰＮＰ型トランソスタＱ　１　、　Ｑ２の
エミッタ、ＮＰＮ型出力トランノスタＱ３のコレクタ、
ＮＰＮＩｔトランジスタＱ　５　ｓ　Ｑ　６のコレクタ
がそれぞれ接続される。上記トランソスタＱノ１Ｑ２は
、ｌ：Ｎのエミツタ面積比を有しており、ベースが共通
接続されてトランジスタＱ１のコレクタに接続されると
ともに、トランジスタＱ２のコレクタと上記接地端子１
３間には定電圧発生回路１６として働くダイオードＤ１
〜ＤＭが順方向に直列接続される。上記トランジスタＱ
３のペースには上記トランジスタＱ２のコレクタが接続
され、エミッタには上記定電圧源端子１２が接続される
。また、上記′電源端子１２と接地端子１３「濁には、
負荷１７が接続される。上記トランソスタＱノのコレク
タには、トランジスタＱ４のコレクタが接続され、この
トランジスタＱ４のペースには、抵抗Ｒ２を介して上記
定電圧源端子１２が接続されるとともに、ダイオード２
２．．２２２のアノード、カンード間を介して接地端子
１３が接続され、エミッタには抵抗Ｒ１ｔ−介して接地
端子１３が接続される。−また、上記トランジスタＱ５
のベースには、上記トランジスタＱ　’　＃　Ｑ　２の
ベース共通接続点が、エミッタには上記トラン７スタＱ
６のベースがそれぞれ接続される。そして、上記トラン
ジスタＱ６のエミッタと接地端子１３闇には抵抗Ｒ３が
接穂されて成る。

次に、上記のような構成において動作を説明する。まず
、スイッチ２ノの可動接点２１ｔｈが固定接点２１ｃに
接続され、定電圧源端子１２がオープン状、鯨の時には
、スタータ回路を構成しているトランジスタＱ　５　ｐ
　Ｑ　６がオン状態となる。この時、トラン７スタＱ６
のコレクタ電流をＩ。６とすると、このトランジスタＱ
６のペース”ｔＥＪ［；ｔｌ。〆β、（βＮはＮＰＮ型
トランクスタの電流増幅率）、トラン７スタＱ５のベー
ス電流はＩＣ６／β、となる。

従って、トランジスタＱ２のコレクタには、上記トラン
ジスタＱ５のベースｌｌＬａのカレントミラー倍（Ｎ倍
）の電流が流れ、定電圧発生回路Ｉ６を構成するダイオ
ードＤＩ’り！ノードに足′屯圧が発生する。この定祇
正によって出力トランジスタＱ３がオン−１１１；態と
なり、電源４子１ノからトラン７スタＱ３のコレクタ、
エミッメ間、抵抗凡２゜およびダイオード２２．．２２
．を介して接地錫子１３’／Ｃ電流が流れる。この−流
によってダイオ−Ｐ２２ｇ　のアノード側に定電圧が先
生し、トラン７スタＱ４がオン状態となって定電圧発生
回路２３が動作状態とな７３゜上記矩ばυに椋回路２３
が定常状基となると、トランジスタＱ４のコレクタ４渡
工。但し％　ｖａｍはトランジスタのペース・エミッタ
間ノ一方向電圧である。上記コレクタ電流ＩＣ４は定［
［（６ｊ＋、　この１ばがトランジスタＱ１＃Ｑ２から
なるカレントミラー回路により、Ｎ倍に増幅され、トラ
ン７スタ″ａ２１）コレクタ４渡工Ｃ２は・Ｉ、＝ＮＸＩ。１となる。但し、ここでは工。、ンＩ、５（１，５はトラ
ンノスタＱ５のペース電流）と仮定している。この時、
出力トランジスタＱ３の最大電流容量はほぼβ　×Ｎ・
工。、（β、うけトランジスタＱ３の電光増幅率）とな
る。また、トランジスタＱ３のエミッタ電位、丁なわち
定電圧源端子１２の電位は。

Ｍ−Ｖ−Ｖ（Ｍは直列接読されたダイオードＢＥ　　　
　　　ＢＥＱ４Ｄ１〜ＤＭの数）で表わされる。

一方、スイッチ２１の可動接点２１ａｔ−固定接点２１
ｄに接続し之場合には、トランジスタＱ４がオフ状態と
なって定電流発生回路２３は非動作状態となる。従って
、トランジスタＱノがオフ状態となるが、トランジスタ
Ｑ　ｓ　ｅ　Ｑ　６がオン状態であるので、トランジス
タＱ５のベース電流としてはＩｃ６／βＮ′なる電流が
流れる。これによって、トとなる。但し、β、はＰＮＰ
！トラ／ノスタのｔ流増−率でるる。上記トランジスタ
Ｑ２のコレクタ’１ｔｊｆｆｆｆｉＩｃ２がトランジス
タＱ３のペース電流成分となシ、このトランジスタＱ３
がオン状態となる。

これによって、なる電流が定電圧源端子１２を介して接地点に流れる。

ここで、β、＝１００−β、　＝−４０，Ｉｃ６＝　１
００μＡとした場合のトランジスタＱ３のコレクタ電流
”Ｃ３は・となシ、実用上はとんど問題がない。

また、スイッチ２１の可動接点２１ａｔ−固定接点２１
ｂに接続した場合には、トランジスタＱ４がオン状態と
なって定電流発生回路２３が動作状態となる。これによ
って、出力トランジスタＱ３のペースには、前述したＭ
−Ｖ□なる電圧が印〃目される。従りて、トランジスタ
Ｑ３はエミッタ電位の方が高くなるので、オフ状態とな
る。ここで、トランジスタＱ３のｖｏｏの電圧とＭ　−
Ｖ、、の電圧の和がｖＣＣ以下であれは、全く問題のな
いレベルである。

次に、上記第１図の回路を定電圧源（ｖ８ＴＩｌ）とし
て使用する場合のＶｓＴＢ電流（工、）の過渡特性に関
して説明する。第１図の回路において、定電圧源端子１
２に負荷を接続し、この負荷を除々に小さくして行った
時、ｇｓＡ子１２の電位が上がってダイオードＤ１〜Ｄ
Ｍがオフしてしまい、トランジスタＱ２のコレクタ電流
Ｉｃ２が全てトランジスタＱ３のペースｔｉとして流れ
る。このため、トランジスタＱ３のコレクタ電流！、３
（〜Ｉ、）ハ、１、＝βＱ３　×ＩＣ２−ＩＰとなシ、大きな電流が流れる。そこで実際の回路では電
流制限の必要がある。

第２図は、上述した電流制限を行なえる定電圧発生回路
の構成例を示している。第２図において前記第１図の回
路と同一構成部には同じ符号を付してその詳細な説明は
省略する。すなわち、前記第１図の回路におけるトラン
ジスタＱ３のコレクタとシ源趨子１１間、およびペース
とトランジスタＱ２のコレクタ間それぞれに抵抗Ｒ４、
Ｒ５を設けるとともて、ＰＮＰ型トランノスタＱ７を設
けている。上記トランジスタＱ７のエミッタには１！源
端子１ノがコレクタにはトランジスタＱ　’　＃　Ｑ　
’　ＩＱ５の共通ペースが、ペースにはトランジスタＱ
３（Ｄコレクタがそれぞれ接続される。

上記のような構成において、定電圧源端子１２の電位が
負荷の影響で低下すると、ダイオードＤ１〜ＤＭがオフ
し、トランジスタＱ２のコレクタ電ＫＩ（２が全てトラ
ンジスタＱ３のベース電流として流れる。これによって
、トランジスタＱ３のコレクタ電流Ｉｃ３が増大し、抵
抗Ｒ４の両端に電圧降下が生ずる。この電圧降下は、ト
ランジスタＱ７のｖＢＥ（七〇、７Ｖ）で抑えられるた
め（トランジスタＱ２がカレントミラー回路をオフさせ
る方向に働く）、トランジスタＱ３のコレクタＮａＩ、
は、上記抵抗Ｒ４とトランジスタＱ７とによって次式に
示すように制限される。

第３図および第４図はそれぞれ抵抗Ｒ４とトランジスタ
Ｑ７が存在する場合（実萄）と存在しない場合（破線）
の電圧−電流特性を示している。

第３図は負荷を徐々に小さくした時のトランソスタＱ３
のコレクタ電流ＩＣ３をプロットしたものであシ、第４
図は第３図の二点鎖線で囲んだ領域Ｓを拡大したもので
ある。この特性図から、抵抗Ｒ４とトランジスタＱ７と
によるリミッタ回路の効果が良くわかる。

なお、前記第２図の回路において、出力トランジスタＱ
３のベースに抵抗Ｒ５を接続しているのは、電源ＶＣ６
が高いα正時て、このトランジスタＱ３のエミッタを電
源に接続して使用した場合でも、トランジスタＱ、？に
過大電流が流れないように保獲するためでるる。換言す
れば、抵抗Ｒ５はトランジスタＱ３が■。、。でオン状
態となった場合の保護を行なうためのものである。通常
の使用（トランジスタＱ３のエミッタを定電圧源として
用いる）状態においては、トランジスタＱ３の電流増幅
率は高く、ベースを流成分による抵抗Ｒ５の電圧降下は
無視できる。

このようを構成によれば、制御端子を省略できるので端
子数を削減でき、高集積化に好適である。

また、第２図に示したように電流制限回路を付加すれば
非動作時の消費電流を低減できる。さらに、トランジス
タＱ４はインーーダンスの低い定電圧源から定電流が供
給されるので、トランジスタＱ３のベースに供給される
電流にリップル成分が少なく（つｔｂ、カレントミラー
回路を使用しているため電源電圧のリップル成分がもれ
にくい構成であり）、高性能である。

［発明の効果コ以上説明したようにこの発明によれば、消費電流の増加
や回路構成の複雑化を招くことなく端子数を削減できる
定電圧発生回路が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わる定電圧発生回路を
示す図、第２図はこの発明の他の実週例を示す図、第３
図は上記第２図の回路における電流制限回路の効果につ
いて説明するための電圧−電流特性を示す図、第４図は
上記第３図の特性図における一部を拡大して示す図、第
５図は従来の定電圧発生回路を示す図である。１）・・・電源端子、１２・・・定電圧発生回路、１３
・・・接地端子、１６・・・定電圧発生回路、１７・・
・負荷、２１・・・スイッチ、２３・・・定電流回路、
Ｑ１〜Ｑ７・・・トランジスタっ出頗人代理人　　弁鳴士　鈴　江　武　彦第２図

Claims

【特許請求の範囲】

（１）電源端子と、この電源端子に接続されるカレント
ミラー回路と、このカレントミラー回路に動作用の初期
電流を供給するスタータ回路と、定電圧源端子と、上記
カレントミラー回路の入力側に出力端が接続されカレン
トミラー回路を構成するトランジスタとは逆極性のトラ
ンジスタを有し、上記定電圧源端子からの電流に基づい
て作動される定電流回路と、接地端子と、この接地端子
と上記カレントミラー回路の出力側との間に設けられ、
所定の定電圧を発生する定電圧発生回路と、上記カレン
トミラー回路の出力側に設けられカレントミラー回路を
構成するトランジスタとは逆極性でエミッタホロワ構成
の出力トランジスタと、上記定電圧源端子と上記接地端
子間に設けられる負荷と、上記定電圧源端子に外付けさ
れ、この端子を電源電圧レベル、接地レベル、およびオ
ープン状態に選択的に設定するスイッチとを具備するこ
とを特徴とする定電圧源回路。
（２）前記エミッタホロワ構成の出力トランジスタのコ
レクタ電流が所定の値より大きくなった時に、前記カレ
ントミラー回路の出力電流を低減させる電流制限回路を
設けて成ることを特徴とする特許請求の範囲第１項記載
の定電圧源回路。