JP2608574B2 - 回線制御回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電話機内に使用される通話回路での電源回路
において、電源回路の直流抵抗をある一定の値に保持し
ながら交流インピーダンスを高くする回線制御回路に関
するものである。

従来の技術 従来のこの種の電話機内に使用される通話回路の電源
回路の回路図を第２図に示す。

第２図において、１は電話局内交換機の直流電圧を等
価的に示す直流電圧源であり、この直流電圧源１は電話
局内交換機の交流信号つまり音声信号を等価的に示す交
流信号源２および電話局内の局内抵抗と電話機と電話局
内交換機とを接続する線路抵抗を直列に加算した抵抗３
とに直列に接続され、さらに線路と電話機の接続点４を
介して電話機内通話回路の電源回路５に接続されてい
る。また、上記接続点４は電源回路５以外の通話回路、
電話機内の他の機能であるリンガー回路、ダイヤラー回
路などにも接続されている。

このように通話回路の電源回路５は種々の回路や機器
に接続されているため、電源回路５に下記の特性が要求
される。第１に、直流抵抗として端末で発呼あるいは着
信応答するために直流ループを形成したとき、電話局内
交換機が発呼あるいは応答の監視を正常に行えるよう入
力電圧（電話局電圧）を検出し電流の側路により自動的
に300〜50Ωに変化させる必要がある。第２に、電源回
路５の交流インピーダンスとしては、まず電話機全体の
インピーダンスは自局内接続時の相手側加入者への通話
性能、上位網と接続された場合の反響、鳴音性能に、直
接関係するものであり、周波数が0.3〜3.4KHzで600±20
0Ωが必要になる。このため、通話回路内電源回路５に
は最低1kΩ以上の交流インピーダンスが要求される。こ
れらの性能を満たすため、第２図の電源回路５が構成さ
れていた。

６は回線ラインにエミッタが接続されたPNP型トラン
ジスタ７、８よりなるカレントミラー回路であり、カレ
ントミラー回路６の入力側トランジスタ７のコレクタ・
ベース共通接続点には入力電圧による直流抵抗の傾斜を
決定する２個の抵抗９、10が並列接続され、抵抗９の他
端は直流抵抗を決定するエミッタフォロワのPNP型トラ
ンジスタ11のエミッタに接続され、抵抗10の他端はPNP
型トランジスタ11のベースおよび交流インピーダンスを
高めるための抵抗12に接続されている。また回線ライン
とPNP型トランジスタ11のベース間に電解コンデンサ13
が接続されている。カレントミラー回路６の出力側トラ
ンジスタ、すなわち電流注入用PNP型の第１のトランジ
スタ８にPNP型の第２のトランジスタ14がカスケード接
続され、この第２のトランジスタのベースにベース電流
をアースに流すベースバイアス抵抗15が接続され、第２
のトランジスタ14のコレクタは直流電圧の出力端子16に
接続され、さらにこのコレクタとアース間に、一定の基
準電圧を発生させるツェナーダイオード17、ツェナーダ
イオード17に実際に接続された他の回路を等価的に示す
負荷抵抗18および直流電圧に重畳された交流信号を平滑
する電解コンデンサ19が並列に接続されている。以上の
構成からなる電源回路５の動作を詳しく説明する。電話
局内交換機と電話機が線路を介して接続されると接続点
４には直流電圧と直流電圧に重畳された交流信号が印加
される。この時まずカレントミラー回路７の入力側のダ
イオード構成のPNP型トランジスタ７から抵抗10、12を
通してアースに電流が流れる、そのとき流れた電流で抵
抗10の両端に電位差が生じ、PNP型トランジスタ11が動
作する。前記電位差からPNP型トランジスタ11のベース
・エミッタ間電圧V_BEを引いた値を抵抗９の抵抗値で除
算した値が第３図に示す注入電流である。

第３図のＡ点は電話局が電話局内交換機と電話機が接
続されたことを認識する最低の注入電流値を示している
点であり、この注入電流が流れるように電源回路５を設
計しなければならない。抵抗10、12は抵抗９に対して十
分大きな値であるから、直流抵抗はカメントミラー回路
の入力側PNP型トランジスタ７の動作抵抗r_eと抵抗９とP
NP型トランジスタ11の動作抵抗r_eで確定される、同時に
カレントミラー回路６の出力側のPNP型の第１のトラン
ジスタ８にも電流が流れる。この電流はPNP型の第２の
トランジスタ14を通って等価的ツェナーダイオード17、
等価的負荷抵抗18、平滑コンデンサ19に流れ込む。この
流れ込んだ電流は他の通話回路に大部分消費されるた
め、カレントミラー回路６のPNP型トランジスタ７、８
の電流配分は大部分出力側の第１のトランジスタ８に流
すようにしなければならない。たとえば１対10位であ
る。このため第１のトランジスタ８のエミッタ面積は10
倍位にしなければならない。以上のように従来の通話回
路の電源回路５が直流的に動作している。

次に直流電圧に重畳された交流信号について通話回路
内電源回路５の動作を説明する。まず電解コンデンサ13
が存在するため、接続点４の交流振幅と位相をほとんど
その状態を保持しながらPNP型トランジスタ11のベース
に伝送される。したがって、カレントミラー回路６の入
力側のPNP型トランジスタ７のエミッタから直列に接続
されているPNP型トランジスタ11のベース・エミッタ間
の電位差は交流信号によって変動しない、つまり交流イ
ンピーダンスに関与しない回路構成となっている。ま
た、コンデンサ13は交流インピーダンスが十分に低く、
また直列に接続されている抵抗12は要求される交流イン
ピーダンス値1kΩ以上に対しては十分大きいため、交流
インピーダンスの影響については無視して考えることが
できる。そこで、カレントミラー回路６の出力側のPNP
型の第１のトランジスタ８は理想的には電流源であり交
流インピーダンスは無限大であるはずであるが、一般的
にトランジスタはアーリ効果（エミッタ・コレクタ間電
圧が増加するについて逆バイアスされたベース・コレク
タ接合の空乏層が拡がり、ベース幅が減少してコレクタ
電流が増加する効果）があるため、等価的にエミッタ・
コレクタ間に抵抗を挿入したようになる。これをアーリ
抵抗と称している。カレントミラー回路６の出力側のPN
P型トランジスタ８は入力側のPNP型トランジスタ７に比
較して、10倍のエミッタ面積を有することはアーリ抵抗
が約10個並列に接続されたことになり、この値の交流イ
ンピーダンスへの影響は無視できなくなり、通話回路内
電源回路５を構成する場合深く考慮しなければならな
い。

発明が解決しようとする課題 このような従来の構成では、カレントミラー回路６の
出力側PNP型の第１のトランジスタ８は、交流インピー
ダンスを高めるためアーリ抵抗の大きいトランジスタに
しなければならない。特に半導体集積回路で通話回路の
電源回路５を構成する場合、バーティカルPNP型トラン
ジスタはラティラルPNP型トランジスタに比較してアー
リ抵抗がさらに小さいため、この第１のトランジスタ８
にラティラルPNP型を使用しなければならない。一方、
ラティラルPNP型トランジスタは構造上h_FE（電流増幅
率）が低く、また１つのトランジスタに多くの電流を流
すとさらにh_FEが低下し、カレントミラー回路６のPNP型
の第１のトランジスタ８のベース電流が増加し、結果と
してミラー比がかわり必要な特性を得ることが困難にな
る、そこで実際にはPNP型の第１のトランジスタ８は非
常に多くのPNP型トランジスタを並列に構成しなければ
ならない。また、ラティラルPNP型トランジスタは面積
もバーティカルPNP型トランジスタに比較して大きいた
め、電源回路５は第２図の回路上では素子数が少ないよ
うに構成されているが、実際この回路を半導体集積回路
化すると大変広いチップ面積を専有することになり、コ
スト的に非常に大きな問題があった。

本発明は上記問題を解決するものであり、アーリ抵抗
が直接交流インピーダンスに影響を与えないように回路
的に対策して、大きな面積を有するラティラルPNP型ト
ランジスタを占有面積の小さいバーティカルPNP型トラ
ンジスタに変更可能として半導体チップ面積を小さくす
るとともに、バーティカルPNP型トランジスタがラティ
ラル型PNPトランジスタよりh_FEが高いという特性を利用
してカレントミラー回路の出力側のPNP型トランジスタ
の数を少なくしてチップ面積をさらに小さくでき、コス
トメリットを出すことができる回線制御回路を提供する
ことを目的とするものである。

課題を解決するための手段 上記問題を解決するため本発明は、回線ラインにエミ
ッタが接続された第１のトランジスタを備えた通話回路
の電源回路において、前記第１のトランジスタのコレク
タにカスケードにエミッタを接続した第２のトランジス
タのベースにエミッタを接続したエミッタフォロワの第
３のトランジスタを設け、前記回線ラインに抵抗とダイ
オードと第１の直流電流源を直列に接続し、第３のトラ
ンジスタとは逆導電型の第４のトランジスタのベースに
前記ダイオードと第１の直流電流源の共通接続点が接続
され、前記第４のトランジスタのエミッタには前記第３
のトランジスタのベースと第２の直流電流源の接続点を
接続したものである。

作用 上記構成により、回線ラインより抵抗と第１の直流電
流源に流れる電流による電圧降下分とダイオードに生じ
る順方向の電圧降下分および第２の直流電流源の電流に
よる第４のトランジスタのベース・エミッタ間電圧の電
圧降下分が加算されて第３のトランジスタのベース電圧
が確定され、このベース電圧による第３のトランジスタ
のベース・エミッタ間の電圧上昇分および第２のトラン
ジスタのベース・エミッタ間の電圧上昇分によって第１
のトランジスタのコレクタ電圧は定まる。トランジスタ
のベース・エミッタ間電圧とダイオードにより生じる電
圧降下分はほぼ等しいので、第１のトランジスタのコレ
クタ・エミッタ間の電位差は抵抗に生じる電位差と等し
くなり、第１のトランジスタのコレクタ電圧は回線ライ
ンの電圧に依存し、第１のトランジスタのコレクタ・エ
ミッタ間電圧は変化しない。なお、前記の作用について
の説明文中の電圧の“降下”と“上昇”を入れ替えた場
合も、第１のトランジスタのコレクタ・エミッタ間電圧
は変化しない。そして、いずれの場合もアーリー効果の
影響がなくなり、コレクタ電流は変化しない。

よって第１のトランジスタのアーリ効果はなくなり、
第１のトランジスタをラティラルPNP型トランジスタか
らバーティカルPNP型トランジスタに変えて構成するこ
とが可能になる。バーティカルPNP型トランジスタは構
造上h_FEが高いため、回線ラインから見た交流インピー
ダンスは高くなり、また１つのトランジスタに流す電流
を大きくとることが可能になるため、電源回路に使用す
る素子数を減らすことと素子の面積を減らすことが可能
になる。また電源回路のチップ上の占有面積を従来の回
路に比較して大幅に減少させることも可能となる。

実施例 以下本発明の一実施例を図面に基づいて説明する。

第１図は本発明の一実施例の回線制御回路を含む通話
回路の電源回路の回路図であり、従来例の第２図と同一
の構成には同一の符号を付して説明を省略する。第１図
の電源回路21は従来例の第２図のベースバイアス抵抗15
のかわりに、カレントミラー回路６を構成する電流注入
用の第１のトランジスタ８のコレクタ・エミッタ間の電
圧を変動させないための電圧設定回路22を付加したもの
である。

電圧設定回路22は、PNP型の第２のトランジスタ14の
ベースにエミッタを接続したエミッタフォロワのPNP型
の第３のトランジスタ23を設け、回線ラインに抵抗24と
ダイオード25と第１の直流電流源26を直列に接続し、回
線ラインにコレクタが接続され、ダイオード25と第１の
直流電流源26の共通接続点にベースが接続され、第３の
トランジスタ23のベースと第２の直流電流源27にエミッ
タが接続されたNPN型の第４のトランジスタ28を設けて
構成している。

上記構成により、回線ラインより第１の直流電流源26
に流れる電流I₁による抵抗24の電圧降下分とダイオード
25に生じる電圧降下分、第２の直流電流源27の電流I₂に
よって定まるNPN型の第４のトランジスタ28のV_BEの電圧
降下分が加算されてPNP型の第３のトランジスタ23のベ
ース電圧が確定される。このベース電圧よりエミッタフ
ォロワ用PNP型の第３のトランジスタ23のV_BEの電圧上昇
分とPNP型の第２のトランジスタ14のV_BEの電圧上昇分に
よってカレントミラー回路６の出力側の電流注入用PNP
型の第１のトランジスタ８のコレクタ電圧は定まる。こ
こでPNP型、NPN型トランジスタ14、23、28のV_BEとダイ
オード25のV_Dはほぼ等しいので、カレントミラー回路６
のPNP型の第１のトランジスタ８のコレクタとエミッタ
の電位差は抵抗24に生じる電位差とほぼ等しくなる。つ
まり第１のトランジスタ８のコレクタ電圧は回線ライ
ン、電圧に依存し、コレクタ・エミッタ電圧は変化しな
い。

したがって電流注入用PNP型の第１のトランジスタ８
のアーリ効果はなくなり、第１のトランジスタ８を従来
のラティラルPNP型トランジスタからバーティカルPNP型
トランジスタに変えることができる。またバーティカル
PNP型トランジスタにすることによりh_FEは大きくなるの
で回線ラインから見た交流インピーダンスを高くするこ
とができ、さらに大きな電流を１つのトランジスタに流
すことができるため、従来より素子数を減らし、素子の
面積を減らすことができ、電源回路21のチップ占有面積
を従来より大幅に減少させることも可能となる。

また、第１のトランジスタ８のアーリ効果がなくなり
交換インピーダンスに何ら影響を与えなくなると、電源
回路21にて交流インピーダンスに影響するのは、カスケ
ード接続されている第２のトランジスタ14のアーリ抵抗
であるが、この第２のトランジスタ14のアーリ抵抗はh
_FE倍され交流インピーダンスが高い状態にあるため無視
することができ、第２のトランジスタ14もバーティカル
PNP型トランジスタとすることができる。

発明の効果 以上のように本発明によれば、電流注入用PNP型の第
１のトランジスタのコレクタ・エミッタ間の電圧を回線
ラインの電圧に依存しなくすることができ、よって第１
のトランジスタのアーリ効果がなくなり交流インピーダ
ンスへの影響がなくなるため、この第１のトランジスタ
を従来のラティラルPNP型トランジスタからバーティカ
ルPNP型トランジスタに変更することができる。バーテ
ィカルPNP型トランジスタのh_FEは大きいので回線ライン
から見た交流インピーダンスを高くすることができ、ま
た交流インピーダンスは高い状態になるので第２のトラ
ンジスタのアーリ抵抗の影響を無視することができ、第
２のトランジスタもバーティカルPNP型トランジスタと
することができる。第１および第２のトランジスタをバ
ーティカルPNP型トランジスタにすることにより、半導
体チップ面積が小さくなり、またバーティカルPNP型ト
ランジスタはh_FEが大きいため従来より第１のトランジ
スタの素子数を減らすことができ、半導体チップの電源
回路における占有面積を減少することができ、コストを
下げることも可能である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回線制御回路を備えた
通話回路の電源回路の回路図、第２図は従来のアーリ効
果がそのまま現われる通話回路の電源回路の回路図、第
３図は通話回路の電源回路に要求される注入電流と端子
電圧の特性図である。 ８……電流注入用PNP型の第１のトランジスタ、14……P
NP型の第２のトランジスタ、21……電源回路、22……電
圧設定回路、23……エミッタフォロワのPNP型の第３の
トランジスタ、24……抵抗、25……ダイオード、26……
第１の直流電流源、27……第２の直流電流源、28……NP
N型の第４のトランジスタ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】回線ラインにエミッタが接続された第１の
   トランジスタを備えた通話回路の電源回路において、前
   記第１のトランジスタのコレクタにカスケードにエミッ
   タを接続した第２のトランジスタのベースにエミッタを
   接続したエミッタフォロワの第３のトランジスタを設
   け、前記回線ラインに抵抗とダイオードと第１の直流電
   流源を直列に接続し、第３のトランジスタとは逆導電型
   の第４のトランジスタのベースに前記ダイオードと第１
   の直流電流源の共通接続点が接続され、前記第４のトラ
   ンジスタのエミッタには前記第３のトランジスタのベー
   スと第２の直流電流源の接続点を接続してなる回線制御
   回路。