JPH01229557A - 回線制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電話傭内に使用される通話回路での電源回路に
おいて、電源回路の直流抵抗をある一定の値に保持しな
がら交流インピーダンスを高くする回線制御回路に関す
るものである。

従来の技術 従来のこの種の電話機内に使用される通話回路の電源回
路の回路図を第２図に示す。

第２図において、１は電話局内交換機の直流電圧を等価
的に示す直流電圧源であり、この直流電圧源１は電話局
内交換機の交流信号つまり音声信号を等価的に示す交流
信号源２および電話局内の局内抵抗と電話機と電話局内
交換機とを接続するＩｍｍ低抵抗直列に加悼した抵抗３
とに直列に接続され、さらに線路と電話機の接続点４を
介して電話機内通話回路の電源回路５に接続されている
。

また、上記接続点４は電源回路５以外の通話回路、電話
機内の他の機能であるリンガ−回路、ダイヤラー回路な
どにも接続されている。

このように通話回路の電源回路５は種々の回路や渫器に
接続されているため、電源回路５に下記の特性が要求さ
れる。第１に、直流抵抗として端末で発呼あるいは着信
応答するために直流ループを形成したとき、電話局内交
換機が発呼あるいは応答の監視を正常に行えるよう入力
電圧（電話局電圧）を検出し電流の側路により自動的に
３００〜５０Ωに変化させる必要がある。第２に、電源
回路５の交流インピーダンスとしては、まず電話機全体
のインピーダンスは自局内接続時の相手側加入者への通
話性能、上位網と接続された場合の反響、鳴音性能に、
直接関係するものであり、周波数が０．３〜３．４Ｋ　
Ｈｚで６００±２００Ωが必要になる。

このため、通話回路内電源回路５には最低１にΩ以上の
交流インピーダンスが要求される。これらの性能を満た
すため、第２図の電源回路５が構成されていた。

６は回線ラインにエミッタが接続されたＰＮＰ型トラン
ジスタ７．８よりなるカレントミラー回路であり、カレ
ントミラー回路６の入力側トランジスタ７のコレクタ・
ベース共通接続点には入力電圧による直流抵抗の傾斜を
決定する２個の抵抗９．１０が並列接続され、抵抗９の
他端は直流抵抗を決定するエミッタフォロワのＰＮＰ型
トランジスタ１１のエミッタに接続され、抵抗１０の他
端はＰＮＰ型トランジスタ１１のベースおよび交流イン
ピーダンスを高めるための抵抗１２に接続されている。

また回線ラインとＰＮＰ型トランジスタ１１のベース間
に電解コンデンサ１３が接続されている。カレントミラ
ー回路６の出力側トランジスタ、すなわち電流注入用Ｐ
ＮＰ型の第１のトランジスタ８にＰＮＰ型の第２のトラ
ンジスタ１４がカスケード接続され、この第２のトラン
ジスタのベースにベース電流をアースに流すベースバイ
アス抵抗１５が接続され、第２のトランジスタ１４のコ
レクタは直流電圧の出力端子１６に接続され、さらにこ
のコレクタとアース間に、一定の基準電圧を発生させる
ツェナーダイオード１７、ツェナーダイオード１７に実
際に接続された他の回路を等価的に示す負荷抵抗１８お
よび直流電圧に重畳された交流信号を平滑する電解コン
デンサ１９が並列に接続されている。

以上の構成からなる電源回路５の動作を詳しく説明する
。電話局内交換機と電話機が線路を介して接続されると
接続点４には直流電圧と直流電圧に重畳された交流信号
が印加される。この時まずカレントミラー回路７の入力
側のダイオード構成のＰＮＰ型トランジスタ７から抵抗
１０．１２を通してアースに電流が流れる、そのとき流
れた電流で抵抗１０の両端に電位差が生じ、ＰＮＰ型ト
ランジスタ１１が動作する。前記電位差からＰＮＰ型ト
ランジスタ１１のベース・エミッタ間電圧ＶＩＬＥを引
いた値を抵抗９の抵抗値で除算した値が第３図に示す注
入電流である。

第３図のＡ点は電話局が電話局内交換機と電話機が接続
されたことを認識する最低の注入電流値を示している点
であり、この注入電流が流れるように電源回路５を設計
しなければならない。抵抗１０、１２は抵抗９に対して
十分大きな値であるから、直流抵抗はカレントミラー回
路の入力側ＰＮＰ型トランジスタ７の動作抵抗ｒ６と抵
抗９とＰＮＰ型トランジスタ１１の動作抵抗ｒ６で確定
される、同時にカレントミラー回路６の出力側のＰＮＰ
型の第１のトランジスタ８にも電流が流れる。この電流
はＰＮＰ型の第２のトランジスタ１４を通って等価的ツ
ェナーダイオード１７、等価的負荷抵抗１８、平滑コン
デンサ１９に流れ込む。この流れ込んだ電流は他の通話
回路に大部分消費されるため、カレントミラー回路６の
ＰＮＰ型トランジスタ７．８の電流配分は大部分出力側
の第１のトランジスタ８に流すようにしなければならな
い。たとえば１対１０位いである。このため第１のトラ
ンジスタ８のエミッタ面積は１０倍位いにしなければな
らない。

以上のように従来の通話回路の電源回路５が直流的に動
作している。

次に直Ｒ電圧に重畳された交流信号について通話回路内
電源回路５の動作を説明する。まず電解コンデンサ１３
が存在するため、接続点４の交流振幅と位相をほとんど
その状態を保持しながらＰＮＰ型トランジスタ１１のベ
ースに伝送される。

したがって、カレントミラー回路６の入力側のＰＮＰ型
トランジスタ７のエミッタから直列に接続されているＰ
ＮＰ型トランジスタ１１のベース・エミッタ間の電位差
は交流信号によって変動しない。つまり交流インピーダ
ンスに関与しない回路構成となっている。また、コンデ
ンサ１３は交流インピーダンスが十分に低く、また直列
に接続されている抵抗１２は要求される交流インピーダ
ンス値１にΩ以上に対しては十分大きいため、交流イン
ピーダンスの影響については無視して考えることができ
る。そこで、クレントミラー回路６の出力側のＰＮＰ型
の第１のトランジスタ８は理想的には電流源であり交流
インピーダンスは無限大であるはずであるが、−船釣に
トランジスタはアーリ効果（エミッタ・コレクタ間電圧
が増加するにつれて逆バイアスされたベース・コレクタ
接合の欠乏層が拡がり、ベース幅が減少してコレクタ電
流が増加する効果）があるため、等価的にエミッタ・コ
レクタ間に抵抗を挿入したようになる。これをアーり抵
抗と称している。カレントミラー回路６の出力側のＰＮ
Ｐ型トランジスタ８は入力側のＰＮＰ型トランジスタ７
に比較して１００倍のエミッタ面積を有することはアー
り抵抗が約１００耐亜列に接続されたことになり、この
値の交流インピーダンスへの影響は無視できなくなり、
通話回路内電源回路５を構成する場合深く考慮しなけれ
ばならない。

発明が解決しようとする課題 このような従来の構成では、カレントミラー回路６の出
力側ＰＮＰ型の第１のトランジスタ８は、交流インピー
ダンスを高めるためアーり抵抗の大きいトランジスタに
しなければならない。特に半導体１Ａ積回路で通話回路
の電源回路５を構成する場合、パーティカルＰＮＰ型ト
ランジスタはラティラルＰＮＰ型トランジスタに比較し
てアーり抵抗がさらに小さいため、この第１のトランジ
スタ８にラティラルＰＮＰ型を使用しなければならない
。一方、ラティラルＰＮＰ型トランジスタは構造上ｈＦ
ε　（電流増幅率）が低く、また１つのトランジスタに
多くの電流を流すとさらにｈＦＥが低下し、ベース電流
がカレントミラー回路６のＰＮＰ型の第１のトランジス
タ８に流れ込み、結果としてミラー比がかわり必要な特
性を得ることが困難になる、そこで実際にはＰＮＰ型の
第１のトランジスタ８は非常に多くのＰＮＰ型トランジ
スタを並列に構成しなければならない。また、ラティラ
ルＰＮＰ型トランジスタは面積もパーティカルＰＮＰ型
トランジスタに比較して大きいため、電源回路５は第２
図の回路図上では素子数が少ないように構成されている
が、実際この回路を半導体集積回路化すると大変広いチ
ップ面積を専有することになり、コスト的に非常に大き
な問題があった。

本発明は上記問題を解決するものであり、アーリ抵抗が
直接交流インピーダンスに影響を与えないように回路的
に対策して、大きな面積を有するラティラルＰＮＰ型ト
ランジスタを占有面積の小さいパーティカルＰＮＰ型ト
ランジスタに変更可能として半導体チップ面積を小さく
するとともに、パーティカルＰＮＰ型トランジスタがラ
テイラル型ＰＮＰトランジスタによりｈＦＥが高いとい
う特性を利用してカレントミラー回路の出力側のＰＮＰ
型トランジスタのチップの数を少なくしてチップ面積を
さらに小さくでき、コストメリットを出すことができる
回線制御回路を提供することを目的とするものである。

課題を解決するための手段 上記問題を解決するため本発明は、回線ラインに接続さ
れた通話回路の電源回路の回線制御回路であって、前記
回線ラインにエミッタが接続された電流注入用ＰＮＰ型
の第１のトランジスタのコレクタにカスケード接続した
ＰＮＰ型の第２のトランジスタを設け、前記第２のトラ
ンジスタのベースにエミッタを接続したエミッタフォロ
ワのＰＮＰ型の第３のトランジスタを設け、前記回線ラ
インに抵抗とダイオードと第１の直流電流源を直列に接
続し、前記回線ラインにコレクタが接続され、前記ダイ
オードと第１の直流電流源の共通接続点にベースが接続
され、前記第３のトランジスタのベースと第２の直流電
流源にエミッタが接続されたＮＰＮ型の第４のトランジ
スタを設けたものである。

作用 上記構成により、回線ラインより抵抗と第１の直流電流
源に流れる電流による電圧降下分とダイオードに生じる
電圧降下分および第２の直流電流源のＷＦＥによる第４
のトランジスタのベース・エミッタ間電圧の電圧降下分
が加算されて第３のトランジスタのベース電圧が確定さ
れ、このベース電圧による第３のトランジスタのベース
・エミッタ間の電圧上昇分および第２のトランジスタの
ベース・エミッタ間の電圧上昇分によって第１のトラン
ジスタのコレクタ電圧は定まる。トランジスタのベース
・エミッタ間電圧とダイオードにより生じる電圧降下分
はほぼ等しいので、第１のトランジスタのコレクタ・エ
ミッタ間の電位差は抵抗に生じる電位差と等しくなり、
第１のトランジスタのコレクタ電圧は回線ラインの電圧
に依存し、第１のトランジスタのコレクタ・エミッタ間
電圧は変化しない。

よって第１のトランジスタのアーり効果はなくなり、第
１のトランジスタをラテイラルＰＮＰ型トランジスタか
らパーティカルＰＮＰ型トランジスタに変えて構成する
ことが可能になる。パーティカルＰＮＰ型トランジスタ
は構造上ｈＦ、が高いため、回線ラインから見た交流イ
ンピーダンスは高くなり、また１つのトランジスタに流
す電流を大きくとることが可能になるため、電源回路に
使用する素子数を減らすことと素子の面積を減らすこと
が可能になる。また電源回路のチップ上の占有面積を従
来の回路に比較して大幅に減少させることも可能となる
。

実施例 以下本発明の一実施例を図面に基づいて説明する。

第１図は本発明の一実施例の回線！１ＩＩＩ′ｎ回路を
含む通話回路の電源回路の回路図であり、従来例の第２
図と同一の構成には同一の符号を付して説明を省略する
。第１図の電源回路２１は従来例の第２図のベースバイ
アス抵抗１５のかわりに、カレントミラー回路６を構、
成する電流注入用の第１のトランジスタ８のコレクタ・
エミッタ間の電圧を変動させないための電圧設定回路２
２を付加したものである。

電圧設定回路２２は、ＰＮＰ型の第２のトランジスタ１
４のベースにエミッタを接続したエミッタフォロワのＰ
ＮＰ型の第３のトランジスタ２３を設け、回線ラインに
抵抗２４とダイオード２５と第１の直流電流源２６を直
列に接続し、回線ラインにコレクタが接続され、ダイオ
ード２５と第１のＭ流電流源２６の共通接続点にベース
が接続され、第３のトランジスタ２３のベースと第２の
直流電流源２７にエミッタが接続されたＮＰＮ型の第４
のトランジスタ２８を設けて構成している。

上記構成により、回線ラインより第１の直流電流源２６
に流れる電流工１による抵抗２４の電圧降下分とダイオ
ード２５に生じる電圧降下分、第２の直流電流源２７の
電流Ｉ２によって定まるＮＰＮ型の第４のトランジスタ
２８のＶｅｔの電圧降下分が加算されてＰＮＰ型の第３
のトランジスタ２３のベース電圧が確定される。このベ
ース電圧よりエミッタフォロワ用ＰＮＰ型の第３のトラ
ンジスタ２３のＶｅｔの電圧上昇分とＰＮＰ型の第２の
トランジスタ１４のＶａ　Ｅの電圧上昇分によってカレ
ントミラー回路６の出力、側の電流注入用ＰＮＰ型の第
１のトランジスタ８のコレクタ電圧は定まる。ここでＰ
ＮＰ型、ＮＰＮ型トランジスタ１４．２３．２８のＶ・
Ｅとダイオード２５のＶｏはほぼ等しいので、カレント
ミラー回路６のＰＮＰ型の第１のトランジスタ８のコレ
クタとエミッタの電位差は抵抗２４に生じる電位差とほ
ぼ等しくなる。つまり第１のトランジスタ８のコレクタ
電圧は回線ライン、電圧に依存し、コレクタ・エミッタ
電圧は変化しない。

したがって電流注入用ＰＮＰ型の第１のトランジスタ８
のアー−り効果はなくなり、第１のトランジスタ８を従
来のラティラルＰＮＰ型トランジスタからパーティカル
ＰＮＰ型トランジスタに変えることができる。またパー
ティカルＰＮＰ型トランジスタにすることによりｈＦＥ
は大きくなるので回線ラインから見た交流インピーダン
スを高くすることができ、さらに大きな電流を１つのト
ランジスタに流すことができるため、従来より素子数を
減らし、素子の面積を減らすことができ、電源回路２１
のチップ占有面積を従来より大幅に減少させることも可
能となる。

また、第１のトランジスタ８のアーり効果がなくなり交
流インピーダンスに何ら影響を与えなくなると、電源回
路２１にて交流インピーダンスに影響するのは、カスケ
ード接続されている第２のトランジスタ１２のアーり抵
抗であるが、このトランジスタ１２のアーリ抵抗はｈＦ
Ｅ倍され交流インピーダンスが高い状態にあるため無視
することができ、第２のトランジスタ１２もパーティカ
ルＰＮＰ型トランジスタとすることかで０きる。

発明の効果 以上のように本発明によれば、電流注入用ＰＮＰ型の第
１のトランジスタのコレクタ・エミッタ間の電圧を回線
ラインの電圧に依存しなくすることができ、よ、って第
１のトランジスタのアーリ効宋がなくなり交流インピー
ダンスへの影響がなくなるため、この第１のトランジス
タを従来のラティラルＰＮＰ型トランジスタからパーテ
ィカルＰＮＰ型トランジスタに変更することができる。

パーティカルＰＮＰ型トランジスタのｈＦＥは大きいの
で回線ラインから見た交流インピーダンスを高くするこ
とができ、また交流インピーダンスは高い状態になるの
で第２のトランジスタのアーリ抵抗の影響を無視するこ
とができ、第２のトランジスタもパーティカルＰＮＰ型
トランジスタとすることができる。第１および第２のト
ランジスタをパーティカルＰＮＰ型トランジスタにする
ことにより、半導体チップ面積が小さくなり、またパー
ティカルＰＮＰ型トランジスタはｈＦＥが大きいため従
来より第１のトランジスタの素子数を減らすことができ
、半導体チップの電源回路における占有面積を減少する
ことができ、コストを下げることも可能である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回線制御回路を備えた
通話回路の電源回路の回路図、第２図は従来の７−り効
果がそのまま現われる通話回路の電源回路の回路図、第
３図は通話回路の電源回路に要求される注入電流と端子
電圧の特性図である。 ８・・・電流注入用ＰＮＰ型の第１のトランジスタ、１
４・・・ＰＮＰ型の第２のトランジスタ、２１・・・電
源回路、２２・・・電圧設定回路、２３・・・エミッタ
フォロワのＰＮＰ型の第３のトランジスタ、２４・・・
抵抗、２５・・・ダイオード、２６・・・第１の直流電
流源、２７・・・第２の直流電流源、２８・・・ＮＰＮ
型の第４のトランジスタ。 代理人　　　森　　本　　義　　弘 第１図 、２／ ２ｆ−−・覧潔目先 ２２、・」浜改支）４洛

Claims (1)

【特許請求の範囲】
1. １、回線ラインに接続された通話回路の電源回路の回線
   制御回路であつて、前記回線ラインにエミッタが接続さ
   れた電流注入用ＰＮＰ型の第１のトランジスタのコレク
   タにカスケード接続したＰＮＰ型の第２のトランジスタ
   を設け、前記第２のトランジスタのベースにエミッタを
   接続したエミッタフォロワのＰＮＰ型の第３のトランジ
   スタを設け、前記回線ラインに抵抗とダイオードと第１
   の直流電流源を直列に接続し、前記回線ラインにコレク
   タが接続され、前記ダイオードと第１の直流電流源の共
   通接続点にベースが接続され、前記第３のトランジスタ
   のベースと第２の直流電流源にエミッタが接続されたＮ
   ＰＮ型の第４のトランジスタを設けた回線制御回路。