KR20080063116A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR20080063116A KR20080063116A KR1020070137351A KR20070137351A KR20080063116A KR 20080063116 A KR20080063116 A KR 20080063116A KR 1020070137351 A KR1020070137351 A KR 1020070137351A KR 20070137351 A KR20070137351 A KR 20070137351A KR 20080063116 A KR20080063116 A KR 20080063116A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- capacitor
- wiring
- capacitors
- conductive film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 154
- 239000003990 capacitor Substances 0.000 claims abstract description 194
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000010408 film Substances 0.000 claims description 257
- 239000000758 substrate Substances 0.000 claims description 30
- 239000010409 thin film Substances 0.000 claims description 30
- 238000009499 grossing Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 230000008569 process Effects 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 48
- 239000012535 impurity Substances 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 238000002425 crystallisation Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000008025 crystallization Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 239000010936 titanium Substances 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 6
- 229940079593 drug Drugs 0.000 description 6
- 239000003814 drug Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000036541 health Effects 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000002294 plasma sputter deposition Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000005499 laser crystallization Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 125000001424 substituent group Chemical group 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 235000013361 beverage Nutrition 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000036760 body temperature Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 235000013305 food Nutrition 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000575 pesticide Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 제작 공정이 간략화되어, 용량 소자의 면적이 축소화된 승압 회로를 갖는 반도체 장치를 제공하는 것을 과제로 한다.
직렬로 접속되어, 제 1 입력 단자부로부터 출력 단자부로 정류 작용을 나타내는 복수의 정류 소자와, 제 2 입력 단자부에 접속되어, 서로 반전하는 신호가 입력되는 제 1 배선 및 제 2 배선과, 각각 제 1 전극, 절연막 및 제 2 전극을 갖고, 승압된 전위를 유지하는 복수의 용량 소자로 구성되는 승압 회로를 갖고, 복수의 용량 소자는 제 1 전극 및 제 2 전극이 도전막으로 형성된 용량 소자와, 적어도 제 2 전극이 반도체막으로 형성된 용량 소자를 갖고, 복수의 용량 소자에 있어서 적어도 1단째의 용량 소자를 제 1 전극 및 제 2 전극이 도전막으로 형성된 용량 소자로 한다.
승압 회로, 용량 소자, 정류 소자, 다이오드-접속 박막 트랜지스터
Description
본 발명은 승압 회로를 갖는 반도체 장치에 관한 것으로, 특히 전원 전압으로부터 고전위를 공급하는 승압 회로를 갖는 반도체 장치에 관한 것이다.
승압 회로는 CCD, 유기 EL 소자, 저온 폴리실리콘 액정 소자, 백색 발광 다이오드, RF 회로, 다전원 시스템 등 다양한 목적으로 사용되고 있다. 예를 들면, 플래시 메모리 등의 반도체 장치에 있어서 저전압화됨에 따라, 데이터의 기록이나 소거에 필요한 고전압을 얻기 위해서 전원 전압의 승압이 행하여지고 있다. 최근에는 반도체 장치의 집적회로가 고집적화됨에 따라, 소면적이며 효율 좋고, 고전압을 발생하는 승압 회로가 다양한 분야에서 기대되고 있다.
승압 회로의 면적을 저감하기 위해서, 커패시터(용량 소자)로서, 도전형을 갖는 반도체 기판을 사용한 MOS 커패시터나 고유전율을 갖는 절연막을 사용하는 것이 제안되어 있다(예를 들면, 특허문헌 1). 특허문헌 1에서는 MOS 커패시터의 한쪽 전극을 도전형을 갖는 반도체 기판, 다른쪽 전극을 게이트 전극에 대응하는 도전막으로 하고, 2개의 전극 간에 트랜지스터의 게이트 절연막에 대응하는 절연막을 형성함으로써, 단위 면적당의 정전 용량을 크게 하고 있다.
[특허문헌 1] 일본 공개특허공보 2003-297936호
그렇지만, 반도체 장치에 있어서 승압 회로 등의 소자를 박막 트랜지스터(이하, 「TFT」라고도 기재함)로 형성하고, 용량 소자의 한쪽 전극을 도전형을 갖는 반도체막으로 형성하는 경우, 기판 상에 반도체막을 형성한 후에 용량 소자의 한쪽 전극이 되는 반도체막에 선택적으로 불순물 원소를 도입할 필요가 있다. 그 결과, 제작 공정의 증가 또는 불순물 원소를 도입하지 않는 반도체막으로의 오염이 우려된다. 또한, 용량 소자의 전극으로서, 불순물 원소를 도입하지 않는 반도체막을 사용하는 경우, 용량 소자의 일단에 걸리는 전압(입력 전압으로부터 정류 소자의 문턱 전압을 뺀 전압)이 박막 트랜지스터형의 용량 소자의 문턱 전압보다 작아졌을 때에, 용량으로서 기능하지 못할 우려가 있다.
본 발명은 상기 문제를 감안하여, 제작 공정이 간략화되고, 용량 소자의 면적이 축소화된 승압 회로를 갖는 반도체 장치를 제공하는 것을 과제로 한다.
본 발명의 반도체 장치는 직렬로 접속되어, 제 1 입력 단자부로부터 출력 단자부로 정류 작용을 나타내는 복수의 정류 소자와, 제 2 입력 단자부에 접속되어, 서로 반전하는 신호가 입력되는 제 1 배선 및 제 2 배선과, 각각 제 1 전극, 절연막 및 제 2 전극을 갖는 용량 소자로 구성되는 승압 회로를 갖고, 제 1 전극은 복수의 정류 소자에 있어서, 인접하여 형성된 한쪽의 정류 소자의 출력부 및 다른쪽의 정류 소자의 입력부에 접속되고, 상기 제 2 전극은 상기 제 1 배선 또는 상기 제 2 배선에 접속되어 있고, 복수의 용량 소자는 제 1 전극 및 제 2 전극이 도전막으로 형성된 용량 소자와, 적어도 제 2 전극이 반도체막으로 형성된 용량 소자를 갖고, 복수의 용량 소자에 있어서, 적어도 1단째의 용량 소자를 제 1 전극 및 제 2 전극이 도전막으로 형성된 용량 소자로 한다.
또한, 본 발명의 반도체 장치는 상기 구성에 있어서, 정류 소자는 다이오드 접속의 박막 트랜지스터이며, 박막 트랜지스터의 게이트 전극과, 1단째의 용량 소자의 제 1 전극과, 제 2 전극이 반도체막으로 형성된 용량 소자의 제 1 전극이 동일 재료로 형성한 구성으로 할 수 있다.
또한, 본 발명의 반도체 장치는 직렬로 접속되어, 제 1 입력 단자부로부터 출력 단자부로 정류 작용을 나타내는 제 1 정류 소자, 제 2 정류 소자 및 제 3 정류 소자를 적어도 포함하는 복수의 정류 소자와, 제 2 입력부에 접속된 제 1 배선 및 제 2 배선과, 제 1 단째에 형성되는 제 1 용량 소자와 제 2 단째에 형성되는 제 2 용량 소자를 구비하는 복수의 용량 소자로 구성되는 승압 회로를 갖고, 복수의 용량 소자는 제 1 전극 및 제 2 전극이 도전막으로 형성된 용량 소자와, 적어도 제 2 전극이 반도체막으로 형성된 용량 소자를 갖고, 상기 제 1 용량 소자의 제 1 전극은 제 1 정류 소자의 출력부와 제 2 정류 소자의 입력부에 접속되어 제 1 용량 소자의 제 2 전극은 상기 제 1 배선에 접속되고, 제 2 용량 소자의 제 1 전극은 제 2 정류 소자의 출력부와 제 3 정류 소자의 입력부에 접속되고, 제 2 용량 소자의 제 2 전극은 제 2 배선에 접속되고, 적어도 제 1 용량 소자를, 제 1 전극 및 제 2 전극이 도전막으로 형성된 용량 소자로 한다. 또한, 제 2 용량 소자를 제 2 전극 이 반도체막으로 형성된 용량 소자로 하여도 좋다.
본 발명에 의하면, 승압 회로의 용량 소자에 박막 트랜지스터형의 용량 소자를 형성함으로써, 면적을 축소화할 수 있다. 또한, 용량 소자의 한쪽 전극을 TFT의 채널 형성 영역을 구성하는 반도체막과 동일한 반도체막으로 형성함으로써, 반도체막으로의 불순물 원소 도입이 불필요하게 되어 제작 공정을 간략화할 수 있고, 마스크의 삭감에 의한 저비용화를 도모할 수 있다. 또한, 승압 회로에 형성된 복수단의 용량 소자에 있어서, 적어도 1단째의 용량 소자를 2개의 전극이 도전막으로 구성되는 용량 소자로 형성하고, 다른 단의 용량 소자를 반도체막을 사용한 용량 소자로 형성함으로써, 1단째의 용량 소자의 일단에 걸리는 전압이 반도체막을 사용한 용량 소자의 문턱 전압보다 낮아진 경우에도 전하를 축적할 수 있기 때문에, 면적을 축소화하고 또 승압 회로의 적정한 동작을 할 수 있다.
이하에, 본 발명의 실시 형태를 도면에 기초하여 설명한다. 단, 본 발명은 다양한 다른 형태로 실시하는 것이 가능하고, 본 발명의 취지 및 그 범위로부터 벗어나지 않고 그 형태 및 상세를 변경할 수 있다는 것은 당업자라면 용이하게 이해된다. 따라서, 본 실시 형태의 기재 내용에 한정하여 해석되지 않는다. 또, 실시 형태를 설명하기 위한 전 도면에 있어서, 동일 부분 또는 동일 기능을 갖는 부분에는 동일 부호를 붙이고, 그 반복 설명은 생략한다.
(실시 형태 1)
본 실시 형태에서는 본 발명의 반도체 장치의 승압 회로의 일 구성예에 관해서 도면을 참조하여 설명한다.
본 실시 형태에서 제시하는 반도체 장치는 2개의 도전막 간에 절연막이 형성된 용량 소자와, 박막 트랜지스터형의 용량 소자를 사용하여 구성된 승압 회로를 갖는다. 박막 트랜지스터형의 용량 소자는 제 2 전극이 TFT의 채널 형성 영역을 구성하는 반도체막에 대응하는 반도체막으로 형성되고, 절연막이 TFT의 게이트 절연막에 대응하는 절연막으로 형성되고, 제 1 전극이 TFT의 게이트 전극에 대응하는 도전막으로 형성된 용량 소자를 말하며, 반도체 장치에 있어서 다른 집적회로에 형성되는 스위치 등으로서 기능하는 TFT와 동일한 공정에서 형성된다. 이하, 본 실시 형태에서 제시하는 승압 회로를 구비하는 반도체 장치의 구체적인 구성에 관해서 설명한다.
본 실시 형태에서 제시하는 반도체 장치에 있어서의 승압 회로는 2개의 도전막 간에 절연막이 형성된 용량 소자(양극성)와, 적어도 한쪽 전극이 반도체막으로 형성된 박막 트랜지스터형의 용량 소자(단극성)의 2개가 조합되어 구성되어 있다. 여기에서는, 제 1 입력 단자부(101)와, 제 2 입력 단자부(102)와, 출력 단자부(103)와, 제 1 용량 소자(205_1) 내지 제 n 용량 소자(205_n)와, 제 1 다이오드(104_1) 내지 제 n 다이오드(104_n)와, 인버터(106)를 갖고 있다. 제 1 다이오드(104_1) 내지 제 n 다이오드(104_n)는 직렬로 접속되고, 제 1 입력 단자부(101)로부터 출력 단자부(103)로 정류 작용을 갖는 정류 소자이다. 여기에서는, 제 1 입 력 단자부(101)는 제 1 다이오드(104_1)의 한쪽 전극에 접속되고, 제 1 다이오드(104_1)의 다른쪽 전극은 제 2 다이오드(104_2)의 한쪽 전극 및 제 1 용량 소자(205_1)의 전극에 접속되어 있다(도 1 참조).
또한, 도 1에 도시한 구성에 있어서, 박막 트랜지스터형의 용량 소자는 한쪽의 전극(제 2 전극)을 반도체막으로 형성하고, 다른쪽의 전극(제 1 전극)을 도전막으로 형성한 구성으로 한다. 구체적으로는, 제 2 전극을 다른 집적회로 등에 형성하는 TFT의 채널 형성 영역을 구성하는 반도체막에 대응하는 반도체막으로 형성하고, 제 1 전극을 TFT의 게이트 전극에 대응하는 도전막으로 형성하고, 절연막을 TFT의 게이트 절연막에 대응하는 절연막으로 형성한다. 그로 인해, 제 2 전극이 되는 반도체막에 불순물 원소를 도입하는 공정이 불필요해지기 때문에, 제작 공정을 간략화할 수 있다.
제 2 입력 단자부(102)는 제 1 배선(107a)과 제 2 배선(107b)에 접속되어 있다. 제 1 배선(107a)은 제 1 용량 소자(205_1), 제 3 용량 소자(205_3) 등의 홀수단의 용량 소자의 한쪽 전극에 각각 접속되어 있다. 또한, 제 2 배선(107b)은 제 2 용량 소자(205_2), 제 4 용량 소자(20)에 각각 접속되어 있다.
제 1 입력 단자부(101)에는 소정의 전압(예를 들면, 전원 전압)이 입력되고, 출력 단자부(103)로부터 승압된 전압이 출력된다. 또한, 제 2 입력 단자부(102)에는 클록 신호가 입력되고, 인버터(106)에 의해 제 1 배선(107a)과 제 2 배선(107b)에 각각 반전한 신호(「하이(High)」 또는 「로우(Low)」)가 각각 입력된다. 따라 서, 일정 기간마다, 제 1 배선(107a)에 접속된 홀수단의 용량 소자(제 1 용량 소자(205_1), 제 3 용량 소자(205_3) 등)의 한쪽의 전극과, 제 2 배선(107b)에 접속된 짝수단의 용량 소자(제 2 용량 소자(205_2), 제 4 용량 소자(205_4) 등)의 한쪽의 전극에, 각각 하이, 로우가 인가된다.
또, 여기에서는, 제 1 배선(107a)과 제 2 배선(107b)에, 각각 반전한(위상이 180° 다름) 클록 신호를 입력하기 위해서, 제 2 입력 단자부(102)와 제 2 용량 소자(205_2)의 한쪽 전극과 접속하도록 인버터(106)를 형성한 구성으로 하고 있다. 또한, 인버터(106)를 형성하지 않고, 위상이 다른 클록 신호를 각각 입력하는 구성으로 하여도 좋다.
또한, 본 실시 형태에서 제시하는 승압 회로는 적어도 1단째의 용량 소자(여기에서는 제 1 용량 소자(205_1)를 제 1 도전막과 제 2 도전막 간에 절연막을 형성한 구성으로 하고, 다른 용량 소자(여기에서는, 제 2 용량 소자(205_2) 내지 제 n 용량 소자(205_n)를 박막 트랜지스터형의 구성으로 형성한다. 이것은, 제 1 용량 소자(205_1)를 박막 트랜지스터형의 용량 소자로 형성한 경우, 박막 트랜지스터형의 용량 소자의 일단에 걸리는 전압(입력 전압으로부터 정류 소자의 문턱 전압을 뺀 전압)이 박막 트랜지스터형의 용량 소자의 문턱 전압보다 낮아지면, 용량으로서 기능하지 못하는 문제가 있기 때문이다. 또, 본 명세서에 있어서, 1단째의 용량 소자란, 승압 회로에 형성된 복수의 용량 소자에 있어서, 가장 낮은 전위가 유지되는 용량 소자를 말한다. 여기에서는, 제 1 입력 단자부(101)와 접속된 1단째의 다이오드가 되는 제 1 다이오드(104_1)의 출력부 및 제 2 다이오드(104_2)의 입력부에 접속된 제 1 용량 소자(205_1)가 1단째의 용량 소자가 된다. 또한, 1단째의 용량 소자를 제 1 다이오드(104_1)의 출력부가 아닌 입력부와 접속하도록 형성한 구성으로 해도 좋다.
이와 같이, 승압 회로에서, 제 1 도전막과 제 2 도전막 간에 절연막을 형성한 구성만으로 이루어지는 용량 소자로 형성하는 것은 아니며, 박막 트랜지스터형의 용량 소자를 형성함으로써, 용량 소자를 구성하는 절연막의 막 두께를 얇게 형성할 수 있기 때문에, 용량 소자의 면적을 작게 할 수 있다. 더욱이, 박막 트랜지스터형의 용량 소자를 형성함으로써, 미리 다른쪽의 전극과 겹치는 반도체막에 불순물 원소를 도입하는 공정을 생략할 수 있기 때문에 공정을 간략화하여 저비용화를 도모할 수 있다. 요컨대, 도 1에서 도시한 구성으로 함으로써, 용량 소자의 면적의 저감 및 승압 회로의 적정한 동작을 실현할 수 있다.
또한, 본 실시 형태에서는 적어도 제 1 용량 소자(205_1)를 도전막 사이에 게이트 절연막과는 다른 절연막을 형성한 구성으로 하고 있고, 제 1 용량 소자(205_1)와 다른 용량 소자(여기에서는, 제 2 용량 소자(205_2) 내지 제 n 용량 소자(205_n)를 같은 용량값으로 하는 경우, 제 1 용량 소자(205_1)와 제 2 용량 소자(205_2)는 일반적으로 소자 면적이 다르다. 통상, 게이트 절연막은 게이트 절연 막과는 다른 절연막보다 얇고, 제 1 용량 소자(205_1)는 제 2 용량 소자(205_2)보다 커진다.
또, 제 1 다이오드(104_1) 내지 제 n 다이오드(104_n)는 정류 기능을 갖는 소자라면 좋고, 예를 들면, PN 다이오드, PIN 다이오드, 쇼트키 다이오드, MIM(Metal Insulator Metal) 다이오드, MIS(Metal Insulator Semiconductor) 다이오드, 다이오드 접속의 트랜지스터 등으로 형성할 수 있다.
다음에, 본 실시 형태의 반도체 장치의 승압 회로의 동작에 관해서 도 1을 사용하여 간단하게 설명한다.
도 1에 도시하는 승압 회로는 n 개의 다이오드(104_1 내지 104_n)와 용량 소자(205_1 내지 205_n)와, 인버터(106)로 구성되고, 클록 신호를 입력함으로써, 입력 전압을 VIN, 다이오드의 순방향 전압을 VF로 하였을 때에 출력은 (VIN-VF)×n의 전압을 얻을 수 있다. 제 2 입력 단자부(102)로부터 출력된 클록 신호가 용량 소자(205_1, 205_3)의 일단으로 입력된다. 또한, 제 2 입력 단자부(102)로부터 출력되고, 인버터(106)에 의해서 반전된 신호가 용량 소자(205_2)의 일단으로 입력된다. 다이오드(104_2)로부터 본 애노드를 A, 캐소드를 B로 한다. 클록 신호 및 그 반전신호에 의해 애노드 A 및 캐소드 B에 각각 전하가 공급된다. 그리고 애노드 A와 캐소드 B의 전위차가 다이오드의 순방향 전압 VF를 초과하였을 때에 전류가 흘러, 캐소드측을 승압한다. 이 때 상승하는 전압은 (VIN-VF)가 된다. 회로가 직렬로 복수 접속되어 있는 경우, 1단 진행할 때마다 출력 전압이 (VIN-VF)분만큼 상승한다. 도 1의 경우는 n 단 직렬로 접속되어 있기 때문에 출력 전압은 (VIN-VF)×n 분만큼 상승하게 된다. 이렇게 하여 도 1의 회로는 승압 회로로서 작용한다.
다음에, 본 발명의 반도체 장치의 승압 회로의 구체적인 구성에 관해서 도 2, 도 3을 사용하여 설명한다. 또, 도 2는 반도체 장치의 승압 회로의 상면도의 모식도이고, 도 3은 도 2에 있어서의 A1-A2간 및 B1-B2간의 단면도의 모식도이다. 도 2, 도 3에서는 상기 도 1의 다이오드를 다이오드 접속의 박막 트랜지스터로 형성한 경우를 도시하고 있다.
도 2, 도 3에 도시하는 반도체 장치는 기판(110) 상에 절연막(111)을 개재하여 섬형으로 형성된 반도체막(113, 114)과 상기 반도체막(113, 114)의 상방에 게이트 절연막(115)을 개재하여 형성된 도전막(117, 118)과, 게이트 절연막(115) 상에 형성된 제 1 도전막(218)과, 게이트 절연막(115)과 도전막(117, 118)을 덮어 형성된 절연막(119)과, 상기 절연막(119) 상에 형성된 도전막(120a, 120b, 121b) 및 제 2 도전막(231)을 갖고 있다.
반도체막(113)은 도전막(117)의 하방에 형성된 채널 형성 영역(113a)과, 채널 형성 영역(113a)에 의해 이격하여 형성된 불순물 영역(113b)을 갖고 있고, 이격하여 형성된 불순물 영역(113b)에 도전막(120a, 120b)이 전기적으로 접속되어 있다. 또한, 이격하여 형성된 불순물 영역(113b)을 소스 영역 또는 드레인 영역이라고 하고, 도전막(120a, 120b)을 소스 전극 또는 드레인 전극이라고 한다.
반도체막(113), 게이트 절연막(115) 및 게이트 전극으로서 기능하는 도전 막(117)으로 구성되는 박막 트랜지스터는 도전막(117)과 소스 전극 또는 드레인 전극으로서 기능하는 도전막(120a)이 전기적으로 접속되어 있고, 다이오드로서 기능한다. 또한, 도전막(120a)은 도 1에 있어서의 제 1 다이오드(104_1)의 한쪽 전극에 상당하고, 도전막(120b)은 제 1 다이오드(104_1)의 다른쪽의 전극에 상당한다.
반도체막(114)은 도전막(118)의 하방에 형성된 영역(114a)과, 영역(114a)에 의해 이격하여 형성된 불순물 영역(114b)을 갖고 있고, 이격하여 형성된 불순물 영역(114b)에 도전막(121b)이 전기적으로 접속되어 있다. 또한, 이격하여 형성된 불순물 영역(114b)은 반도체막(113)의 소스 영역 또는 드레인 영역으로서 기능하는 불순물 영역(113b)과 동시에 형성된다.
또한, 반도체막(114)에 있어서, 영역(114a)은 반도체막(113)의 채널 형성 영역(113a)과 동일하게 형성된다. 따라서, 영역(114a)과 채널 형성 영역(113a)에 포함되는 불순물 원소는 대략 동일하게 되어 있다.
또, 반도체막(114), 게이트 절연막(115) 및 도전막(118)으로 구성되는 박막 트랜지스터형의 용량 소자는 이격하여 형성된 불순물 영역(114b)에 접속하는 도전막(121b)이 형성되어 있다. 또한, 반도체막(114)은 도 1에 있어서의 제 2 용량 소자(205_2) 내지 제 n 용량 소자(205_n)의 제 2 전극에 상당하고, 도전막(118)은 도 1에 있어서의 제 2 용량 소자(205_2) 내지 제 n 용량 소자(205_n)의 제 1 전극에 상당한다. 또한, 반도체막(114)의 불순물 영역(114b)은 도전막(121b)을 통하여 제 2 배선(107b)과 전기적으로 접속되어 있다.
또한, 제 1 용량 소자(205_1)는 제 1 도전막(218)과 절연막(119)과 제 2 도전막(231)으로 형성할 수 있다. 제 1 도전막(218)은 도전막(117), 도전막(118)과 동일 재료로 형성하고, 제 2 도전막(231)은 도전막(120a, 120b, 121b)과 동일 재료로 형성할 수 있다.
이와 같이, 용량 소자의 절연막으로서 게이트 절연막을 사용함으로써 용량 소자의 면적을 작게 할 수 있기 때문에, 반도체 장치의 소형화를 달성할 수 있다. 또한, 박막 트랜지스터형의 용량 소자를 사용하는 경우, 한쪽의 전극을 집적회로에 형성된 TFT의 채널 형성 영역을 구성하는 반도체막에 대응하는 반도체막으로 형성함으로써, 제조 공정의 간략화나 마스크의 삭감이 가능해지고, 그 결과 저비용화를 실현할 수 있다. 또한, 2개의 전극이 도전막으로 형성된 용량 소자와, 한쪽 전극이 반도체막으로 형성된 박막 트랜지스터형의 용량 소자를 조합하여 형성하는 경우, 적어도 1단째의 용량 소자를 2개의 전극이 도전막으로 형성된 구성으로 함으로써, 용량 소자의 면적의 저감 및 승압 회로의 적정한 동작을 실현할 수 있다.
또한, 도 2, 도 3에서는 용량 소자에 있어서, 불순물 영역(114b)과 전기적으로 접속하는 도전막(121b)이 도전막(118)과 겹치지 않는 경우를 도시하였지만, 도전막(121b)이 도전막(118)을 덮도록 형성하여도 좋다(도 4, 도 5 참조). 이렇게 형성한 경우, 용량이 증가하는 것에 의한 면적의 축소화나 특성의 향상을 얻을 수 있다. 또, 도 4는 반도체 장치의 승압 회로의 상면도의 모식도이고, 도 5는 도 4에 있어서의 A1-A2간 및 B1-B2간의 단면도의 모식도이다.
또, 본 실시 형태에서 제시한 반도체 장치의 구성은 본 명세서에 있어서의 다른 실시 형태의 반도체 장치의 구성과 자유롭게 조합하여 실시할 수 있다.
(실시 형태 2)
본 실시 형태에서는 상기 실시 형태에서 제시한 반도체 장치의 제작 방법의 일례에 관해서 도 6, 도 7을 참조하여 설명한다.
우선, 기판(110) 상에, 하지(base)가 되는 절연막(111)을 형성한다. 기판(110)은 유리 기판, 석영 기판, 금속 기판이나 스테인리스 기판의 일 표면에 절연막을 형성한 것, 본 공정의 처리 온도에 견딜 수 있는 내열성이 있는 플라스틱기판 등을 사용하면 좋다. 이러한 기판(110)이면, 그 면적이나 형상에 큰 제한은 없으므로, 기판(110)으로서, 예를 들면, 1변이 1미터 이상이고, 직사각형상인 것을 사용하면, 생산성을 각별히 향상시킬 수 있다. 이러한 이점은 원형의 실리콘기판을 사용하는 경우와 비교하면, 큰 우위점이다. 또한, 고속 동작이 필요하게 되는 회로를 형성하는 경우에는 SOI(Silicon On Insulator) 기판을 사용해도 좋다. 또한, 기판(110)과 절연막(111)의 사이에, 박리층을 사용하면, 박막 트랜지스터를 갖는 층을, 도전막 등이 형성된 기판으로 전치할 수 있고, 그 결과, 박막 트랜지스터에 접속된 도전막과, 전치할 곳의 기판상의 도전막과의 접속을 간편하게 할 수 있다.
절연막(111)은 스퍼터법이나 플라즈마 CVD법 등에 의해, 규소의 산화물 또는 규소의 질화물을 포함하는 층을 형성한다. 규소의 산화물 재료란 규소(Si)와 산소(0)를 포함하는 물질이고, 산화규소, 산화질화규소, 질화산화규소 등이 해당한다. 규소의 질화물 재료란 규소와 질소(N)를 포함하는 물질이고, 질화규소, 산화 질화규소, 질화산화규소 등이 해당한다. 하지가 되는 절연막은 단층 또는 적층이어도 좋고, 예를 들면, 하지가 되는 절연막이 2층 구조인 경우, 1층째를 질화산화규소층으로 형성하고, 2층째를 산화질화규소층으로 형성한다. 하지가 되는 절연막이 3층 구조인 경우, 1층째의 절연막으로서 산화규소층을 형성하고, 2층째의 절연막으로서 질화산화규소층을 형성하고, 3층째의 절연막으로서 산화질화규소층을 형성하면 좋다. 또는, 1층째의 절연막으로서 산화질화규소층을 형성하고, 2층째의 절연막으로서 질화산화규소층을 형성하고, 3층째의 절연막으로서 산화질화규소층을 형성하면 좋다. 하지가 되는 절연막은 기판(110)으로부터의 불순물의 침입을 방지하는 블로킹막으로서 기능한다.
다음에, 절연막(111) 상에 비정질 반도체막(예를 들면 비정질규소를 포함하는 층)을 형성한다. 비정질 반도체막은 스퍼터법, LPCVD법, 플라즈마 CVD법 등에 의해, 25 내지 200nm(바람직하게는 30 내지 150nm)의 두께로 형성한다. 계속해서, 비정질 반도체막을 레이저 결정화법, RTA 또는 퍼니스어닐로를 사용하는 열결정화법, 결정화를 조장하는 금속원소를 사용하는 열결정화법, 결정화를 조장하는 금속원소를 사용하는 열결정화법과 레이저 결정화법을 조합한 방법 등에 의해 결정화하여, 결정질 반도체막을 형성한다. 그 후, 얻어진 결정질 반도체막을 소망의 형상으로 패터닝하여, 결정질 반도체막(113, 114)을 형성한다(도 6a 참조).
결정질 반도체막(113, 114)의 제작 공정의 일례를 이하에 간단히 설명하면, 우선, 플라즈마 CVD법을 사용하여, 막 두께 66nm의 비정질 반도체막을 형성한다. 다음에, 결정화를 조장하는 금속원소인 니켈을 포함하는 용액을 비정질 반도체막 상에 보유시킨 후, 비정질 반도체막에 탈수소화의 처리(500℃, 1시간)와, 열결정화의 처리(550℃, 4시간)를 하여 결정질 반도체막을 형성한다. 그 후, 필요에 따라서 레이저광을 조사하여, 포토리소그래피법을 사용한 패터닝 처리에 의해서 결정질 반도체막(113, 114)을 형성한다. 레이저 결정화법으로 결정질 반도체막을 형성하는 경우, 연속 발진 또는 펄스 발진의 기체 레이저 또는 고체 레이저를 사용한다. 기체 레이저로서는 엑시머 레이저, YAG 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, 유리 레이저, 루비 레이저, Ti:사파이어 레이저 등을 사용한다. 고체 레이저로서는 Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm이 도핑된 YAG, YVO4, YLF, YAlO3 등의 결정을 사용한 레이저를 사용한다.
또한, 결정화를 조장하는 금속원소를 사용하여 비정질 반도체막을 결정화하면, 저온에서 단시간의 결정화가 가능해지는 데다가, 결정 방향이 일정하다는 장점이 있는 한편, 금속원소가 결정질 반도체막에 잔존하기 때문에 오프 전류가 상승하여, 특성이 안정되지 않다는 결점이 있다. 그래서, 결정질 반도체막 상에, 게터링 사이트로서 기능하는 비정질 반도체막을 형성하면 좋다. 게터링사이트가 되는 비정질 반도체막에는 인이나 아르곤의 불순물 원소를 함유시킬 필요가 있기 때문에, 적합하게는, 아르곤을 고농도로 함유시킬 수 있는 스퍼터법으로 형성하면 좋다. 그 후, 가열처리(RTA법이나 퍼니스어닐로를 사용한 열어닐 등)를 하여, 비정질 반도체막중에 금속원소를 확산시키고, 계속해서, 상기 금속원소를 포함하는 비정질 반도체막을 제거한다. 그렇게 하면, 결정질 반도체막중의 금속원소의 함유량을 저 감 또는 제거할 수 있다.
다음에, 결정질 반도체막(113, 114)을 덮는 게이트 절연막(115)을 형성한다. 게이트 절연막(115)은 플라즈마 CVD법이나 스퍼터법 등에 의해, 규소의 산화물 또는 규소의 질화물을 포함하는 층을, 단층 또는 적층하여 형성한다. 구체적으로는, 산화규소를 포함하는 층, 산화질화규소를 포함하는 층, 질화산화규소를 포함하는 층을, 단층 또는 적층하여 형성한다.
다음에, 게이트 절연막(115) 상에, 제 1 도전막과 제 2 도전막을 적층하여 형성한다(도 6b 참조). 제 1 도전막은 플라즈마 CVD법이나 스퍼터링법 등에 의해, 20 내지 100nm의 두께로 형성한다. 제 2 도전막은 플라즈마 CVD법이나 스퍼터링법 등에 의해, 100 내지 400nm의 두께로 형성한다. 제 1 도전막과 제 2 도전막은 탄탈(Ta), 텅스텐(W), 티탄(Ti), 몰리브덴(Mo), 알루미늄(Al), 동(Cu), 크롬(Cr), 니오브(Nb) 등으로 선택된 원소 또는 이들의 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 형성한다. 또는, 인 등의 불순물 원소를 도핑한 다결정 규소로 대표되는 반도체 재료로 형성한다. 제 1 도전막과 제 2 도전막의 조합의 예를 들면, 질화탄탈층과 텅스텐(W)층, 질화텅스텐층과 텅스텐층, 질화몰리브덴층과 몰리브덴(Mo)층 등을 들 수 있다. 텅스텐이나 질화탄탈은 내열성이 높기 때문에, 제 1 도전막과 제 2 도전막을 형성한 후에, 열활성화를 목적으로 한 가열처리를 할 수 있다. 또한, 2층 구조가 아닌 3층 구조인 경우는 몰리브덴층과 알루미늄층과 몰리브덴층의 적층 구조를 채용하면 좋다.
다음에, 포토리소그래피법을 사용하여 레지스트로 이루어지는 마스크를 형성 하고, 제 1 도전막 및 제 2 도전막에 에칭처리를 하여, 게이트 전극으로서 기능하는 도전막(117, 118)과 용량 소자의 제 1 전극으로서 기능하는 도전막(218)을 형성한다(도 6c 참조).
다음에, 포토리소그래피법에 의해, 레지스트로 이루어지는 마스크를 형성하고, 결정질 반도체막(113, 114)에, 이온도프법 또는 이온주입법에 의해, N 형 또는 P 형의 소망의 불순물 영역(113b, 114b)과, 채널 형성 영역(113a), 영역(114a)을 형성한다. 예를 들면, N 형을 부여하는 경우, N 형을 부여하는 불순물 원소로서, 15족에 속하는 원소를 사용하면 좋다. 예를 들면 인(P), 비소(As)를 사용하여 불순물 원소를 첨가하여, N 형의 불순물 영역을 형성한다. 다음에, P 형을 부여하는 경우, 포토리소그래피법에 의해 레지스트로 이루어지는 마스크를 형성하여, 소망의 결정질 반도체막에, P 형을 부여하는 불순물 원소, 예를 들면 붕소(B)를 첨가하여, P 형 불순물 영역을 형성한다.
다음에, 게이트 절연막(115)과 도전막(117, 118)을 덮도록, 절연막(119)을 형성한다. 절연막(119)은 스퍼터법, CVD법, SOG법, 액적토출법 등에 의해, 규소의 산화물이나 규소의 질화물 등의 무기재료, 폴리이미드, 폴리아미드, 벤조사이클로부텐, 아크릴, 에폭시, 실록산 등의 유기재료 등으로 형성한다. 실록산이란 실리콘(Si)과 산소(0)의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와 플루오로기를 사용하여도 좋다. 또한, 게이트 절연막과 도전막을 덮는 절연막 은 단층 또는 적층이어도 좋고, 3층 구조인 경우, 1층째의 절연막에 산화규소를 포함하는 층을 형성하고, 2층째의 절연막에 수지를 포함하는 층을 형성하고, 3층째의 절연막에 질화규소를 포함하는 층을 형성하면 좋다.
또, 절연막(119)을 형성하기 전, 또는 절연막(119)중의 1개 또는 복수의 박막을 형성한 후에, 반도체막의 결정성의 회복이나 반도체막에 첨가된 불순물 원소의 활성화, 반도체막의 수소화를 목적으로 한 가열처리를 하면 좋다. 가열처리에는 열어닐, 레이저어닐법 또는 RTA법 등을 적용하면 좋다.
다음에, 포토리소그래피법에 의해 절연막(119)을 에칭하여, 불순물 영역(113b, 114b)을 노출시키는 콘택트홀을 형성한다(도 7a 참조). 계속해서, 콘택트홀을 충전하도록, 도전막(154)을 형성한다(도 7b 참조).
도전막(154)은 플라즈마 CVD법이나 스퍼터링법 등에 의해, 티탄(Ti), 알루미늄(Al), 네오듐(Nd)으로부터 선택된 원소, 또는 이들의 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로, 단층 또는 적층으로 형성한다. 알루미늄을 주성분으로 하는 합금 재료는 예를 들면, 알루미늄을 주성분으로 하여 니켈을 포함하는 재료, 또는, 알루미늄을 주성분으로 하여, 니켈과, 탄소와 규소의 한쪽 또는 양쪽을 포함하는 합금 재료에 상당한다. 도전막(120a 내지 121b)은 예를 들면, 배리어층과 알루미늄실리콘(A1-Si)층과 배리어층의 적층 구조, 배리어층과 알루미늄실리콘(Al-Si)층과 질화티탄층과 배리어층의 적층 구조를 채용하면 좋다. 또, 배리어층이란, 티탄, 티탄의 질화물, 몰리브덴, 또는 몰리브덴의 질화물로 이루어지는 박막에 상당한다. 알루미늄이나 알루미늄 실리콘은 저항치가 낮고, 저가이기 때문 에, 도전막(120a 내지 121b)을 형성하는 재료로서 적합하다. 또한, 상층과 하층의 배리어층을 형성하면, 알루미늄이나 알루미늄실리콘의 힐로크(hillock)의 발생을 방지할 수 있다. 또한, 환원성이 높은 원소인 티탄으로 이루어지는 배리어층을 형성하면, 결정질 반도체막 상에 얇은 자연산화막이 되어 있었다고 해도, 이 자연산화막을 환원하여, 결정질 반도체막과 양호한 콘택트를 취할 수 있다.
다음에, 도전막(154)을 선택적으로 에칭함으로써, 소스 전극 또는 드레인 전극으로서 기능하는 도전막(120a, 120b, 121a, 121b)과, 용량 소자의 제 2 전극으로서 기능하는 도전막(231)을 형성한다(도 7c 참조).
이상의 공정을 거쳐서, 반도체막(113), 게이트 절연막이 되는 절연막(115) 및 게이트 전극이 되는 도전막(117)을 갖는 박막 트랜지스터와, 제 1 전극이 되는 도전막(218), 절연막(119) 및 제 2 전극이 되는 도전막(231)을 갖는 용량 소자와, 제 2 전극이 되는 반도체막(114), 절연막(115) 및 제 1 전극이 되는 도전막(118)을 갖는 박막 트랜지스터형의 용량 소자를 포함하는 반도체 장치가 얻어진다.
본 실시 형태에서 제시하는 바와 같이, 박막 트랜지스터와 박막 트랜지스터형의 용량 소자와 2개의 전극이 도전막으로 구성되는 용량 소자를 동일 공정에서 제작할 수 있다.
(실시 형태 3)
본 실시 형태에서는 상기 실시 형태에서 제시한 승압 회로를 내장한 메모리를 갖고, 무선으로 정보의 송수신이 가능한 반도체 장치(RFID(Radio Frequency IDentification system)택, RF택, ID택, IC택, 무선택, 전자택, 무선택이라고도 불 림)의 구성에 관해서, 도면을 참조하여 설명한다.
본 실시 형태에서 제시하는 반도체 장치는 비접촉으로 외부의 기기(리더/라이터)와 정보의 송수신이 가능하고, 무전지로 동작하며, 내구성, 내후성이 우수한 등의 특징을 갖는다. 이러한 반도체 장치에는 기능 향상을 위해 메모리를 탑재하는 것이 종종 행하여지고 있다.
본 실시 형태에서 제시하는 반도체 장치는 비접촉으로 데이터의 판독과 기록이 가능한 것을 특징으로 하고, 데이터의 전송 형식은 한 쌍의 코일을 대향으로 배치하여 상호 유도에 의해서 교신을 하는 전자결합방식, 유도전자계에 의해서 교신하는 전자유도방식, 전파를 이용하여 교신하는 전파방식의 3개로 대별되지만, 어느 방식을 사용해도 좋다. 또한, 데이터의 전송에 사용하는 안테나는 2가지의 설치 방법이 있으며, 하나는 복수의 소자 및 기억소자가 형성된 기판 상에 안테나를 설치하는 경우, 다른 하나는 복수의 소자 및 기억소자가 형성된 기판에 단자부를 설치하고, 상기 단자부에 별도의 기판에 형성된 안테나를 접속하여 설치하는 경우가 있다.
본 실시 형태에서는 복수의 소자 및 기억소자가 형성된 기판 상에 안테나를 설치하는 경우의 반도체 장치의 일 구성예를 도 8을 참조하여 설명한다.
도 8에 도시하는 반도체 장치는 기판(400) 상에 안테나회로(401), 클록 발생회로(404), 전원회로(405), 제어회로(412), 메모리회로(413)를 갖는다. 안테나회로(401)는 안테나(402)와 공진용량(403)을 갖고, 전원회로(405)는 평활화회로(406)와 승압 회로(407)를 갖는다. 더욱이, 평활화회로(406)는 교류신호를 정류하는 다 이오드(408)와 평활화 용량(409)을 갖고, 승압 회로(407)는 전압을 승압하기위한 다이오드군(410)과 용량 소자군(411)을 갖는다. 또한, 이들 회로 이외에 데이터 변조/복조회로, 센서 등을 갖고 있어도 좋다.
메모리회로에 데이터를 기록하는 동작을 하기 위해서는 판독할 때 사용하는 전압보다도 전위가 높은 제 2 전압을 가할 필요가 있다. 제 2 전압을 생성하는 방법으로서, 안테나로부터 수신한 신호를 평활화한 전압(제 1 전압)을 바탕으로, 승압 회로를 사용하여 승압하는 방법을 사용할 수 있다. 특히, 상기 실시 형태에서 제시한 반도체 장치의 구성을 적용함으로써, 회로 면적을 축소화할 수 있기 때문에, 반도체 장치의 소형화를 실현하는 것이 가능해진다.
또, 본 실시 형태에서 제시한 반도체 장치의 구성은 본 명세서에 있어서의 다른 실시 형태의 반도체 장치의 구성과 자유롭게 조합하여 실시할 수 있다. 또한 메모리회로로서는 라이트원스(write once) 메모리, EEPROM형 메모리, 플래시 메모리 등을 사용하여도 좋다.
(실시 형태 4)
본 실시 형태에서는 상기 실시 형태에서 제시한 승압 회로를 내장한 무선으로 충전 가능한 배터리(RF(Radio Frequency) 배터리)의 구성에 관해서, 도 9를 사용하여 설명한다. RF 배터리(무선 주파수에 의한 비접촉 전지)는 대상물을 비접촉으로 충전할 수 있고, 또한 운반에 우수한 등의 특징을 갖는다.
도 9에 도시하는 바와 같이, RF 배터리는 제 2 안테나회로(502), 공진용량(503), 정류회로의 용량(504), 평활화 용량(507), 배터리용의 용량(510), 교류신 호를 정류하는 다이오드(505, 506), 역류 방지의 다이오드(509), 레귤레이터회로(508), 승압 회로(511)를 갖는다. 이들 회로 이외에 센서 등을 갖고 있어도 좋다.
다음에, 도 9를 사용하여 RF 배터리의 동작을 설명한다.
전원(500)으로부터 출력된 전력이 제 1 안테나 회로(501)를 통하여 발진되고, RF 배터리의 제 2 안테나 회로(502)에서 수신된다. 다음에, 수신한 전파의 공진을 공진용량(503)을 사용하여 특정한 주파수에 맞춘다. 그 후, 수신한 전압을 용량(504), 및 제 1 다이오드(505)와 제 2 다이오드(506)를 사용하여 정류한다. 그리고, 평활화 용량(507)에 의해서 파형이 평활화된 후, 레귤레이터를 통하여 용량(510)에 충전된다.
RF 배터리는 충전될 때, 전원 전압(예를 들면 2V)이 어떤 문턱값을 초과하지 않으면 충전되지 않는다. 따라서, 문턱 전압 이하의 전압이 입력되었을 때, 그 전력은 충전되지 않는다는 문제가 있다. 따라서, RF 배터리에, 승압 회로(511)를 레귤레이터의 후단, 또는 레귤레이터와는 동일 회로 상의 다른 장소에 설치함으로써, 문턱 전압 이하의 전압이 입력된 경우에도 전력을 축적하는 것이 가능해진다.
또, 본 실시 형태에서 제시한 반도체 장치의 구성은 본 명세서에 있어서의 다른 실시 형태의 반도체 장치의 구성과 자유롭게 조합하여 실시할 수 있다.
(실시 형태 5)
본 실시 형태에서는 상기 실시 형태에서 제시한 무선으로 정보의 송수신이 가능한 반도체 장치의 이용 형태의 일례에 관해서 설명한다. 본 발명의 반도체 장 치의 용도는 광범위하게 걸쳐 있고, 비접촉으로 대상물의 이력 등의 정보를 명확하게 하여, 생산·관리 등에 도움되는 상품이면 어떠한 것에든 적용할 수 있다. 예를 들면, 지폐, 동전, 유가 증권류, 증서류, 무기명 채권류, 포장용 용기류, 서적류, 기록매체, 신변품, 탈것류, 식품류, 의류, 보건용품류, 생활용품류, 약품류 및 전자기기 등에 설치하여 사용할 수 있다. 이러한 예에 관해서 도 10을 사용하여 설명한다.
지폐, 동전이란 시장에 유통되는 금전이고, 특정한 지역에서 화폐와 동일하게 통용하는 것(금권), 기념 코인 등을 포함한다. 유가 증권류란 수표, 증권, 약속 어음 등을 가리킨다(도 10a). 증서류란 운전면허증, 주민표 등을 가리킨다(도 10b). 무기명 채권류란 우표, 상품권, 각종 기프트권 등을 가리킨다(도 10c). 포장용 용기류란 도시락 등의 포장지, 페트병 등을 가리킨다(도 10d). 서적류란 서적, 책 등을 가리킨다(도 10e). 기록매체란 DVD 소프트, 비디오테이프 등을 가리킨다(도 10f). 탈것류란 자전거 등의 차량, 선박 등을 가리킨다(도 10g). 신변품이란 가방, 안경 등을 가리킨다(도 10h). 식품류란 식료품, 음료 등을 가리킨다. 의류란 의복, 신발 등을 가리킨다. 보건용품류란 의료기구, 건강기구 등을 가리킨다. 생활용품류란 가구, 조명기구 등을 가리킨다. 약품류란 의약품, 농약 등을 가리킨다. 전자기기란 액정표시장치, EL 표시장치, 텔레비전장치(텔레비전 수상기, 박형 텔레비전 수상기), 휴대전화기 등을 가리킨다.
지폐, 동전, 유가 증권류, 증서류, 무기명 채권류 등에 반도체 장치(80)를 설치함으로써, 위조를 방지할 수 있다. 또한, 포장용 용기류, 서적류, 기록매체 등, 신변품, 식품류, 생활용품류, 전자기기 등에 반도체 장치(80)를 설치함으로써, 검품 시스템이나 렌탈점의 시스템 등의 효율화를 도모할 수 있다. 탈것류, 보건용품류, 약품류 등에 반도체 장치(80)를 설치함으로써, 위조나 도난 방지, 약품류이면, 약의 오복용을 방지할 수 있다. 반도체 장치(80)의 설치 방법으로서는 물품의 표면에 부착하거나, 물품에 매립하여 설치한다. 예를 들면, 책이면 종이에 매립하거나, 유기수지로 이루어지는 패키지이면 상기 유기수지에 매립하면 된다.
이와 같이, 포장용 용기류, 기록매체, 신변품, 식품류, 의류, 생활용품류, 전자기기 등에 반도체 장치를 설치함으로써, 검품 시스템이나 렌탈점의 시스템 등의 효율화를 도모할 수 있다. 또한 탈것류에 반도체 장치를 설치함으로써, 위조나 도난을 방지할 수 있다. 또한, 동물 등의 생물에 매립함으로써, 개개의 생물의 식별을 용이하게 할 수 있다. 예를 들면, 가축 등의 생물에 센서를 구비한 반도체 장치를 매립함으로써, 태어난 해나 성별 또는 종류 등은 물론 체온 등의 건강 상태를 용이하게 관리할 수 있다. 특히, 상기 실시 형태에서 제시된 반도체 장치를 사용함으로써, 반도체 장치의 소형화를 실현할 수 있기 때문에, 이들 물품에 상기 반도체 장치가 눈에 띄지 않도록 형성할 수 있다.
본 실시 형태에서 제시한 반도체 장치의 제작 방법은 본 명세서에 기재한 다른 실시 형태의 반도체 장치에 적용할 수 있다.
도 1은 본 발명의 반도체 장치의 일례를 도시하는 도면.
도 2는 본 발명의 반도체 장치의 일례를 도시하는 도면.
도 3은 본 발명의 반도체 장치의 일례를 도시하는 도면.
도 4는 본 발명의 반도체 장치의 일례를 도시하는 도면.
도 5는 본 발명의 반도체 장치의 일례를 도시하는 도면.
도 6은 본 발명의 반도체 장치의 제작 방법의 일례를 도시하는 도면.
도 7은 본 발명의 반도체 장치의 제작 방법의 일례를 도시하는 도면.
도 8은 본 발명의 반도체 장치의 일례를 도시하는 도면.
도 9는 본 발명의 반도체 장치의 일례를 도시하는 도면.
도 10은 본 발명의 반도체 장치의 사용 형태의 일례를 도시하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
80: 반도체 장치 101: 입력 단자부
102: 입력 단자부 103: 출력 단자부
104: 다이오드 105: 용량 소자
106: 인버터 110: 기판
111: 절연막 113: 반도체막
114: 반도체막 115: 절연막
117: 도전막 118: 도전막
119: 절연막 154: 도전막
205: 용량 소자 218: 도전막
231: 도전막 400: 기판
401: 안테나 회로 402: 안테나
Claims (28)
- 승압 회로를 포함하는 반도체 장치에 있어서, 상기 승압 회로는:상기 승압 회로의 입력 단자부와 출력 단자부 사이에 직렬로 접속된 복수의 정류 소자들로서, 상기 정류 소자들 각각은 입력부와 출력부를 갖고, 상기 정류 소자들 중 제 1 정류 소자의 입력부는 상기 입력 단자부에 접속되는, 상기 복수의 정류 소자들; 및제 1 전극, 제 2 전극 및 상기 제 1 전극과 제 2 전극 사이에 끼워진 절연막을 각각 포함하는, 복수의 용량 소자들을 포함하고,상기 복수의 용량 소자들 중 제 1 용량 소자의 제 1 전극은 상기 복수의 정류 소자들 중 제 1 정류 소자의 출력부에 접속되고,상기 복수의 용량 소자들 중 k번째 용량 소자의 제 1 전극은 상기 정류 소자들 중 k번째 정류 소자의 출력부 및 상기 정류 소자들 중 (k+1)번째 정류 소자의 입력부에 접속되고(여기서 k는 2≤k≤(n-1)인 정수),상기 복수의 용량 소자들 중 제 1 용량 소자의 제 1 전극은 제 1 도전막을 포함하고 상기 복수의 용량 소자들 중 제 1 용량 소자의 제 2 전극은 제 2 도전막을 포함하고,상기 복수의 용량 소자들 중 적어도 다른 하나의 용량 소자의 제 1 전극은 제 1 도전막을 포함하고 상기 복수의 용량 소자들 중 적어도 다른 하나의 용량 소자의 제 2 전극은 반도체 막을 포함하는, 반도체 장치.
- 제 1 항에 있어서,상기 복수의 용량 소자들 중 제 2 용량 소자의 제 1 전극은 제 1 도전막을 포함하고 상기 제 2 용량 소자의 제 2 전극은 반도체 막을 포함하는, 반도체 장치.
- 제 1 항에 있어서,제 1 배선 및 제 2 배선을 더 포함하고,상기 복수의 용량 소자들 중 하나의 제 2 전극은 상기 제 1 배선과 제 2 배선 중 하나에 접속되고, 상기 복수의 용량 소자들 중 이웃한 용량 소자의 제 2 전극은 상기 제 1 배선과 제 2 배선 중 나머지 하나에 접속되는, 반도체 장치.
- 제 3 항에 있어서,상기 제 1 배선은 제 1 신호를 공급하도록 구성되고 상기 제 2 배선은 상기 제 1 신호의 역인 제 2 신호를 공급하도록 구성되는, 반도체 장치.
- 제 1 항에 있어서,상기 복수의 용량 소자들 중 다른 하나의 절연막은 상기 복수의 용량 소자들 중 제 1 용량 소자의 절연막보다 얇은, 반도체 장치.
- 제 1 항에 있어서,상기 복수의 정류 소자들 각각은 제 1 도전막을 포함하는 게이트 전극을 갖는 다이오드-접속 박막 트랜지스터를 포함하는, 반도체 장치.
- 제 1 항에 있어서,상기 승압 회로는 SOI 기판을 이용하여 형성되는, 반도체 장치.
- 승압 회로를 포함하는 반도체 장치에 있어서, 상기 승압 회로는:상기 승압 회로의 입력 단자부와 출력 단자부 사이에 직렬로 접속된 적어도 제 1, 제 2, 및 제 3 정류 소자들로서, 상기 정류 소자들 각각은 입력부 및 출력부를 포함하고, 상기 정류 소자들의 제 1 정류 소자의 입력부는 상기 입력 단자부에 접속되는, 상기 적어도 제 1, 제 2, 및 제 3 정류 소자들; 및제 1 전극, 제 2 전극 및 상기 제 1 전극과 상기 제 2 전극 사이에 끼워진 절연막을 각각 포함하는 적어도 제 1 및 제 2 용량 소자들을 포함하고,상기 복수의 용량 소자들 중 제 1 용량 소자의 제 1 전극은 상기 복수의 정류 소자들 중 제 1 정류 소자의 출력부에 접속되고,상기 복수의 용량 소자들 중 제 2 용량 소자의 제 1 전극은 상기 정류 소자들 중 제 2 정류 소자의 출력부 및 상기 정류 소자들 중 제 3 정류 소자의 입력부에 접속되고,상기 복수의 용량 소자들 중 제 1 용량 소자의 제 1 전극은 제 1 도전막을 포함하고 상기 복수의 용량 소자들 중 제 1 용량 소자의 제 2 전극은 제 2 도전막 을 포함하고,상기 복수의 용량 소자들 중 제 2 용량 소자의 제 1 전극은 제 1 도전막을 포함하고 상기 복수의 용량 소자들 중 제 2 용량 소자의 제 2 전극은 반도체 막을 포함하는, 반도체 장치.
- 제 8 항에 있어서,제 1 배선 및 제 2 배선을 더 포함하고,상기 복수의 용량 소자들 중 하나의 제 2 전극은 상기 제 1 배선과 제 2 배선 중 하나에 접속되고, 상기 복수의 용량 소자들 중 이웃한 용량 소자의 제 2 전극은 상기 제 1 배선과 제 2 배선 중 나머지 하나에 접속되는, 반도체 장치.
- 제 9 항에 있어서,상기 제 1 배선은 제 1 신호를 공급하도록 구성되고 상기 제 2 배선은 상기 제 1 신호의 역인 제 2 신호를 공급하도록 구성되는, 반도체 장치.
- 제 8 항에 있어서,상기 복수의 용량 소자들 중 다른 하나의 절연막은 상기 복수의 용량 소자들 중 제 1 용량 소자의 절연막보다 얇은, 반도체 장치.
- 제 8 항에 있어서,상기 복수의 정류 소자들 각각은 제 1 도전막을 포함하는 게이트 전극을 갖는 다이오드-접속 박막 트랜지스터를 포함하는, 반도체 장치.
- 제 8 항에 있어서,상기 승압 회로는 SOI 기판을 이용하여 형성되는, 반도체 장치.
- 반도체 장치로서:안테나 회로; 및상기 안테나를 통해 공급되는 전압을 승압하기 위한 승압 회로를 포함하고,상기 승압 회로는:상기 승압 회로의 입력 단자부와 출력 단자부 사이에 직렬로 접속된 복수의 정류 소자들로서, 상기 정류 소자들 각각은 입력부와 출력부를 갖고, 상기 정류 소자들 중 제 1 정류 소자의 입력부는 상기 입력 단자부에 접속되는, 상기 복수의 정류 소자들; 및제 1 전극, 제 2 전극 및 상기 제 1 전극과 제 2 전극 사이에 끼워진 절연막을 각각 포함하는, 복수의 용량 소자들을 포함하고,상기 복수의 용량 소자들 중 제 1 용량 소자의 제 1 전극은 상기 복수의 정류 소자들 중 제 1 정류 소자의 출력부에 접속되고,상기 복수의 용량 소자들 중 k번째 용량 소자의 제 1 전극은 상기 정류 소자들 중 k번째 정류 소자의 출력부 및 상기 정류 소자들 중 (k+1)번째 정류 소자의 입력부에 접속되고(여기서 k는 2≤k≤(n-1)인 정수),상기 복수의 용량 소자들 중 제 1 용량 소자의 제 1 전극은 제 1 도전막을 포함하고 상기 복수의 용량 소자들 중 제 1 용량 소자의 제 2 전극은 제 2 도전막을 포함하고,상기 복수의 용량 소자들 중 적어도 다른 하나의 용량 소자의 제 1 전극은 제 1 도전막을 포함하고 상기 복수의 용량 소자들 중 적어도 다른 하나의 용량 소자의 제 2 전극은 반도체 막을 포함하는, 반도체 장치.
- 제 14 항에 있어서,상기 복수의 용량 소자들 중 제 2 용량 소자의 제 1 전극은 제 1 도전막을 포함하고 상기 제 2 용량 소자의 제 2 전극은 반도체 막을 포함하는, 반도체 장치.
- 제 14 항에 있어서,제 1 배선 및 제 2 배선을 더 포함하고,상기 복수의 용량 소자들 중 하나의 제 2 전극은 상기 제 1 배선과 제 2 배선 중 하나에 접속되고, 상기 복수의 용량 소자들 중 이웃한 용량 소자의 제 2 전극은 상기 제 1 배선과 제 2 배선 중 나머지 하나에 접속되는, 반도체 장치.
- 제 16 항에 있어서,상기 제 1 배선은 제 1 신호를 공급하도록 구성되고 상기 제 2 배선은 상기 제 1 신호의 역인 제 2 신호를 공급하도록 구성되는, 반도체 장치.
- 제 14 항에 있어서,상기 복수의 용량 소자들 중 다른 하나의 절연막은 상기 복수의 용량 소자들 중 제 1 용량 소자의 절연막보다 얇은, 반도체 장치.
- 제 14 항에 있어서,상기 복수의 정류 소자들 각각은 제 1 도전막을 포함하는 게이트 전극을 갖는 다이오드-접속 박막 트랜지스터를 포함하는, 반도체 장치.
- 제 14 항에 있어서,상기 승압 회로는 SOI 기판을 이용하여 형성되는, 반도체 장치.
- 제 14 항에 있어서,상기 승압 회로는 평활화 회로를 통해 상기 안테나 회로에 전기적으로 접속되는, 반도체 장치.
- 반도체 장치로서:안테나 회로; 및상기 안테나 회로를 통해 공급된 전압을 승압하기 위한 승압 회로를 포함하 고,상기 승압 회로는:상기 승압 회로의 입력 단자부와 출력 단자부 사이에 직렬로 접속된 적어도 제 1, 제 2, 및 제 3 정류 소자들로서, 상기 정류 소자들 각각은 입력부 및 출력부를 포함하고, 상기 정류 소자들의 제 1 정류 소자의 입력부는 상기 입력 단자부에 접속되는, 상기 적어도 제 1, 제 2, 및 제 3 정류 소자들; 및제 1 전극, 제 2 전극 및 상기 제 1 전극과 상기 제 2 전극 사이에 끼워진 절연막을 각각 포함하는 적어도 제 1 및 제 2 용량 소자들을 포함하고,상기 복수의 용량 소자들 중 제 1 용량 소자의 제 1 전극은 상기 복수의 정류 소자들 중 제 1 정류 소자의 출력부에 접속되고,상기 복수의 용량 소자들 중 제 2 용량 소자의 제 1 전극은 상기 정류 소자들 중 제 2 정류 소자의 출력부 및 상기 정류 소자들 중 제 3 정류 소자의 입력부에 접속되고,상기 복수의 용량 소자들 중 제 1 용량 소자의 제 1 전극은 제 1 도전막을 포함하고 상기 복수의 용량 소자들 중 제 1 용량 소자의 제 2 전극은 제 2 도전막을 포함하고,상기 복수의 용량 소자들 중 제 2 용량 소자의 제 1 전극은 제 1 도전막을 포함하고 상기 복수의 용량 소자들 중 제 2 용량 소자의 제 2 전극은 반도체 막을 포함하는, 반도체 장치.
- 제 22 항에 있어서,제 1 배선 및 제 2 배선을 더 포함하고,상기 복수의 용량 소자들 중 하나의 제 2 전극은 상기 제 1 배선과 제 2 배선 중 하나에 접속되고, 상기 복수의 용량 소자들 중 이웃한 용량 소자의 제 2 전극은 상기 제 1 배선과 제 2 배선 중 나머지 하나에 접속되는, 반도체 장치.
- 제 23 항에 있어서,상기 제 1 배선은 제 1 신호를 공급하도록 구성되고 상기 제 2 배선은 상기 제 1 신호의 역인 제 2 신호를 공급하도록 구성되는, 반도체 장치.
- 제 22 항에 있어서,상기 복수의 용량 소자들 중 다른 하나의 절연막은 상기 복수의 용량 소자들 중 제 1 용량 소자의 절연막보다 얇은, 반도체 장치.
- 제 22 항에 있어서,상기 복수의 정류 소자들 각각은 제 1 도전막을 포함하는 게이트 전극을 갖는 다이오드-접속 박막 트랜지스터를 포함하는, 반도체 장치.
- 제 22 항에 있어서,상기 승압 회로는 SOI 기판을 이용하여 형성되는, 반도체 장치.
- 제 22 항에 있어서,상기 승압 회로는 평활화 회로를 통해 상기 안테나 회로에 전기적으로 접속되는, 반도체 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006354427 | 2006-12-28 | ||
| JPJP-P-2006-00354427 | 2006-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080063116A true KR20080063116A (ko) | 2008-07-03 |
| KR101385066B1 KR101385066B1 (ko) | 2014-04-14 |
Family
ID=39725842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070137351A KR101385066B1 (ko) | 2006-12-28 | 2007-12-26 | 반도체 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8013665B2 (ko) |
| JP (2) | JP5179849B2 (ko) |
| KR (1) | KR101385066B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5361176B2 (ja) | 2006-12-13 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5484109B2 (ja) * | 2009-02-09 | 2014-05-07 | 三菱電機株式会社 | 電気光学装置 |
| JP5537307B2 (ja) * | 2010-07-14 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | チャージポンプ回路、不揮発性メモリ、データ処理装置、及びマイクロコンピュータ応用システム |
| US8476964B1 (en) * | 2012-05-17 | 2013-07-02 | Emerson Electric Co. | Obtaining elevated output voltages from charge pump circuits |
| JP6978669B2 (ja) * | 2017-11-28 | 2021-12-08 | 富士通株式会社 | 化合物半導体装置及びその製造方法、並びに受信装置及び発電装置 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4591738A (en) * | 1983-10-27 | 1986-05-27 | International Business Machines Corporation | Charge pumping circuit |
| JPH0473960A (ja) * | 1990-07-16 | 1992-03-09 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| JPH0595082A (ja) * | 1991-10-01 | 1993-04-16 | Matsushita Electron Corp | 半導体装置 |
| US5303395A (en) * | 1991-11-06 | 1994-04-12 | Mitsubishi Consumer Electronics America, Inc. | Power control with a constant gain amplifier for portable radio transceivers |
| JPH06334119A (ja) * | 1993-02-17 | 1994-12-02 | Seiko Instr Inc | 昇圧用半導体集積回路及びその半導体集積回路を用いた電子機器 |
| JPH06283667A (ja) * | 1993-03-26 | 1994-10-07 | Toshiba Corp | 高電圧発生回路 |
| US5386151A (en) * | 1993-08-11 | 1995-01-31 | Advanced Micro Devices, Inc. | Low voltage charge pumps using p-well driven MOS capacitors |
| JPH09266281A (ja) * | 1996-03-28 | 1997-10-07 | Sony Corp | 昇圧回路 |
| JPH09275189A (ja) * | 1996-04-04 | 1997-10-21 | Sony Corp | 半導体装置及びその製造方法 |
| JP3394133B2 (ja) * | 1996-06-12 | 2003-04-07 | 沖電気工業株式会社 | 昇圧回路 |
| US5999425A (en) * | 1998-01-15 | 1999-12-07 | Cypress Semiconductor Corp. | Charge pump architecture for integrated circuit |
| US6522582B1 (en) * | 1999-03-05 | 2003-02-18 | Xilinx, Inc. | Non-volatile memory array using gate breakdown structures |
| JP3614747B2 (ja) * | 2000-03-07 | 2005-01-26 | Ｎｅｃエレクトロニクス株式会社 | 昇圧回路、それを搭載したｉｃカード及びそれを搭載した電子機器 |
| JP2002064148A (ja) * | 2000-08-17 | 2002-02-28 | Hitachi Ltd | 半導体集積回路装置 |
| JP2002217304A (ja) * | 2000-11-17 | 2002-08-02 | Rohm Co Ltd | 半導体装置 |
| JP4730638B2 (ja) * | 2001-08-09 | 2011-07-20 | 株式会社デンソー | 半導体装置 |
| US6888399B2 (en) * | 2002-02-08 | 2005-05-03 | Rohm Co., Ltd. | Semiconductor device equipped with a voltage step-up circuit |
| JP3830414B2 (ja) * | 2002-04-02 | 2006-10-04 | ローム株式会社 | 昇圧回路を備えた半導体装置 |
| JP4110792B2 (ja) * | 2002-02-20 | 2008-07-02 | 日本電気株式会社 | 容量素子及び容量素子を用いた半導体集積回路 |
| US6845140B2 (en) * | 2002-06-15 | 2005-01-18 | Samsung Electronics Co., Ltd. | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register |
| JP2004146082A (ja) * | 2002-10-21 | 2004-05-20 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| WO2004100110A1 (ja) * | 2003-05-12 | 2004-11-18 | International Business Machines Corporation | アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 |
| US7494066B2 (en) * | 2003-12-19 | 2009-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4565847B2 (ja) * | 2004-01-14 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US7256642B2 (en) * | 2004-03-19 | 2007-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Booster circuit, semiconductor device, and electronic apparatus |
| JP3972916B2 (ja) * | 2004-04-08 | 2007-09-05 | セイコーエプソン株式会社 | 昇圧回路及び半導体集積回路 |
| JP4549889B2 (ja) * | 2004-05-24 | 2010-09-22 | 三星モバイルディスプレイ株式會社 | キャパシタ及びこれを利用する発光表示装置 |
| US7804203B2 (en) | 2004-09-09 | 2010-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
| KR100636508B1 (ko) * | 2004-11-11 | 2006-10-18 | 삼성에스디아이 주식회사 | 차지펌프 회로와 이를 이용한 직류 변환장치 |
| JP4536776B2 (ja) * | 2005-07-14 | 2010-09-01 | シャープ株式会社 | アクティブマトリクス型液晶表示装置 |
| JP4912121B2 (ja) * | 2006-02-23 | 2012-04-11 | 三菱電機株式会社 | シフトレジスタ回路 |
| JP5324161B2 (ja) * | 2007-08-30 | 2013-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5665299B2 (ja) * | 2008-10-31 | 2015-02-04 | 三菱電機株式会社 | シフトレジスタ回路 |
| JP5188382B2 (ja) * | 2008-12-25 | 2013-04-24 | 三菱電機株式会社 | シフトレジスタ回路 |
-
2007
- 2007-12-14 JP JP2007323056A patent/JP5179849B2/ja not_active Expired - Fee Related
- 2007-12-17 US US11/957,560 patent/US8013665B2/en not_active Expired - Fee Related
- 2007-12-26 KR KR1020070137351A patent/KR101385066B1/ko active IP Right Grant
-
2011
- 2011-09-02 US US13/224,360 patent/US8274323B2/en active Active
-
2013
- 2013-01-10 JP JP2013002607A patent/JP5492313B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8013665B2 (en) | 2011-09-06 |
| JP5492313B2 (ja) | 2014-05-14 |
| US20080273357A1 (en) | 2008-11-06 |
| US20120081935A1 (en) | 2012-04-05 |
| KR101385066B1 (ko) | 2014-04-14 |
| JP2013110428A (ja) | 2013-06-06 |
| US8274323B2 (en) | 2012-09-25 |
| JP2008182206A (ja) | 2008-08-07 |
| JP5179849B2 (ja) | 2013-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9123581B2 (en) | Semiconductor device | |
| KR101233421B1 (ko) | 반도체 장치 | |
| KR101381834B1 (ko) | 반도체 장치 및 반도체 장치의 제작방법 | |
| JP5767690B2 (ja) | 半導体装置 | |
| JP5583248B2 (ja) | 半導体装置 | |
| JP2013250985A (ja) | Ｒｆｉｄタグ | |
| JP5492313B2 (ja) | 半導体装置 | |
| TWI504142B (zh) | 重置信號產生電路與半導體裝置 | |
| JP5111094B2 (ja) | 半導体装置 | |
| JP5038080B2 (ja) | 半導体装置及び電子機器 | |
| JP2006108654A (ja) | 無線チップ | |
| JP5137424B2 (ja) | 半導体装置及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170317 Year of fee payment: 4 |