JP2001024152A - 基板上に形成された回路のトリミング方法 - Google Patents
基板上に形成された回路のトリミング方法Info
- Publication number
- JP2001024152A JP2001024152A JP11191917A JP19191799A JP2001024152A JP 2001024152 A JP2001024152 A JP 2001024152A JP 11191917 A JP11191917 A JP 11191917A JP 19191799 A JP19191799 A JP 19191799A JP 2001024152 A JP2001024152 A JP 2001024152A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- trimming
- circuit
- diodes
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 特別な装置の必要なしに、異なるパターンの
フォトマスクを用いることなく、比較的簡単に回路パラ
メータを調節できるようにする。 【解決手段】 ひとつのトリミングパターン（１９）を
用意しておき、測定によって必要な回路パラメータ（ダ
イオード１１〜１８のうち何個を接続するか）が求めら
れたら、その回路パラメータに合うように、ステッパ露
光装置によりトリミングパターン（１９）をシフトして
露光する。
フォトマスクを用いることなく、比較的簡単に回路パラ
メータを調節できるようにする。 【解決手段】 ひとつのトリミングパターン（１９）を
用意しておき、測定によって必要な回路パラメータ（ダ
イオード１１〜１８のうち何個を接続するか）が求めら
れたら、その回路パラメータに合うように、ステッパ露
光装置によりトリミングパターン（１９）をシフトして
露光する。
Description
【０００１】
【発明の属する技術分野】本発明は厚膜および半導体プ
ロセスにおけるトリミングに関する。
ロセスにおけるトリミングに関する。
【０００２】
【従来の技術】厚膜基板上に印刷により回路パターンを
形成する厚膜技術では、製造時の不均一性を補正するた
めに、個々の回路パラメータを修正するトリミングが用
いられている。一方、半導体プロセスの場合には、再現
性良く回路を形成できるので不均一性を補正するための
トリミングは必要ないものの、設計値と実測値とのずれ
を補正するために、トリミングが用いられる。
形成する厚膜技術では、製造時の不均一性を補正するた
めに、個々の回路パラメータを修正するトリミングが用
いられている。一方、半導体プロセスの場合には、再現
性良く回路を形成できるので不均一性を補正するための
トリミングは必要ないものの、設計値と実測値とのずれ
を補正するために、トリミングが用いられる。
【０００３】厚膜技術におけるトリミング方法として、
抵抗体に対するもの、すなわち抵抗トリミングがよく知
られている。抵抗トリミングでは、抵抗体の一部分を回
転式ヤスリ、サンドブラスト、レーザ、あるいはプラズ
マエッチングなどにより削り取るか、または加熱酸化さ
せることで、導通する断面積を減らして抵抗を高くす
る。図３に抵抗トリミングの一例を示す。この例では、
端子（導体）３１、３２間の抵抗体３３を削り取ってい
る。
抵抗体に対するもの、すなわち抵抗トリミングがよく知
られている。抵抗トリミングでは、抵抗体の一部分を回
転式ヤスリ、サンドブラスト、レーザ、あるいはプラズ
マエッチングなどにより削り取るか、または加熱酸化さ
せることで、導通する断面積を減らして抵抗を高くす
る。図３に抵抗トリミングの一例を示す。この例では、
端子（導体）３１、３２間の抵抗体３３を削り取ってい
る。
【０００４】半導体プロセスでも種々のトリミング方法
が考えられているが、一般的といえる方法はないのが実
状である。比較的知られている方法としては、厚膜技術
と同様のレーザ抵抗トリミング法や、技術設計時にあら
かじめボンディングパッドを設けておき端子との間をボ
ンディングによりショートする方法、複数パターンのフ
ォトマスクを用意しておき、必要に応じて露光パターン
を変更する方法などがある。ボンディングによりショー
トする方法の例を図４に、必要に応じて露光パターンを
変更する方法の例を図５に示す。
が考えられているが、一般的といえる方法はないのが実
状である。比較的知られている方法としては、厚膜技術
と同様のレーザ抵抗トリミング法や、技術設計時にあら
かじめボンディングパッドを設けておき端子との間をボ
ンディングによりショートする方法、複数パターンのフ
ォトマスクを用意しておき、必要に応じて露光パターン
を変更する方法などがある。ボンディングによりショー
トする方法の例を図４に、必要に応じて露光パターンを
変更する方法の例を図５に示す。
【０００５】図４に示す例では、端子４１から延びる抵
抗体４２上に複数のボンディングパッド４３、４４およ
び４５が設けられる。この例ではボンディングパッド４
３、４５間がボンディングワイヤ４６により接続されて
いるが、ボンディングパッド４５とボンディングパッド
４３または４４とをボンディングによりショートする、
もしくはボンディングを行わないことで、抵抗値を変更
することができる。また、同様の方法を用いて容量や回
路数の変更が可能である。
抗体４２上に複数のボンディングパッド４３、４４およ
び４５が設けられる。この例ではボンディングパッド４
３、４５間がボンディングワイヤ４６により接続されて
いるが、ボンディングパッド４５とボンディングパッド
４３または４４とをボンディングによりショートする、
もしくはボンディングを行わないことで、抵抗値を変更
することができる。また、同様の方法を用いて容量や回
路数の変更が可能である。
【０００６】図５に示す例では、複数のフォトマスクを
用い、露光するパターンの違いにより、端子（電極、配
線パターン）５１、５２間に異なる抵抗値の抵抗体５
３、５４を形成する。
用い、露光するパターンの違いにより、端子（電極、配
線パターン）５１、５２間に異なる抵抗値の抵抗体５
３、５４を形成する。
【０００７】
【発明が解決しようとする課題】しかし、厚膜回路に対
する従来のトリミング方法では、製造プロセスでは使用
されない専用の装置が用いられるため、その装置設備へ
の投資や維持および管理が必要となる。また、半導体プ
ロセスにおけるトリミング方法では、トリミング方法に
よっては専用の装置が必要となる場合があるが、多くの
場合、むしろ、変更パラメータ数に応じて設計の複雑化
およびコスト上昇が生じることが問題である。
する従来のトリミング方法では、製造プロセスでは使用
されない専用の装置が用いられるため、その装置設備へ
の投資や維持および管理が必要となる。また、半導体プ
ロセスにおけるトリミング方法では、トリミング方法に
よっては専用の装置が必要となる場合があるが、多くの
場合、むしろ、変更パラメータ数に応じて設計の複雑化
およびコスト上昇が生じることが問題である。
【０００８】本発明は、このような課題を解決し、特別
な装置の必要なしに、異なるパターンのフォトマスクを
用いることなく、比較的簡単に回路パラメータを調節す
ることのできるトリミング方法を提供することを目的と
する。
な装置の必要なしに、異なるパターンのフォトマスクを
用いることなく、比較的簡単に回路パラメータを調節す
ることのできるトリミング方法を提供することを目的と
する。
【０００９】
【課題を解決するための手段】本発明のトリミング方法
は、基板上に形成された回路の回路パラメータを変更す
るトリミング方法において、ひとつのトリミングパター
ンをあらかじめ定められた規則にしたがってずらすこと
で回路パラメータが変化する回路パターンを前記基板上
に形成し、前記ひとつのトリミングパターンによる前記
回路パターン上の露光位置をずらすことで、前記回路パ
ターンの回路パラメータを変更することを特徴とする。
は、基板上に形成された回路の回路パラメータを変更す
るトリミング方法において、ひとつのトリミングパター
ンをあらかじめ定められた規則にしたがってずらすこと
で回路パラメータが変化する回路パターンを前記基板上
に形成し、前記ひとつのトリミングパターンによる前記
回路パターン上の露光位置をずらすことで、前記回路パ
ターンの回路パラメータを変更することを特徴とする。
【００１０】
【発明の実施の形態】従来から集積回路の回路パターン
を露光するためにステッパ露光装置が用いられている。
ステッパ露光装置は、大量かつ正確にパターンを転写す
るための装置であり、そのためにも、パターンシフトや
フォーカスを変更する機能を備えている。本発明は、そ
のパターンシフトの機能をトリミング用に転用するもの
である。すなわち、ひとつのトリミングパターンを用意
しておき、測定によって必要な回路パラメータが求めら
れたら、その回路パラメータに合うように、ステッパ露
光装置によりトリミングパターンをシフトして露光す
る。トリミングパターンの露光は、それ自体が必須の回
路パターンの露光であってもよく、他の回路パターンの
ための露光に連続する二重露光であってもよく、後から
追加工として行う露光であってもよい。いずれの場合
も、回路パラメータの変更をプロセス途中のインライン
で行うことができる。また、複数のパラメータ変更を同
一回路のパターンに対して実施することもできる。
を露光するためにステッパ露光装置が用いられている。
ステッパ露光装置は、大量かつ正確にパターンを転写す
るための装置であり、そのためにも、パターンシフトや
フォーカスを変更する機能を備えている。本発明は、そ
のパターンシフトの機能をトリミング用に転用するもの
である。すなわち、ひとつのトリミングパターンを用意
しておき、測定によって必要な回路パラメータが求めら
れたら、その回路パラメータに合うように、ステッパ露
光装置によりトリミングパターンをシフトして露光す
る。トリミングパターンの露光は、それ自体が必須の回
路パターンの露光であってもよく、他の回路パターンの
ための露光に連続する二重露光であってもよく、後から
追加工として行う露光であってもよい。いずれの場合
も、回路パラメータの変更をプロセス途中のインライン
で行うことができる。また、複数のパラメータ変更を同
一回路のパターンに対して実施することもできる。
【００１１】ステッパ露光装置はパターンシフト量を数
十ｍｍから１μｍ以下まで連続的に自由に調整できるの
で、微細な回路パターンから比較的大きな回路パターン
までトリミングでき、トリミング対象となる回路パター
ンによっては、連続的な回路パラメータの調整が可能と
なる。また、各々の露光パターンをフォトマスクを再作
製することなしにパターニングできるため、コスト面だ
けでなく時間面でも有利であり、複数の回路パラメータ
変更も容易に行うことができる。
十ｍｍから１μｍ以下まで連続的に自由に調整できるの
で、微細な回路パターンから比較的大きな回路パターン
までトリミングでき、トリミング対象となる回路パター
ンによっては、連続的な回路パラメータの調整が可能と
なる。また、各々の露光パターンをフォトマスクを再作
製することなしにパターニングできるため、コスト面だ
けでなく時間面でも有利であり、複数の回路パラメータ
変更も容易に行うことができる。
【００１２】
【実施例】図１は本発明を電圧制御発振器の回路パター
ンに実施した例を示す。この例では、可変容量ダイオー
ドの容量可変範囲を広げるため、ダイオードの接続数を
変更できるようにしている。
ンに実施した例を示す。この例では、可変容量ダイオー
ドの容量可変範囲を広げるため、ダイオードの接続数を
変更できるようにしている。
【００１３】すなわち、容量可変範囲を広げるために８
列のダイオード１１〜１８が設けられ、これらのダイオ
ード１１〜１８の配線を追加工で除去することで、接続
されるダイオード数を変更できる。ここで、設計中心と
しては、図１に示すように、４列のダイオード１５〜１
８が接続、残りのダイオード１１〜１４が未接続である
とする。プロセス毎のバラツキや設計パラメータのずれ
に応じて、トリミング用の「三」の字に配置された配線
加工パターン１９を露光時にシフトする。これにより、
８列全て接続から８列全て未接続までのトリミングが可
能である。
列のダイオード１１〜１８が設けられ、これらのダイオ
ード１１〜１８の配線を追加工で除去することで、接続
されるダイオード数を変更できる。ここで、設計中心と
しては、図１に示すように、４列のダイオード１５〜１
８が接続、残りのダイオード１１〜１４が未接続である
とする。プロセス毎のバラツキや設計パラメータのずれ
に応じて、トリミング用の「三」の字に配置された配線
加工パターン１９を露光時にシフトする。これにより、
８列全て接続から８列全て未接続までのトリミングが可
能である。
【００１４】図２は伝送線路の終端距離を変更すること
により共振器長を変更する例を示す。トリミング用の
「二」の字に配置された切断パターン２１を用い、二重
露光もしくは追加工により、第二層配線２２にスリット
を形成する。これにより、伝送線路長をその可変範囲内
のいかなる位置にでも変更できる。
により共振器長を変更する例を示す。トリミング用の
「二」の字に配置された切断パターン２１を用い、二重
露光もしくは追加工により、第二層配線２２にスリット
を形成する。これにより、伝送線路長をその可変範囲内
のいかなる位置にでも変更できる。
【００１５】ここでは二つの例のみを示したが、本発明
は、容量パターンの変更による容量値の調整、抵抗パタ
ーンの変更による抵抗値の調整などにも同様に利用し
て、回路パラメータを連続的に調整することができる。
また、各パターンの露光が全て別工程で行われる場合に
は、全てのパターン変更を同一の回路に対して行うこと
もできる。
は、容量パターンの変更による容量値の調整、抵抗パタ
ーンの変更による抵抗値の調整などにも同様に利用し
て、回路パラメータを連続的に調整することができる。
また、各パターンの露光が全て別工程で行われる場合に
は、全てのパターン変更を同一の回路に対して行うこと
もできる。
【００１６】
【発明の効果】以上説明したように、本発明のトリミン
グ方法は、特別な装置を必要とせず、基板上への回路の
製造プロセス工程中に行うことができる。また、フォト
マスクの修正やパターンの異なる複数のフォトマスクの
用意は不要であり、コストを削減できるとともに、製造
工程に要する時間を短縮できる。さらに、露光パターン
のシフトによりパラメータを変更するため、いかなる値
（連続的な値を含む）にも変更が可能である。また、各
露光パターンが独立である場合は、それぞれ独立してパ
ラメータ変更が可能であり、従来の後加工に比べて変更
可能な回路パラメータを飛躍的に増やすことが可能であ
る。
グ方法は、特別な装置を必要とせず、基板上への回路の
製造プロセス工程中に行うことができる。また、フォト
マスクの修正やパターンの異なる複数のフォトマスクの
用意は不要であり、コストを削減できるとともに、製造
工程に要する時間を短縮できる。さらに、露光パターン
のシフトによりパラメータを変更するため、いかなる値
（連続的な値を含む）にも変更が可能である。また、各
露光パターンが独立である場合は、それぞれ独立してパ
ラメータ変更が可能であり、従来の後加工に比べて変更
可能な回路パラメータを飛躍的に増やすことが可能であ
る。
【図１】本発明を電圧制御発振器の回路パターンに実施
した例を示す。
した例を示す。
【図２】伝送線路の終端距離を変更することにより共振
器長を変更する例を示す。
器長を変更する例を示す。
【図３】厚膜技術における抵抗トリミングの一例を示
す。
す。
【図４】半導体プロセスにおける抵抗トリミングの一例
を示す。
を示す。
【図５】半導体プロセスにおける抵抗トリミングの別の
例を示す。
例を示す。
１１〜１８ ダイオード １９ 配線加工パターン ２１ 切断パターン ２２ 第二層配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 八木原 剛 東京都武蔵野市中町二丁目11番13号 株式 会社テラテック内 (72)発明者 岡 貞治 東京都武蔵野市中町二丁目11番13号 株式 会社テラテック内 (72)発明者 三浦 明 東京都武蔵野市中町二丁目11番13号 株式 会社テラテック内 (72)発明者 青木 生朗 東京都武蔵野市中町二丁目11番13号 株式 会社テラテック内 (72)発明者 松浦 裕之 東京都武蔵野市中町二丁目11番13号 株式 会社テラテック内 Ｆターム(参考） 5F038 AV02 CA01 CA02 EZ11
Claims (3)
- 【請求項１】 基板上に形成された回路の回路パラメー
タを変更するトリミング方法において、 ひとつのトリミングパターンをあらかじめ定められた規
則にしたがってずらすことで回路パラメータが変化する
回路パターンを前記基板上に形成し、 前記ひとつのトリミングパターンによる前記回路パター
ン上の露光位置をずらすことで、前記回路パターンの回
路パラメータを変更することを特徴とする基板上に形成
された回路のトリミング方法。 - 【請求項２】 ステッパ露光装置のパターンシフト機能
を利用して露光位置をずらす請求項１記載の基板上に形
成された回路のトリミング方法。 - 【請求項３】 回路パラメータの変更をプロセス途中の
インラインで行う請求項１記載の基板上に形成された回
路のトリミング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19191799A JP3449300B2 (ja) | 1999-07-06 | 1999-07-06 | 基板上に形成された回路のトリミング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19191799A JP3449300B2 (ja) | 1999-07-06 | 1999-07-06 | 基板上に形成された回路のトリミング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001024152A true JP2001024152A (ja) | 2001-01-26 |
| JP3449300B2 JP3449300B2 (ja) | 2003-09-22 |
Family
ID=16282605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19191799A Expired - Lifetime JP3449300B2 (ja) | 1999-07-06 | 1999-07-06 | 基板上に形成された回路のトリミング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3449300B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010035626A1 (en) * | 2008-09-29 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN112951712A (zh) * | 2021-01-29 | 2021-06-11 | 长鑫存储技术有限公司 | 集成电路结构的形成方法 |
-
1999
- 1999-07-06 JP JP19191799A patent/JP3449300B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010035626A1 (en) * | 2008-09-29 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2010103503A (ja) * | 2008-09-29 | 2010-05-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN102165579A (zh) * | 2008-09-29 | 2011-08-24 | 株式会社半导体能源研究所 | 半导体器件 |
| US8123137B2 (en) | 2008-09-29 | 2012-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN102165579B (zh) * | 2008-09-29 | 2014-03-12 | 株式会社半导体能源研究所 | 半导体器件 |
| TWI474439B (zh) * | 2008-09-29 | 2015-02-21 | Semiconductor Energy Lab | 半導體裝置 |
| CN112951712A (zh) * | 2021-01-29 | 2021-06-11 | 长鑫存储技术有限公司 | 集成电路结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3449300B2 (ja) | 2003-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753391A (en) | Method of forming a resistor having a serpentine pattern through multiple use of an alignment keyed mask | |
| US6404319B1 (en) | Variable inductance element | |
| JP2001024152A (ja) | 基板上に形成された回路のトリミング方法 | |
| KR100668185B1 (ko) | 박막 칩 저항기 제조방법 | |
| US6783688B2 (en) | Method and apparatus for structuring printed circuit boards | |
| US20060096780A1 (en) | Thin film circuit integrating thick film resistors thereon | |
| TWI517768B (zh) | 電性膜體之製造方法 | |
| WO1997012395A1 (en) | Circuit having trim pads formed in scribe channel | |
| JP3641348B2 (ja) | 半導体装置の製法 | |
| KR100356014B1 (ko) | 정렬 마크 제조 방법 | |
| JPH08124707A (ja) | 薄膜チップ抵抗器 | |
| JP2003504892A (ja) | プリント回路の製造 | |
| JP3164097B2 (ja) | 半導体集積回路装置及び半導体集積回路製造方法 | |
| JPS63278361A (ja) | 半導体装置と半導体装置の抵抗トリミング法 | |
| US20140367826A1 (en) | Making an efuse | |
| JPS63280448A (ja) | 半導体装置と半導体装置の抵抗トリミング法 | |
| JPH0319302A (ja) | 薄膜抵抗体の製造方法 | |
| JPH02186637A (ja) | 半導体装置の製造方法 | |
| JP2000299342A (ja) | バンプ電極及びその製造方法 | |
| JPH11126871A (ja) | 半導体装置およびその製造方法 | |
| JPH01319996A (ja) | 薄膜多層配線基板の製造方法 | |
| JPH01155601A (ja) | 薄膜抵抗素子の製造方法 | |
| JPH06314604A (ja) | 薄膜ハイブリッド抵抗製作方法 | |
| JP2001267502A (ja) | 半導体集積回路装置及び製造方法 | |
| JPH11163263A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3449300 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140711 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |