KR100668185B1

KR100668185B1 - 박막 칩 저항기 제조방법

Info

Publication number: KR100668185B1
Application number: KR1020037011426A
Authority: KR
Inventors: 볼프강 베르너; 호르스트 볼프; 라이너 뷜헬름 퀼
Original assignee: 비시 콤포넌츠 홀딩스 비.브이.
Priority date: 2001-03-02
Filing date: 2002-02-19
Publication date: 2007-01-11
Also published as: WO2002071419A1; DE10110179B4; CN100413000C; DE50201035D1; TW594802B; EP1374257A1; JP2004530290A; US6998220B2; JP4092209B2; US20040126704A1; ATE276575T1; DE10110179A1; CN1552080A; EP1374257B1; KR20030086282A

Abstract

저항기층(14) 및 접촉층(15, 16)이 기판(10)의 상부면에 인가되고 레이저광을 이용하여 구조화되어서, 상기 기판에 다수의 인접하고 분리된, 예정된 저항값을 갖는 저항기 지대(24)를 형성하게 되며, 저항기 요소(13)의 전기 절연 및 개별 저항기 지대(24)의 구조화를 전체 저항기 지대에 대하여 레이저 리소그래피 직접 노출 방법을 이용하여 동시에 수행함으로써 단순하고 저렴한 제조를 가능하게 하는 박막칩 저항기(100, 100', 100") 제조방법.

구조화, 절연, 마스크, 저항기, 레이저 리소그래피, 직접 노출

Description

박막 칩 저항기 제조방법{METHOD FOR THE PRODUCTION OF THIN LAYER CHIP RESISTORS}

본 발명은 수동 전자소자(passive electronic components)를 제조하는 분야에 관한 것이다. 구체적으로, 본 발명은 청구범위 제1항에 기재된 방법에 따라 박막 칩 저항기를 제조하는 방법에 관한 것이다.

그러한 방법은, 예를 들어, 미국 특허 US-A-5,978,392로부터 알 수 있다.

일반적으로, 저항기층 및 접촉층이 스크린 인쇄에 의해 페이스트(paste) 형태로 인가되는 박막 저항기를 제조하는 방법은 알려져 있는 기술이다. 이러한 방법으로, 매우 저렴한 가격의 소자를 제조할 수 있다.

저항기층 및 접촉층이 스퍼터링/진공 증착에 의해 인가되고 이후 포토리소그래피(photolithographic) 공정 단계에서 구조화되는 박막(薄膜) 저항기 또는 박막 칩 저항기 제조방법도 알려져 있다. 이런 방법으로 제조된 소자는 일반적으로 고품질이나, 제조단가가 높다는 결점을 가진다.

전술한 미국 특허 US-A-5,978,392는, 포토리소그래피 구조화 공정으로 제조되지 않고, 집속된 고에너지 빔을 이용한 엣칭이 저항기 지대(resistor lands)를 구조화하기 위하여 사용되는 부착된 후막(厚膜) 접촉부를 덮는 박막 저항기 제조를 기술하고 있다. 특히, 0.4㎜ 내지 3.5㎜의 폭과 0.8㎜ 내지 6.5㎜의 길이를 갖는 각 저항기의 영역내의 기판 수준으로 빔을 적절히 변위시킴으로써 "안에 기록되는(in writing)" 저항기 지대의 궤적을 결정하기 위하여 30㎛ 내지 200㎛의 폭을 갖는 레이저 빔이 사용된다. 포토리소그래피의 제거 및 후막 접촉부의 이용은 단가를 줄이는 데 도움이 될 수 있으나, 각 저항기 및/또는 저항기 지대의 시간 소비적인 연속 공정이 늘어나는 단점을 수반한다.

또 다른 특허(DE-A1-199 01 540)는 집속된 레이저 빔, 예를 들면, 아르곤 레이저가 "기록"을 위하여 사용되는 얇은 저항기 막의 미세 조정을 기술하고 있다. 도체 스트립의 레이저 패턴을 형성하는 방법은 DE-C1-3843 230으로부터 알 수 있다. 여기서, 프린트 보드로 사용되는 플라스틱 물질상에 금속 막을 직접 구조화하는 것이 제안되어 있다.

본 발명의 목적은 고밀도의 저항기 제품을 제공하면서, 제조 단가를 줄이기 위하여 생산을 단순화하여 생산속도가 빨라진 박막 칩 저항기를 제조하는 방법을 제공하는 것이다.

본 발명의 목적은 청구범위 제1항에 제시된 특징적인 방법에 의해 이루어진다. 본 발명의 핵심은 하나 이상의 완전한 저항기가 각 저항기의 지대를 형성하도록 저항기의 전체 영역을 포함하는 적절히 구성된 마스크를 통해 단일 노출("레이저 샷")에 의해 구조화된 레이저 리소그래피 직접 노출 공정을 사용하는 것이다.

본 발명에 의해, 리소그래피 기법의 잇점을 향유하며, 구조화가 직접 그리고, 포토리소그래피와 대조적으로, 단일 공정 단계로 수행되는 매우 저렴한 가격의 박막 칩 저항기를 제조할 수 있다. 전술한 특허 US-A-5,978,392와 비교하여, 본 발명은 구조가 집속된 레이저 빔에 의해 "기록"되는 것이 아니라, 하나 이상의 레이저 샷을 사용하는 전체 또는 심지어는 수 개의 전체 소자의 직접 노출에 의해 형성되기 때문에, 일층 빠르고, 따라서 저렴한 가격의 칩 소자의 제조를 허용한다.

본 발명에 따른 방법의 바람직한 실시예는, 형성되는 구조에 대응하는 마스크가 삽입되는 빔 경로에 150㎚ 내지 400㎚ 범위의 파장을 갖는 UV 레이저(예를 들어, 엑시머(excimer) 레이저)가 사용되는 사실과, 이 경우에 엑시머 레이저가 248㎚ 내지 351㎚ 범위의 파장으로 레이저 빔을 방사한다는 사실을 특징으로 한다. 충분한 전력으로, 레이저 조사는 저항기층의 금속 박막을 노출된 위치에서 직접 제거하거나 이를 비전도성 산화물로 변환시킨다.

이 공정에서, 구조화 수단, 바람직하게는 노치(notch)뿐 아니라 레이저 홈(groove)에 의해서 개별 영역으로 분할되는 기판이 사용되는 것과, 구조화 수단이 기판 표면에 상호 수직으로 연장하여 격자를 형성하는 다수의 구조화 노치를 포함하는 것과, 각 박막 칩 저항기의 제조를 완료한 후에 기판이 노치를 따라 개별 박막 칩 저항기로 절삭되는 것이 특히 유용하다. 구조화는, 예를 들면 레이저 홈에 의해, 제조 공정 중에 즉, 박막의 인가 다음에 행해질 수 있다.

본 발명에 따른 방법의 또 다른 바람직한 실시예는 저항기층을 별개의 저항기 지대로 구조화하기 전에, 모든 박막 칩 저항기에 대하여 국부 접촉층이 섬(island)으로 또는 연속 스트립으로 제조될 저항기 지대의 단부에 있는 저항기층상에 인가되는 것을 특징으로 한다. 이와 관련하여서는, 박막기술(예를 들어, 마스크 형성된 진공 증착)이 바람직하다. 후막 기법 또는 양자의 조합도 가능하다. 일련의 제조 공정(저항기층, 접촉층)은 뒤바뀔 수 있다.

추가적인 구체화는 종속항에서 제공된다.

도1은 본 발명에 따른 제조방법에서 사용되기에 바람직한, 미리 노치 형성된, 레이저로 홈이 형성된, 또는 톱니형태로 된 기판의 부분단면도이다.

도2 내지 도9는 본 발명의 바람직한 실시예에서 박막 칩 저항기를 제조하는 단계를 나타낸 것으로서, 특히,

도2는 도1의 기판의 세로방향 구간을 도시한 것이며;

도3은 저항기층이 전체 표면에 적용된 도2의 기판을 도시한 것이며;

도4는 국부 또는 연속 접촉층이 상하면에 적용된 도3의 코팅된 기판을 도시한 것이며;

도5는 각 저항기들의 저항기 지대를 구조화하는 레이저 리소그래피 직접 노출 공정을 도시한 것이며;

도6은 저항기 지대의 후속 미세 조정을 도시한 것이며;

도7은 도1과 비교할 수 있는 도면으로, 예시적인, 완전히 구조화된 칩 저항기를 포함하는 기판을 도시한 것이다.

도면번호

10 기판

11, 12 노치

13 영역

14 박막 저항기층(예: 금속합금)

15, 16 접촉층(상부면)

17, 18 접촉층(하부면)

19, 26 마스크

20 레이저 빔(마스크되지 않음)

21, 27 마스크 개구

22 레이저 빔(마스크됨)

23 레이저 빔

24 저항기 지대(예: 꼬블꼬블한 길(meander))

25 광 영상화 시스템

100, 100', 100" 박막 칩 저항기

도1은 본 발명에 따른 제조방법에서 사용되기에 바람직한, 미리 노치 형성된, 레이저로 홈이 형성된, 또는 톱니형태로 된 기판(10)을 개략적으로 나타낸 부분 단면도이다. 기판(10)은 양호하게 유리, 실리콘, 산화규소, 또는 Al₂O₃나 AlN과 같은 절연 세라믹 물질로 이루어진다.

상부면에서 상호 수직으로 연장하는 격자형 노치(11,12)에 의해 하위분할되어 각 영역(13)을 형성하고, 이들 각각에 박막 칩 저항기를 형성한다. 기판(10)은 톱니형태로 형성되거나, 레이저로 홈을 형성하거나, 또는 어떠한 하위분할 없이 제공될 수 있다. 하위분할에 따라서, 저항기 배열 또는 저항기 망이 형성된다.

먼저, 도3에 따라서, 바람직하게는 전체 면을 덮는 저항기층(14)이 기판(10)에 인가되며, 이는 도2의 가로 구간 도시에서 한번 더 설명된다. 상기 저항기층(14)은 일반적으로 적절한 저항기 합금, 가령, CrNi, CrSi, TaN, CuNi로 구성되는 금속 층이다. 상기 저항기층은 스퍼터링 또는 진공 증착에 의해 인가되는 것이 바람직하다. 이후의 금속화를 위한 가령 Pd에 의한 성장(germination)도 가능하다. 또한, 예를 들어 인접층(13)에 전기적으로 절연된 저항층을 형성하기 위하여, 전체면을 덮는 코팅이 아니라, 마스크된 코팅을 수행할 수 있다. 한쪽의 상부에 다른 쪽이 형성되는 수 개의 저항기층도 가능하다.

원하는 구성 및 두께 또는 저항값의 저항기층을 인가한 후에, 국부 접촉층(15, 16 및 17, 18)이 저항기층(14) 및 기판(10)의 상부면에 각각 인가되며, 필요하다면, 기판(10)의 하부면에 인가된다. 영역(13)의 각각에 대하여, 상호 이격된 한 쌍의 접촉층(15, 16)이 사용되며, 이들 사이에 이후 구성될 저항기 지대(도7의 24)가 연장한다. 하부면상의 접촉 영역(17, 18)은 이후 상부면에 있는 대응 접촉 영역(15, 16)에 전기적으로 연결되고, 칩 저항기로 사용되는 SMD 소자의 접촉부로 작용한다. 접촉 영역(17, 18)은 도4에 도면번호 17로 제안된 것처럼 연속 스트립으로 형성될 수도 있다. 접촉층(15, 16)은 박막 방법을 사용하고, 접촉층(17, 18)은 후막 방법을 사용하여 인가된다. 다른 조합(박막만, 후막만, 하부면에 박 막, 상부면에 후막)도 가능하다. 바람직한 제조 시퀀스에서, 예를 들어, 다음의 공정 단계에서 접촉층은 저항층에 인가된다. 예를 들어, 선행 공정 단계에서, 저항층 아래에 접촉층을 인가하는 것도 가능하다. 특히, 첫 번째 공정 단계는 하부 접촉층(17, 18)의 인가를 포함할 수 있다.

영역(13)마다 하나의 저항기 지대를 형성하는 저항기층(14)의 구조화 그 자체는 레이저 리소그래피 노출 기법에 의하여 도5에 따라 수행된다. 이 기법에서, 20×30㎟까지의 빔 단면을 갖는 평면 레이저 빔(20)은 빔 경로에 위치된 적절히 구성된 마스크(19)에 의해 변환되어 마스크 통과된 레이저 빔(22)으로 되며, 이 빔은 구성될 저항기 지대의 광 영상과 크기가 적어도 동일한 지역의 저항기층(14)에 닿는다. 마스크(19)는 저항기층(14)의 물질이 제거되거나 산화에 의해 비전도성 상태로 변환되는 영역에 마스크 개구(21)를 구비한다. 수 ㎟까지의 이미지 영역에서의 하나 이상의 "레이저 샷"이 비기록 방법에 의하여 하나의 저항기 또는 수 개의 인접한 저항기들(도5에 도시된 예에서 2개)의 저항기 지대를 구조화하기 위하여 사용된다. 동시에, 마스크(19)는 노치(11, 12)의 영역에서도 저항기층(14)을 노출시키도록 디자인되어, 면을 덮는 저항기층(14)이 존재하는 경우에 개별 영역(13)의 전기 절연이 동시에 제공된다. 구조화 공정은 영역(13) 중 하나에 대한 예시로써 도7에 도시된 것처럼 박막 칩 저항기(100)로 귀결된다.

직접 노출에 의해 원하는 방식으로 모든 저항기 지대를 구성한 뒤에, 저항값의 보강된 정밀도를 제공하기 위해 요구되는 미세 조정이 도6에 따라, 바람직하게는, 저항기 지대를 종래의 방법으로 (기록) 레이저 빔(23)을 이용하여 처리함으로 써 수행된다.

마지막으로, 여러 박막 칩 저항기(100', 100")들은 노치(11, 12)에 의해 결정되는 분리선(28)을 따라 기판을 쪼갬으로써 분리될 수 있다. 분리선의 디자인에 따라서, 서로 밀착된 저항기 배열 또는 저항기 망이 이 방법으로 생성될 수 있다.

전체적으로, 본 발명은 극히 저렴한 비용으로 리소그래피 기법의 이점을 이용하는 박막 칩 저항기를 제조하도록 해주며, 개별 요소의 전기 절연을 포함하는 구조화는 집속된 레이저빔으로 기록하여 수행되는 것이 아니라, 하나 또는 심지어는 수개의 전체 요소의 하나의 레이저 샷에 의해, 즉 포토리소그래피와 대조적으로 단일 공정 단계에서 직접 노출함으로써 수행된다.

Claims

저항기층(14) 및 접촉층(15, 16)이 기판(10)의 상부면에 인가되고 레이저광을 이용하여 구조화되어, 상기 기판에 다수의 인접하고 분리된, 예정된 저항값을 갖는 저항기 지대(24)를 형성하게 되는 박막칩 저항기(100, 100', 100") 제조방법에 있어서,

저항기 요소(13)의 전기 절연 및 상기 개별 저항기 지대(24)의 구조화가 레이저 리소그래피 직접 노출 방법을 이용하여 전체 저항기 지대에 대하여 동시에 수행되는 것을 특징으로 하는 박막칩 저항기(100, 100', 100") 제조방법.
제1항에 있어서,

수 개의, 특히 인접한, 저항기 요소들(13)이 동시에 전기적으로 절연되고 하나 이상의 노출에 의해 구조화되며, 레이저 리소그래피 직접 노출 동안 상기 저항기 지대(24)를 구조화하는 것에 부가하여, 인접 박막 칩 저항기의 저항기 지대(24)가 서로로부터 동시에 전기적으로 절연되는 것을 특징으로 하는 방법.
제1항 또는 제2항에 있어서,

레이저 리소그래피 직접 노출을 위해, UV 레이저가 빔 경로에 사용되고, 상기 경로에는 형성되는 상기 저항기 지대(24)의 구조에 대응하는 마스크(19)가 삽입되고 그리고 광학적으로(25) 기판 표면에 묘사되는 것을 특징으로 하는 방법.
제3항에 있어서,

엑시머 레이저가 150㎚ 내지 400㎚의 파장을 갖는 레이저 빔(20)을 방출하는 것을 특징으로 하는 방법.
제1항 또는 제2항에 있어서,

구조화 수단(11, 12)에 의해 개별 영역(13)으로 분할된 기판(10)이 사용되고, 상기 영역(13) 각각에서 하나의 박막 칩 저항기(100, 100', 100")가 형성되는 것을 특징으로 하는 방법.
제5항에 있어서,

상기 구조화 수단(노치, 레이저 새김부, 레이저 홈, 톱니 형태)은 서로에 대해 수직으로 연장하여 기판(10)의 표면에 격자를 형성하는 다수의 노치(11, 12)를 포함하며, 박막 칩 저항기(100, 100', 100")의 제조를 완료한 후에 기판(10)이 노치(11, 12)를 따라 개별 박막 칩 저항기(100, 100', 100")로 쪼개지거나 서로 밀착된 저항기 배열 또는 저항기 망으로 쪼개지는 것을 특징으로 하는 방법.
제1항 또는 제2항에 있어서,

저항기층(14)을 구조화하여 개별 저항기 지대(24)를 형성하기 전에, 형성될 박막 칩 저항기(100, 100', 100") 각각에 대한 국부 접촉층(15, 16)이 형성될 저항기 지대(24)의 단부에 있는 저항기층상에 인가되는 것을 특징으로 하는 방법.
제7항에 있어서,

저항기층(14)상의 접촉층(15, 16)에 더해, 추가적인 국부 접촉층 또는 접촉 스트립(17, 18)이 기판(10)의 하부면에 인가되는 것을 특징으로 하는 방법.
제7항에 있어서,

상부면에 있는 접촉층(15, 16)은 박막 방법(스퍼터링 또는 진공증착)에 의해 형성되는 한편, 접촉층(17, 18)은 후막 방법에 의해 하부면에 인가되는 것을 특징으로 하는 방법.
제1항 또는 제2항에 있어서,

레이저 리소그래피 직접 노출 방법을 사용하여 저항기 지대(24)를 구조화한 후에, 저항기 지대(24)의 미세 조정이 수행되는 것을 특징으로 하는 방법.
제10항에 있어서,

미세 조정이 레이저빔(23)을 사용하여 수행되는 것을 특징으로 하는 방법.