DE10110179A1 - Verfahren zum Herstellen von Dünnschicht-Chipwiderständen - Google Patents
Verfahren zum Herstellen von Dünnschicht-ChipwiderständenInfo
- Publication number
- DE10110179A1 DE10110179A1 DE10110179A DE10110179A DE10110179A1 DE 10110179 A1 DE10110179 A1 DE 10110179A1 DE 10110179 A DE10110179 A DE 10110179A DE 10110179 A DE10110179 A DE 10110179A DE 10110179 A1 DE10110179 A1 DE 10110179A1
- Authority
- DE
- Germany
- Prior art keywords
- resistance
- laser
- substrate
- thin
- structuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/003—Apparatus or processes specially adapted for manufacturing resistors using lithography, e.g. photolithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/146—Laser beam
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/94—Laser ablative material removal
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Bei einem Verfahren zum Herstellen von Dünnschicht-Chipwiderständen, bei welchem Verfahren auf die Oberseite eines flächigen Substrats (10) eine Widerstandsschicht (14) und eine Kontaktschicht (15, 16) aufgebracht und mittels Laserlicht so strukturiert wird, dass auf dem Substrat (10) nebeneineander eine Mehrzal von separaten Widerstandsbahnen mit einem näherungsweise vorbestimmten Widerstandswert entstehen, wird eine vereinfachte und kostengünstigere Herstellung dadurch erreicht, dass die elektrische Isolation der Widerstandselemente (13) und die Strukturierung der einzelnen Widerstandsbahnen (24) für die gesamte Widerstandsbahn gleichzeitig mittels eines laserlithografischen Direktbelichtungsverfahrens erfolgt.
Description
Die vorliegende Erfindung bezieht sich auf das Gebiet der Herstellung von
passiven elektronischen Bauelementen. Sie betrifft ein Verfahren zum
Herstellen von Dünnschicht-Chipwiderständen gemäß dem Oberbegriff
des Abspruchs 1.
Ein solches Verfahren ist z. B. aus der Druckschrift US-A-5,976,392 be
kannt.
Generell bekannt sind Verfahren zur Herstellung von Dickschichtwider
ständen, bei denen die Widerstands- und Kontaktschichten als Pasten
mittels Siebdruck strukturiert aufgebracht werden. Auf diese Weise lassen
sich sehr kostengünstige Bauelemente herstellen.
Weiterhin sind Verfahren zur Herstellung von Dünnschichtwiderständen
bzw. Dünnschicht-Chipwiderständen bekannt, bei denen die Widerstands-
und Kontaktschichten mittels Sputtern/Aufdampfen aufgebracht werden
und anschließend in einem photolithographischen Prozeßschritt struktu
riert werden. Mit dieser Art hergestellte Bauelemente sind in der Regel
qualitativ hochwertiger. Nachteilig sind dabei allerdings die höheren Her
stellkosten.
Die eingangs genannte Druckschrift US-A-5,976,392 beschreibt nun die
Herstellung eines Dünnschichtwiderstandes mit darauf aufgebrachten
Dickschichtkontakten, der nicht in einem photolithographischen Strukturie
rungsprozess hergestellt wird, sondern bei dem zur Strukturierung der Wi
derstandsbahnen eine Ätzung mittels eines energiereichen fokussierten
Strahles erfolgt. Insbesondere wird dazu ein Laserstrahl mit einer Weite
von 30 bis 200 µm verwendet, um in den Bereichen der einzelnen Wider
stände, die eine Breite von 0,4 bis 3,5 mm und eine Länge von 0,8 bis 6,5
mm aufweisen können, durch entsprechendes Verfahren des Strahles in
der Substratebene die Kontur der Widerstandsbahn "schreibend" festzule
gen. Durch Verzicht auf die Photolithographie und den Einsatz von Dick
schichtkontakten kann hier zwar ein Kostenvorteil gegeben sein, nachteilig
ist jedoch die zeitlich in die Länge gezogene sukzessive Bearbeitung der
einzelnen Widerstände bzw. Widerstandsbahnen.
Eine andere Druckschrift (DE-A1-199 01 540) beschreibt den Feinabgleich
von dünnen Widerstandsschichten, bei dem mit einem fokussiertem La
serstrahl, z. B. eines Argon-Lasers "geschrieben" wird.
Ein Verfahren zur Herstellung einer Laserstrukturierung von Leiterbahnen
ist das der DE-C1-38 43 230 bekannt. Hierbei wird die Direktstrukturierung
von Metallfilmen auf Kunststoff für Leiterplatten vorgeschlagen.
Es ist Aufgabe der Erfindung, ein Verfahren zur Herstellung von Dünn
schicht-Chipwiderständen anzugeben, welches bei gleichzeitig hoher Prä
zision der erzeugten Widerstände eine Vereinfachung und Beschleuni
gung der Herstellung und eine damit verbundene Reduktion der Herstel
lungskosten bewirkt.
Die Aufgabe wird durch die Gesamtheit der Merkmale des Anspruchs 1
gelöst. Der Kern der Erfindung besteht darin, zur Strukturierung der Wi
derstandsbahnen für die einzelnen Widerstände einen laserlithographi
schen Direktbelichtungsprozess einzusetzen, bei dem ein kompletter Wi
derstand oder mehrere komplette Widerstände mit einer einzigen, über die
gesamte Fläche der Widerstände reichenden Belichtung (einem "Laser
schuss") durch eine entsprechend strukturierte Maske strukturiert werden
können.
Mit der Erfindung ist es möglich, extrem kostengünstige Dünnschicht-
Chipwiderstände mit den Vorteilen einer lithographischen Technik herzu
stellen, wobei die Strukturierung direkt und im Gegensatz zur Photolitho
graphie in einem Prozeßschritt erfolgt. Insbesondere können gegenüber
der eingangs genanntem Druckschrift US-A-5,976,392 mit der Erfindung
Chipbauelemente noch schneller und damit kostengünstiger hergestellt
werden, weil die Strukturierung nicht schreibend durch einen fokussierten
Laserstrahl erfolgt, sondern als Direktbelichtung eines ganzen bzw. sogar
von mehreren ganzen Bauelementen mit einem oder mehreren Laser
schüssen.
Eine bevorzugte Ausgestaltung des Verfahrens nach der Erfindung zeich
net sich dadurch aus, dass für die laserlithographische Direktbelichtung
ein UV-Laser, (z. B. Excimer-Laser) mit Wellenlängen von 150 nm bis
400 nm verwendet wird, in dessen Strahlengang eine der auszubildenden
Struktur der Widerstandsbahnen entsprechende Maske eingefügt ist, und
dass im vorliegenden Fall ein Excimer-Laser Laserstrahlung mit Wellen
längen im Bereich zwischen 248 nm bis 351 nm aussendet. Durch die La
serstrahlung wird bei ausreichender Energie an den belichteten Stellen die
metallische Dünnschicht der Widerstandsschicht direkt entfernt bzw. in ein
nichtleitendes Oxid umgewandelt.
Es ist dabei besonderes zweckmässig, dass ein Substrat verwendet wird,
welches durch Strukturierungsmittel bevorzugt Kerben, aber auch Laser
ritzen in einzelne Bereiche unterteilt ist, dass in den Bereichen jeweils ein
Dünnschicht-Chipwiderstand erzeugt wird, dass die Strukturierungsmittel
eine Mehrzahl von senkrecht zueinander verlaufenden, ein Gitter bil
denden Kerben in der Oberfläche des Substrats umfassen, und dass nach
Fertigstellung der einzelnen Dünnschicht-Chipwiderstände das Substrat
entlang der Kerben in einzelne Dünnschicht-Chipwiderstände zerteilt wird.
Die Strukturierung z. B. Lasersritze kann auch im Herstellungsprozeß d. h.
nach Aufbringen der Dünnschichten erfolgen.
Eine andere bevorzugte Ausgestaltung des erfindungsgemässen Verfah
ren ist dadurch gekennzeichnet, dass vor dem Strukturieren der Wider
standsschicht in die einzelnen Widerstandsbahnen für jeden der zu erzeu
genden Dünnschicht-Chipwiderstände in den Endbereichen der zu erzeu
genden Widerstandsbahnen lokale Kontaktschichten als Inseln oder als
durchgehender Streifen auf die Widerstandsschicht aufgebracht werden.
Bevorzugt wird dabei die Dünnschichttechnik (z. B. maskiertes Aufdamp
fen). Dickschichtverfahren sind ebenfalls denkbar, sowie auch Kombina
tionen von beiden. Die Reihenfolge der Herstellungsprozesse (Wider
standsschicht, Kontaktschicht) kann auch umgekehrt sein.
Weitere Ausführungsformen ergeben sich aus den abhängigen Ansprü
chen.
Die Erfindung soll nachfolgend anhand von Ausführungsbeispielen im Zu
sammenhang mit der Zeichnung näher erläutert werden. Es zeigen
Fig. 1 in einer perspektivischen, teilweise geschnittenen Ansicht
ein vorgekerbtes, lasergeritztes bzw. gesägtes Substrat,
wie es beim Herstellungsverfahren nach der Erfindung be
vorzugt verwendet wird;
Fig. 2-9 verschiedene Schritte zur Herstellung von Dünnschicht-
Chipwiderständen gemäss einem bevorzugten Ausfüh
rungsbeispiel der Erfindung, insbesondere
Fig. 2 das Substrat aus Fig. 1 im Längsschnitt;
Fig. 3 das Substrat aus Fig. 2 mit einer ganzflächig aufgebrach
ten Widerstandsschicht;
Fig. 4 das beschichtete Substrat aus Fig. 3 mit auf der Ober- und
Unterseite aufgebrachten lokalen oder auch durchgehen
der Kontaktschichten;
Fig. 5 den laserlithographischen Direktbelichtungsprozess zur
Strukturierung der Widerstandsbahnen der einzelnen Wi
derstände;
Fig. 6 den nachfolgenden Feinabgleich der Widerstandsbahnen;
Fig. 7 in einer zu Fig. 1 vergleichbaren Darstellung das Substrat
mit einem beispielhaften fertig strukturierten Chipwider
stand;
In Fig. 1 ist in einer perspektivischen, teilweise geschnittenen Ansicht ein
vorgekerbtes bzw. lasergeritztes oder gesägtes Substrat 10 wiedergege
ben, wie es beim Herstellungsverfahren nach der Erfindung bevorzugt
verwendet wird. Das Substrat 10 besteht beispielsweise aus einem Glas,
Silizum, SiO oder einer isolierenden Keramik wie z. B. Al2O3 oder AlN. Es
ist auf der Oberseite durch nach Art eines Gitters senkrecht zueinander
verlaufende Kerben 11, 12 in einzelne Bereiche 13 unterteilt, in denen je
weils ein Dünnschicht-Chipwiderstand erzeugt werden soll. Das Substrat
10 kann aber auch gesägt oder lasergeritzt oder vollkommen ohne Unter
teilung vorliegen. Je nach Unterteilung können auch Widerstandsarrays
bzw. Widerstandsnetzwerke erzeugt werden.
Auf das Substrat 10, das in Fig. 2 noch einmal im Längsschnitt dargestellt
ist, wird zunächst gemäss Fig. 3, vorzugsweise ganzflächig, eine Wider
standsschicht 14 aufgebracht. Die Widerstandsschicht 14 ist üblicherweise
eine Metallschicht aus einer geeigneten Widerstandslegierung wie z. B.
CrNi, CrSi, TaN, CuNi. Die Widerstandschicht wird bevorzugt durch Sput
ter oder Aufdampfen aufgebracht. Auch Bekeimungen z. B. Pd für an
schließende Metallisierungen sind denkbar. Es ist weiterhin denkbar, an
stelle der ganzflächigen Beschichtung eine maskierte Beschichtung vor
zunehmen, um beispielsweise in benachbarten Bereichen 13 elektrisch
voneinander getrennte Widerstandsschichten zu erzeugen. Auch mehrere
Widerstandsschichten übereinander sind denkbar.
Nachdem die Widerstandsschicht mit der gewünschten Zusammenset
zung und Dicke bzw. Widerstandswert aufgebracht ist, werden anschlie
ssend gemäss Fig. 4 auf der Widerstandsschicht 14 bzw. auf der Ober
seite des Substrats 10 und ggf. auf der Unterseite lokale Kontaktschichten
15, 16 bzw. 17, 18 aufgebracht. Für jeden der Bereiche 13 wird eine Paar
voneinander beabstandeter Kontaktschichten 15, 16 verwendet, zwischen
denen sich die nachfolgend zu strukturierende Widerstandsbahn (24 in
Fig. 7) erstreckt. Die Kontaktbereiche 17, 18 auf der Unterseite werden
später mit den korrespondierenden Kontaktbereiche 15, 16 auf der Ober
seite elektrisch verbunden und dienen als Kontakte der als SMD-
Bauelemente eingesetzten Chipwiderstände. Die Kontaktbereich 17, 18
können auch durchgehend ausgebildet sein, wie dies in Fig. 4 bei 17 an
gedeutet ist. Bevorzugt werden die Kontaktschichten 15, 16 im Dünn
schichtverfahren und die Kontaktschichten 17, 18 in Dickschichttechnik
aufgebracht. Es sind aber auch andere Kombinationen (nur Dünnschicht,
nur Dickschicht, Dünnschicht auf der Unterseite, Dickschicht auf der Ober
seite) möglich. Die Reihenfolge der Herstellung wird bevorzugterweise so
durchgeführt, dass die Kontaktschicht auf der Widerstandsschicht, dass
heißt, in einem nachfolgenden Prozessschritt aufgebracht wird. Es ist aber
auch möglich, die Kontaktschicht unter der Widerstandsschicht, d. h. in
einem vorhergehenden Prozessschritt aufzubringen. Insbesondere kann
die untere Kontaktschicht 17, 18 als erster Prozessschritt aufgebracht
werden.
Die eigentliche Strukturierung der Widerstandsschicht 14 zu einer Wider
standsbahn pro Bereich 13 erfolgt gemäss Fig. 5 durch ein laserlithogra
phisches Direktbelichtungsverfahren. Bei diesem Verfahren wird aus einer
flächigen Laserstrahlung 20 mit bis 20 × 30 mm2 Strahlquerschnitt durch
eine geeignet strukturierte Maske 19 im Strahlengang eine maskierte La
serstrahlung 21 erzeugt, die auf einer Fläche, die wenigstens so gross ist
wie die Fläche der zu strukturierenden Widerstandsbahn, optisch abgebil
det (25), auf die Widerstandsschicht 14 trifft. Die Maske 19 hat in den Be
reichen Maskenöffnungen 21, in denen das Material der Widerstands
schicht 14 entfernt bzw. durch Oxidation in einem nichtleitenden Zustand
gebracht wird. Durch einen einzigen oder mehrere "Laserschüsse" in ei
nem bis mehrere mm2 grossen Bildfeld werden so die Widerstandsbahnen
eines Widerstandes oder mehrerer nebeneinanderliegender Widerstände
(im Beispiel der Fig. 5 sind dies zwei) in einem nicht schreibenden Verfah
ren strukturiert. Die Maske 19 ist gleichzeitig so beschaffen, dass die Wi
derstandsschicht 14 im Bereich der Kerben 11, 12 ebenfalls belichtet wird,
so dass bei Vorliegen einer ganzflächigen Widerstandsschicht 14 gleich
zeitig eine elektrische Trennung der einzelnen Bereiche 13 vollzogen wird.
Das Ergebnis der Strukturierung ist ein Dünnschicht-Chipwiderstand 100,
wie er in Fig. 7 beispielhaft für einen der Bereiche 13 dargestellt ist.
Nachdem durch die Direktbelichtung alle Widerstandsbahnen in der ge
wünschten Weise strukturiert worden sind, erfolgt der für die erhöhte Ge
nauigkeit des Widerstandswertes notwendige Feinabgleich, der gemäss
Fig. 6 vorzugsweise durch eine Bearbeitung der Widerstandsbahn mittels
eines (schreibenden) Laserstrahls 23 in herkömmlicher Technik erfolgt.
Schliesslich können die verschiedenen Dünnschicht-Chipwiderstände
100', 100" durch Brechen des Substrats 10 entlang von durch die Kerben
11, 12 vorgegebenen Trennungslinien 28 vereinzelt werden. Je nach Aus
prägung der Trennungslinien können damit auch zusammenhängende
Widerstandsarrays bzw. Widerstandsnetzwerke erzeugt werden.
Insgesamt können mit der Erfindung extrem kostengünstig Dünnschicht-
Chipwiderstände mit den Vorteilen einer lithographischen Technik herge
stellt werden, wobei die Strukturierung einschließlich der elektrischen Iso
lation der Einzelelemente nicht schreibend durch einen fokussierten La
serstrahl erfolgt, sondern als Direktbelichtung eines ganzen bzw. sogar
von mehreren ganzen Bauelementen mit einem Laserschuss, und damit
im Gegensatz zur Photolithographie in einem Prozeßschritt.
10
Substrat
11
,
12
Kerbe
13
Bereich
14
Widerstandsdünnschicht (z. B. Metalllegierung)
15
,
16
Kontaktschicht (Oberseite)
17
,
18
Kontaktschicht (Unterseite)
19
,
26
Maske
20
Laserstrahlung (unmaskiert)
21
,
27
Maskenöffnung
22
Laserstrahlung (maskiert)
23
Laserstrahl
24
Widerstandsbahn (z. B. mäanderförmig)
25
Abbildungsoptik
100
,
100
',
100
" Dünnschicht-Chipwiderstand
Claims (11)
1. Verfahren zum Herstellen von Dünnschicht-Chipwiderständen
(100, 100', 100"), bei welchem Verfahren auf die Oberseite eines
flächigen Substrats (10) eine Widerstandsschicht (14) und eine
Kontaktschicht (15, 16) aufgebracht und mittels Laserlicht so
strukturiert wird, dass auf dem Substrat (10) nebeneinander eine
Mehrzahl von separaten Widerstandsbahnen (24) mit einem nähe
rungsweise vorbestimmten Widerstandswert entstehen, dadurch
gekennzeichnet, dass die elektrische Isolation der Widerstand
selemente (13) und die Strukturierung der einzelnen Widerstands
bahnen (24) für die gesamte Widerstandsbahn gleichzeitig mittels
eines laserlithographischen Direktbelichtungsverfahrens erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass meh
rere, insbesondere nebeneinanderliegende, Widerstandselemente
(13) gleichzeitig mit einer oder mehreren Belichtungen elektrisch
isoliert und strukturiert werden und dass bei der laserlithographi
schen Direktbelichtung zusätzlich zur Strukturierung der Wider
standsbahnen (24) gleichzeitig die Widerstandsbahnen (24) be
nachbarter Dünnschicht-Chipwiderstände elektrisch voneinander
isoliert werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass
für die laserlithographische Direktbelichtung ein UV-Laser ver
wendet wird, in dessen Strahlengang eine der auszubildenden
Struktur der Widerstandsbahnen (24) entsprechende Maske (19)
eingefügt ist und diese optisch (25) auf der Substratoberfläche ab
gebildet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass z. B.
ein Excimer-Laser Laserstrahlung (20) mit Wellenlängen im Be
reich zwischen 150 nm bis 400 nm aussendet.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn
zeichnet, dass ein Substrat (10) verwendet wird, welches durch
Strukturierungsmittel (11, 12) in einzelne Bereiche (13) unterteilt
ist, und dass in den Bereichen (13) jeweils ein Dünnschicht-
Chipwiderstand (100, 100', 100") erzeugt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die
Strukturierungsmittel (Kerben, Laserscriben, Laserritzen, Sägen)
eine Mehrzahl von senkrecht zueinander verlaufenden, ein Gitter
bildenden Kerben (11, 22) in der Oberfläche des Substrats (10)
umfassen, und dass nach Fertigstellung der einzelnen Dünn
schicht-Chipwiderstände (100, 100', 100") das Substrat (10) ent
lang der Kerben (11, 12) in einzelne Dünnschicht-Chipwiderstände
(100, 100', 100") oder auch zusammenhängende Widerstands
arrays bzw. Widerstandsnetzwerke zerteilt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekenn
zeichnet, dass vor dem Strukturieren der Widerstandsschicht (14)
in die einzelnen Widerstandsbahnen (24) für jeden der zu erzeu
genden Dünnschicht-Chipwiderstände (100, 100', 100") in den
Endbereichen der zu erzeugenden Widerstandsbahnen (24) lokale
Kontaktschichten (15, 16) auf die Widerstandsschicht (14) aufge
bracht werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass zu
sätzlich zu den Kontaktschichten (15, 16) auf der Widerstands
schicht (14) weitere lokale Kontaktschichten oder Kontaktstreifen
(17, 18) auf die Unterseite des Substrats (10) aufgebracht werden.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass
die Kontaktschichten (15, 16) auf einer Oberseite bevorzugterwei
se in Dünnschichtverfahrens, mittels Sputtern oder Aufdampfen,
und dass die Kontaktschichten (17, 18) auf einer Unterseite vor
zugsweise im Dickschichtverfahren aufgebracht werden.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekenn
zeichnet, dass nach der Strukturierung der Widerstandsbahnen
(24) mittels des laserlithographischen Direktbelichtungsverfahrens
ein Feinabgleich der Widerstandsbahnen (24) vorgenommen wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der
Feinabgleich mit einem Laserstrahl (23) vorgenommen wird.
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10110179A DE10110179B4 (de) | 2001-03-02 | 2001-03-02 | Verfahren zum Herstellen von Dünnschicht-Chipwiderständen |
AT02700251T ATE276575T1 (de) | 2001-03-02 | 2002-02-19 | Verfahren zum herstellen von dünnschicht- chipwiderständen |
KR1020037011426A KR100668185B1 (ko) | 2001-03-02 | 2002-02-19 | 박막 칩 저항기 제조방법 |
JP2002570248A JP4092209B2 (ja) | 2001-03-02 | 2002-02-19 | 薄膜チップ抵抗体の製造方法 |
EP02700251A EP1374257B1 (de) | 2001-03-02 | 2002-02-19 | Verfahren zum herstellen von dünnschicht-chipwiderständen |
CNB028059069A CN100413000C (zh) | 2001-03-02 | 2002-02-19 | 生产薄膜芯片电阻的方法 |
DE50201035T DE50201035D1 (de) | 2001-03-02 | 2002-02-19 | Verfahren zum herstellen von dünnschicht-chipwiderständen |
US10/469,214 US6998220B2 (en) | 2001-03-02 | 2002-02-19 | Method for the production of thin layer chip resistors |
PCT/EP2002/001730 WO2002071419A1 (de) | 2001-03-02 | 2002-02-19 | Verfahren zum herstellen von dünnschicht-chipwiderständen |
TW091103422A TW594802B (en) | 2001-03-02 | 2002-02-26 | A method for manufacturing thin-film chip resistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10110179A DE10110179B4 (de) | 2001-03-02 | 2001-03-02 | Verfahren zum Herstellen von Dünnschicht-Chipwiderständen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10110179A1 true DE10110179A1 (de) | 2002-12-05 |
DE10110179B4 DE10110179B4 (de) | 2004-10-14 |
Family
ID=7676132
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10110179A Expired - Fee Related DE10110179B4 (de) | 2001-03-02 | 2001-03-02 | Verfahren zum Herstellen von Dünnschicht-Chipwiderständen |
DE50201035T Expired - Lifetime DE50201035D1 (de) | 2001-03-02 | 2002-02-19 | Verfahren zum herstellen von dünnschicht-chipwiderständen |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE50201035T Expired - Lifetime DE50201035D1 (de) | 2001-03-02 | 2002-02-19 | Verfahren zum herstellen von dünnschicht-chipwiderständen |
Country Status (9)
Country | Link |
---|---|
US (1) | US6998220B2 (de) |
EP (1) | EP1374257B1 (de) |
JP (1) | JP4092209B2 (de) |
KR (1) | KR100668185B1 (de) |
CN (1) | CN100413000C (de) |
AT (1) | ATE276575T1 (de) |
DE (2) | DE10110179B4 (de) |
TW (1) | TW594802B (de) |
WO (1) | WO2002071419A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018115205A1 (de) * | 2018-06-25 | 2020-01-02 | Vishay Electronic Gmbh | Verfahren zur Herstellung einer Vielzahl von Widerstandsbaueinheiten |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10110179B4 (de) | 2001-03-02 | 2004-10-14 | BCcomponents Holding B.V. | Verfahren zum Herstellen von Dünnschicht-Chipwiderständen |
US7378337B2 (en) * | 2003-11-04 | 2008-05-27 | Electro Scientific Industries, Inc. | Laser-based termination of miniature passive electronic components |
TW200534296A (en) * | 2004-02-09 | 2005-10-16 | Rohm Co Ltd | Method of making thin-film chip resistor |
JP2011187985A (ja) * | 2004-03-31 | 2011-09-22 | Mitsubishi Materials Corp | チップ抵抗器の製造方法 |
US7882621B2 (en) * | 2008-02-29 | 2011-02-08 | Yageo Corporation | Method for making chip resistor components |
CN102176356A (zh) * | 2011-03-01 | 2011-09-07 | 西安天衡计量仪表有限公司 | 一种铂电阻芯片及铂电阻芯片的制备方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1765145C3 (de) * | 1968-04-09 | 1973-11-29 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Verfahren zum Bearbeiten dunner Schichten von elektrischen Schalt kreisen mit Laserstrahlen |
US3699649A (en) * | 1969-11-05 | 1972-10-24 | Donald A Mcwilliams | Method of and apparatus for regulating the resistance of film resistors |
US4468414A (en) * | 1983-07-29 | 1984-08-28 | Harris Corporation | Dielectric isolation fabrication for laser trimming |
US4594265A (en) * | 1984-05-15 | 1986-06-10 | Harris Corporation | Laser trimming of resistors over dielectrically isolated islands |
DE3843230C1 (en) * | 1988-12-22 | 1989-09-21 | W.C. Heraeus Gmbh, 6450 Hanau, De | Process for making a metallic pattern on a base, in particular for the laser structuring of conductor tracks |
JPH04178503A (ja) * | 1990-11-14 | 1992-06-25 | Nec Corp | 歪センサーの製造方法 |
US5384230A (en) * | 1992-03-02 | 1995-01-24 | Berg; N. Edward | Process for fabricating printed circuit boards |
DE4429794C1 (de) * | 1994-08-23 | 1996-02-29 | Fraunhofer Ges Forschung | Verfahren zum Herstellen von Chip-Widerständen |
US5683928A (en) * | 1994-12-05 | 1997-11-04 | General Electric Company | Method for fabricating a thin film resistor |
US5852226A (en) * | 1997-01-14 | 1998-12-22 | Pioneer Hi-Bred International, Inc. | Soybean variety 93B82 |
US5976392A (en) * | 1997-03-07 | 1999-11-02 | Yageo Corporation | Method for fabrication of thin film resistor |
DE19901540A1 (de) * | 1999-01-16 | 2000-07-20 | Philips Corp Intellectual Pty | Verfahren zur Feinabstimmung eines passiven, elektronischen Bauelementes |
US6365483B1 (en) * | 2000-04-11 | 2002-04-02 | Viking Technology Corporation | Method for forming a thin film resistor |
US6605760B1 (en) * | 2000-12-22 | 2003-08-12 | Pioneer Hi-Bred International, Inc. | Soybean variety 94B73 |
US6613965B1 (en) * | 2000-12-22 | 2003-09-02 | Pioneer Hi-Bred International, Inc. | Soybean variety 94B54 |
DE10110179B4 (de) | 2001-03-02 | 2004-10-14 | BCcomponents Holding B.V. | Verfahren zum Herstellen von Dünnschicht-Chipwiderständen |
-
2001
- 2001-03-02 DE DE10110179A patent/DE10110179B4/de not_active Expired - Fee Related
-
2002
- 2002-02-19 US US10/469,214 patent/US6998220B2/en not_active Expired - Lifetime
- 2002-02-19 DE DE50201035T patent/DE50201035D1/de not_active Expired - Lifetime
- 2002-02-19 KR KR1020037011426A patent/KR100668185B1/ko not_active IP Right Cessation
- 2002-02-19 CN CNB028059069A patent/CN100413000C/zh not_active Expired - Lifetime
- 2002-02-19 EP EP02700251A patent/EP1374257B1/de not_active Expired - Lifetime
- 2002-02-19 WO PCT/EP2002/001730 patent/WO2002071419A1/de active IP Right Grant
- 2002-02-19 JP JP2002570248A patent/JP4092209B2/ja not_active Expired - Lifetime
- 2002-02-19 AT AT02700251T patent/ATE276575T1/de not_active IP Right Cessation
- 2002-02-26 TW TW091103422A patent/TW594802B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018115205A1 (de) * | 2018-06-25 | 2020-01-02 | Vishay Electronic Gmbh | Verfahren zur Herstellung einer Vielzahl von Widerstandsbaueinheiten |
US11302462B2 (en) | 2018-06-25 | 2022-04-12 | Vishay Electronic Gmbh | Method for producing a plurality of resistance modular units over a ceramic substrate |
Also Published As
Publication number | Publication date |
---|---|
US6998220B2 (en) | 2006-02-14 |
DE10110179B4 (de) | 2004-10-14 |
WO2002071419A1 (de) | 2002-09-12 |
KR20030086282A (ko) | 2003-11-07 |
JP2004530290A (ja) | 2004-09-30 |
CN100413000C (zh) | 2008-08-20 |
TW594802B (en) | 2004-06-21 |
EP1374257A1 (de) | 2004-01-02 |
DE50201035D1 (de) | 2004-10-21 |
US20040126704A1 (en) | 2004-07-01 |
JP4092209B2 (ja) | 2008-05-28 |
KR100668185B1 (ko) | 2007-01-11 |
ATE276575T1 (de) | 2004-10-15 |
CN1552080A (zh) | 2004-12-01 |
EP1374257B1 (de) | 2004-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3150109C2 (de) | ||
DE3030653C2 (de) | Verfahren zur Herstellung von Halbleiteranordnungen | |
DE3751134T2 (de) | Simultanes Ätzen von Mehrschicht- und Bildstrukturen. | |
DE19636735B4 (de) | Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung | |
DE2604939A1 (de) | Verfahren zum herstellen von kleinen durchgangsloechern | |
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
DE69012444T2 (de) | Excimer-induzierte flexible Zusammenschaltungsstruktur. | |
DE10245313A1 (de) | Dünnfilm-Thermistor und Verfahren zum Einstellen des Widerstands desselben | |
DE2555299A1 (de) | Verfahren zur herstellung von vielschichtchips fuer mikroelektrische anordnungen | |
DE4102422A1 (de) | Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung | |
EP1374257B1 (de) | Verfahren zum herstellen von dünnschicht-chipwiderständen | |
DE2350026A1 (de) | Verfahren zur herstellung einer vielfach-elektrodeanordnung fuer aufzeichnungsgeraete | |
DE19639176A1 (de) | Vorrichtung und Verfahren zum Bilden von Elektroden elektronischer Komponenten | |
DE2832151C2 (de) | Verfahren zum Prüfen eines Musters aus einem elektrisch leitfähigen Film | |
EP0234487B1 (de) | Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung | |
DE3105934C2 (de) | ||
EP1097616B1 (de) | Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen | |
DE19501693C2 (de) | Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement | |
DE2553763B2 (de) | Verfahren zur Herstellung einer elektronischen Schaltung | |
DE3133350A1 (de) | "verfahren zur herstellung von maskierungsschichten auf einer zu strukturierenden flaeche eines festkoerpers" | |
DE4429794C1 (de) | Verfahren zum Herstellen von Chip-Widerständen | |
DE2703473C2 (de) | ||
DE19949607A1 (de) | Planarer Abgleichwiderstand, Anwendungen und Verfahren zu seiner Herstellung | |
DE3524832A1 (de) | Herstellung von duennfilmschaltungen | |
DE3015142A1 (de) | Photomaske, verfahren zur herstellung sowie deren verwendung zur erzeugung kleiner halbleiterstrukturen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |