JP2010092394A - 半導体装置及びｒｆｉｄタグチップ - Google Patents

Abstract

【課題】トリミングを要すことなく、かつ、バンドギャップリファレンス回路のデッドロック発生を防止する参照電源回路を提供する。
【解決手段】本発明に関連するＲＦＩＤタグチップはバンドギャップリファレンス回路１０とＶｔｈ差リファレンス回路１１を切り替えるスイッチ１２を有する参照電源１００を有する。バンドギャップリファレンス回路１０のバンドギャップリファレンス内基準電位とＶｔｈ差リファレンス回路１１の出力とを比較器で対比し、スイッチとして動作するトランジスタ１４を制御することで、バンドギャップリファレンス内基準電位を上昇させ、バンドギャップリファレンス回路１０の立ち上がりを早めると共に、バンドギャップリファレンス回路のデッドロック発生を防止する。
【選択図】図９

Description

本発明は、ＲＦＩＤタグチップ等に用いられる定電圧回路、特にスタートアップ時の電源の立ち上げ処理に関する。

近年、電波から電力を受けて動作するチップが増加している。そのようなチップの一つにＲＦＩＤ Ｔａｇ チップ（以下ＲＦＩＤタグチップ）がある。このＲＦＩＤタグチップの用途の一つとしては無線により人・物を識別することがあげられる。

基本的に、ＲＦＩＤタグチップは、すべてのチップに対してユニークな番号が割り振られている。リーダ（Ｒｅａｄｅｒ）／ライタ（Ｗｒｉｔｅｒ）は、このユニークな番号を無線通信により読み出すことができる。番号と実物の対応付けはリーダ／ライタ側が行うため、ＲＦＩＤタグチップ自体は複雑な機能は持たない。要求に応じて、チップに割り振られた番号を出力する機能と、一部の製品では情報を記憶する機能及びセキュリティ機能がある程度である。

ＲＦＩＤタグチップは機能が比較的単純である。しかし、バーコードの代わりに使用されることを想定すると、ＲＦＩＤタグチップは非常に安価に生産可能なことが求められる。２００８年現在、ＲＦＩＤタグチップの製造コストの当面の目標は単価５円程度である。

また、電波による起電力で動作するため、ＲＦＩＤタグチップは非常に低消費電力で動作する必要があるものが多い。

ＲＦＩＤは１３．５６ＭＨｚ、９００ＭＨｚ、２．４ＧＨｚ帯の電波を利用するものが多い。本発明は主に９００ＭＨｚ帯で使用されるＥＰＣ Ｇｌｏｂａｌ Ｃｌａｓｓ１ Ｇｅｎｅｒａｔｉｏｎ２（Ｃ１Ｇ２ もしくは ＥＰＣ Ｇｅｎ２）と呼ばれる規格を主な目標とするものである。この規格は全米に展開する小売業大手や、日本の大手電気量販店で導入が開始されており、ほぼデファクトスタンダードとなっている。現時点では、流通での適用が主であるが、将来的には商品１個１個にＲＦＩＤタグが取り付けられるようになったときの市場規模は大きい。

ＥＰＣ Ｇｅｎ２対応のＲＦＩＤタグでは９００ＭＨｚの電波を用い、３ｍ以上の距離で通信を行うことができる。この点からいくつかの技術的特徴が生じる。まず３ｍの通信距離を考えると、非常に低電流で動作する必要があるということである。概ね１０μＡ程度の電流でチップ全体を動作させる必要がある。

また、インレットとしてタグチップが使用されるときの機械的強度を考えると、ある程度の面積以下のサイズであることが望ましい。

上記のことを総合すると、一般的なＲＦＩＤタグチップに採用される参照電源回路として、ＢＧＲ（バンドギャップリファレンス）回路及び閾値電圧利用型基準電圧発生回路（Ｖｔｈ差リファレンス回路）が存在する。これらは、比較的安価で、実装面積も小さいためである。

しかし、これらの製造コストでの原価低減だけ着目するのは無理がある。商品としてのＲＦＩＤタグチップの提供に際しては実装コストやテストコストが発生するためである。ＲＦＩＤタグの低価格供給に際しては、これらのコストの削減も重要である。

ＲＦＩＤタグチップのテストは大きく分けると、１）製造不具合の選別、２）トリミング、に分けられる。このうちトリミングにおいては複数のチップを同時にトリミングすることは困難である。したがって、より製造ばらつきの少ない回路を用い、トリミングコストを抑える。これにより、テストコスト削減効果が大きくなることが期待できる。この観点では上記の参照電源回路２種のうち、Ｖｔｈ差リファレンス回路はトリミングが必須である。したがって、これを避け、ＢＧＲ回路を用いることが望ましく思える。

しかし、ＢＧＲ回路にも別の問題がある。

ＲＦＩＤタグチップなどのＲＦからの電力供給で動作するチップは、内部電源Ｖｄｄの制御回路をＶｄｄ自体で生成する必要がある。特にＶｄｄの立ち上げ時に問題が発生することが多い。内部電源を制御するための基準電位をＢＧＲで構成するとＶｄｄ立ち上げ時の低電源電圧でＢＧＲ出力が０Ｖになってしまう。これにより、内部電源を制御するレギュレータがＶｄｄを０Ｖの方向に制御する。そのため、１）Ｖｄｄが立ち上がらない、２）ＢＧＲが立ち上がらない、３）Ｖｄｄが０Ｖの方向に制御される、４）Ｖｄｄが立ち上がらない、というデッドロックが発生する可能性があった（図７で詳述）。

本発明の目的はトリミングを要すことなく、かつ、ＢＧＲのデッドロック発生を防止し、安定して精度の高い参照電源回路を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。

本発明の代表的な実施の形態に関わる基準電圧発生回路は、バンドギャップリファレンス回路と、閾値電圧利用型基準電圧発生回路と、バンドギャップリファレンス回路の出力と閾値電圧利用型基準電圧発生回路の出力を切り替えるスイッチを含み、このスイッチは入力される切替信号によって前記閾値電圧利用型基準電圧発生回路の出力及び前記バンドギャップリファレンス回路の出力を切り替えることを特徴とする。

また、この基準電圧発生回路の切替信号はバンドギャップリファレンス切替制御回路より出力され、バンドギャップリファレンス切替制御回路は入力されるクロック信号を検出して切替信号を切り替えることを特徴としても良い。

また、この基準電圧発生回路は、閾値電圧利用型基準電圧発生回路の出力とバンドギャップリファレンス回路のバンドギャップリファレンス内基準電位との電位差を検出する比較器を含み、バンドギャップリファレンス内基準電位が閾値電圧利用型基準電圧発生回路の出力より小さいとき前記トランジスタに電流が流れ前記バンドギャップリファレンス内基準電位をあげることを特徴とする。

また、この基準電圧発生回路のバンドギャップリファレンス回路は、バンドギャップリファレンス内基準電位を用いて基準発振回路の参照電圧を出力することを特徴とする。

上記の基準電圧発生回路をレギュレータの基準電圧として、整流回路から電源電圧を出力することを特徴とするＲＦＩＤタグチップも本発明の射程に入る。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

本発明の代表的な実施の形態に関わる参照電源回路ではトリミング及びトリミング回路が不要であり、結果、参照電源回路の実装面積の縮小が可能となり、ＲＦＩＤタグチップの面積・容積の縮小が期待できる。

また、参照電源回路のトリミングが不要となり、トリミングに関するテスト時間・工数の省略が可能となる。

以下、図を用いて本発明の各実施の形態を説明する。

（第１の実施の形態）
図１は定電圧電源回路の一種であるシャントレギュレータの構成を表す回路図である。図１（ａ）は装置が外部から供給される安定した電源を持つ固定機器に用いられる定電圧電源回路の構成を、図１（ｂ）は本発明の対象となる、非接触式のＲＦＩＤタグチップ等の電波などから電源電圧を発生させる機器の定電圧電源回路の構成をそれぞれ示す。

図１（ａ）のシャントレギュレータは比較器として機能するアンプ１と、アンプ１の出力によってゲート電圧が変化するＭＯＳ−ＦＥＴ３と、アンプ１で対比を取る際の基準となる基準電圧源２´より構成される。しかし、ＲＦＩＤタグチップなどのように装置自体に電源を有しない場合、基準電圧源を設けることは好ましくない。したがって、基準電圧自体も自身で生成することが求められる。

図１（ｂ）は、ＲＦＩＤタグチップで用いられるシャントレギュレータの構成を表す。すなわち、基準電圧源２´に代えて基準電圧発生回路２を有し、アンテナ経由で入力される電波に基づく微小電力から基準電圧を生成する構成とすることが一般的である。

図２は、図１（ｂ）で表したシャントレギュレータを有するＲＦＩＤタグチップの電源システムの構成を表す回路図である。すなわち、整流回路によって抽出された電流は抵抗を介して内部電圧Ｖｄｄに接続される。Ｖｄｄ・ＧＮＤ間の分圧回路４からシャントレギュレータ１のリファレンス端子に比較対象となる電圧が入力される。この比較対象となる電圧は基準電圧発生回路２によって生成された基準電圧と対比される。

この対比された電圧の差がアンプ１で増幅され、ＭＯＳ−ＦＥＴ３のゲート端子に接続される。このＭＯＳ−ＦＥＴ３に印加される電圧はＭＯＳ−ＦＥＴ３に流れる電流を制御する。具体的にはＶｄｄの電位が上昇するとシャントレギュレータのアノード端子とカソード端子の間で流れる電流Ｉｓを大きくし、Ｖｄｄを低くするように制御する。一方、Ｖｄｄが低下すると、シャントレギュレータのアノード端子・カソード端子間の電流Ｉｓを小さくしてＶｄｄを高くする。

この制御法の特徴は、十分な電力が供給されていれば、負荷電流Ｉｌｏａｄと上述した電流Ｉｓの和が等しくなることである。ＲＦから電力を抽出して動作する場合、タグからリーダ／ライタへの通信は、アンテナの負荷を変動させて行うことが多い。そのため、内部の負荷が変動すると、タグからリーダ／ライタへの通信に見えてしまうことがある。ＲＦＩＤタグチップでは、この問題回避のためにシャントレギュレータが用いられることが多い。

一方、シリーズレギュレータを用いても同様の電源システムを構成することが可能である。図３はシリーズレギュレータを有するＲＦＩＤタグチップの電源システムの構成を表す回路図である。

シリーズレギュレータの場合、負荷と直列に接続されたシリーズレギュレータ中のドライバＭＯＳ５のゲート端子を制御する。Ｖｄｄの電位が上昇するとドライバＭＯＳ５の電流駆動力を小さくし、Ｖｄｄを低く制御する。一方、Ｖｄｄの電位が低下するとドライバＭＯＳ５の電流駆動力を大きくしＶｄｄの電位を高くするよう制御する。

図１のシャントレギュレータの場合には、負荷電流Ｉｌｏａｄ×抵抗Ｒ（図２の入力端子Ｖｉｎ直後の抵抗）分の電圧降下が発生する。一方、シリーズレギュレータでは、ドライバＭＯＳのＶｄｓを非常に小さくすることができるため、電力効率がシャントレギュレータより良いという利点がある。

いずれの方式をとる場合であっても、ＲＦＩＤタグチップに用いる際には基準電圧発生回路２による基準電圧の生成が必要となる。この基準電圧は、電源電圧、温度、製造時のばらつきに対して一定であることが求められる。基準電圧発生回路２には各種方式の適用が考えられるが、一般的にはＶｔｈ差リファレンス回路及びＢＧＲ（バンドギャップリファレンス）回路が用いられることが多い。

Ｖｔｈ差リファレンス回路とは、閾値電圧利用型基準電圧発生回路と言われる基準電圧発生回路である。ＭＯＳの製造時のインプラ条件によって、異なるＶｔｈを有する２種類のＭＯＳ−ＦＥＴを製造することが可能である。Ｖｔｈ差リファレンス回路は、２種類のＭＯＳ―ＦＥＴ（図４の場合はＬｏｗ Ｖｔｈ ＭＯＳ−ＦＥＴと標準Ｖｔｈ ＭＯＳ−ＦＥＴ）のＶｔｈの差を利用した基準電圧回路である。

図４はＶｔｈ差リファレンス回路２−１を示す回路図である。このＶｔｈ差リファレンス回路はカレントミラー回路２１、定電流源２２、Ｌｏｗ Ｖｔｈ ＭＯＳ−ＦＥＴ２３、トリミング回路２４より構成される。

カレントミラー回路２１は、一方の入力端に加えられた電流をそのまま他方の端子に反映させる直流電流源回路である。図４では電流Ｉ１と電流Ｉ２は等しくなる。このカレントミラー回路２１は標準Ｖｔｈ ＭＯＳ−ＦＥＴにより構成される。

定電流源２２はカレントミラー回路２１に入力する電流を提供する定電流源である。

Ｌｏｗ Ｖｔｈ ＭＯＳ−ＦＥＴ２３はカレントミラー回路を構成する標準Ｖｔｈ ＭＯＳ−ＦＥＴと対比するためのＬｏｗ Ｖｔｈを生成するためのトランジスタ回路である。

トリミング回路２４はＶｔｈ差リファレンス回路２−１の出力調整のための回路である。ＭＯＳの製造では、相対的に同じ性質のトランジスタを製造することは可能であるが絶対的に均質な性能を出すことは難しい。このため、トリミング回路で調整を行うことで製品ばらつきに対応する。

次にＶｔｈ差リファレンス回路２−１の動作について説明する。

このＶｔｈ差リファレンス回路２−１の２種類のＭＯＳ−ＦＥＴ（カレントミラー回路２１で用いられる標準Ｖｔｈ ＭＯＳ−ＦＥＴとＬｏｗ Ｖｔｈ ＭＯＳ−ＦＥＴ２３）のＶｔｈの差は温度、電流、電圧によらず一定である。したがって、カレントミラー回路２１内の標準Ｖｔｈ ＭＯＳ−ＦＥＴとＬｏｗ Ｖｔｈ ＭＯＳ−ＦＥＴ２３に同じ電流を流して、そのＶｇｓの差を取り出すとＶｔｈ差出力となる。

図５はＢＧＲ回路２−２を表す回路図である。このＢＧＲ回路２−２はＲＦＩＤ用にＰＳＲＲ（Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｒｅｊｅｃｔｉｏｎ Ｒａｔｉｏｎ）が高くなるように設計されている。

まず、ＭＯＳ−ＦＥＴ（ＭＰ０）のベース端子の電位によってｓｕｐｐｌｙ＿ｂｇｒ（バンドギャップリファレンス内基準電位）が制御される。これによりＴｒ０、抵抗Ｒ０、抵抗Ｒ１に流れる電流がまず決まる。

ｏｐ−ａｍｐ０はＴｒ１とＴｒ２のコレクタ電位を比較し、Ｔｒ１とＴｒ２に流れる電流を調整する比較器である。このｏｐ−ａｍｐ０がオペアンプ型バンドギャップリファレンス回路を形成し、ｏｐ−ａｍｐ０は電位差を増幅してＭＯＳ−ＦＥＴ（ＭＰ０）のゲート端子に出力することでＴｒ１とＴｒ２に流れる電流を制御する。

上述のように、ｏｐ−ａｍｐ０はＴｒ１とＴｒ２のコレクタ電位を同電位とするように動作する。これにより、抵抗Ｒ２に流れる電流は絶対温度に比例する正の温度特性を有するＰＴＡＴ（Ｐｒｏｐｏｔｉｏｎａｌ Ｔｏ Ａｂｓｏｌｕｔｅ Ｔｅｍｐａｒａｔｕｒｅ）電流である。

このときＴｒ０とＴｒ２はカレントミラー回路を構成するため、Ｔｒ０に流れる電流もＰＴＡＴ電流となる。

逆に、トランジスタのベース・エミッタ間電圧ＶＢＥは負の温度特性を持つ。このためＴｒ０のベース電位も負の温度特性を持つ。これに伴い、Ｔｒ０のベース端子に接続される抵抗Ｒ１の電流も負の温度特性を有する。

正の温度特性を有する抵抗Ｒ２の電流と負の温度特性を有する抵抗Ｒ１を組み合わせ、温度特性を相殺することで、Ｒ０の電圧降下の温度特性をフラットにすることが可能である。この際、抵抗Ｒ１と抵抗Ｒ２の抵抗比を適切に選ぶ必要がある。

一方、ｏｐ−ａｍｐ１は抵抗Ｒ０と抵抗Ｒ６の電位を一致させるようにＭＯＳ−ＦＥＴ（ＭＰ１）を制御する。この抵抗Ｒ０によるＭＯＳ−ＦＥＴ（ＭＰ１）の調整と、抵抗Ｒ５及び抵抗Ｒ６の比によって温度特性がフラットなＢＧＲ＿ＶＲＥＦ出力の電位が決定される。

ＢＧＲ回路２−２の特徴は以下の通りである。

１）Ｔｒ１、Ｔｒ２、Ｒ２による、ＰＴＡＴ電流を決定する回路ブロックにＭＯＳばらつきが関わらない。これによりトリミングレス化が可能となる。

２）ＢＧＲ＿ＶＲＥＦ出力の電位は抵抗Ｒ５と抵抗Ｒ６の抵抗比によって決定されるため、低電圧駆動が可能である。

３）ｏｐ−ａｍｐ１の制御がｏｐ−ａｍｐ０の制御に影響を与えにくい構成である。これによりセトリング時間を短縮することが容易であり、スタートアップ時間が短縮できる。

４）ｏｐ−ａｍｐ１の電源電位をｓｕｐｐｌｙ＿ｂｇｒとすることで、Ｖｄｄに接続される素子をｏｐ−ａｍｐ０とＭＯＳ−ＦＥＴ（ＭＰ０）だけにすることができる。これによりＰＳＲＲを非常に高く設計することができる。

以上でＶｔｈ差リファレンス回路と、ＢＧＲ回路の２種類のＶＲＥＦ生成手法を説明した。この両者には、いくつかの欠点と利点が存在する。
・Ｖｔｈ差リファレンスの利点
ａ）Ｖｔｈ差を生成する回路が単純であるため、きわめて低電圧で動作する。

ｂ）スタートアップが早い。

ｃ）トリミング部を除けば、回路の実装面積が小さい。
・Ｖｔｈ差リファレンスの欠点
ａ）ＭＯＳのＶｔｈは製造ばらつきが大きいパラメータとして知られており、トリミングが必須であること。

ｂ）ＢＧＲと比較して、温度特性を持った電圧・電流を生成できない。
・ＢＧＲの利点
ａ）トランジスタのＶｂｅはシリコンを使用する限り一定であり、きわめて製造ばらつきの小さい設計を行うことが可能。

ｂ）必要な素子は、ＭＯＳ、抵抗、ダイオードであり、標準的なプロセスで構成できる。トランジスタはあればよいが無くても構成は可能。

ｃ）温度特性を持った電圧・電流を生成できる。
・ＢＧＲの欠点
ａ）ある程度の電源電圧を必要とする。それ以下の電源電圧では出力が０Ｖ付近に留まってしまう。

ｂ）スタートアップが遅い。

非接触式のＲＦＩＤタグチップ等に対してＶＲＥＦの生成にＢＧＲを採用した場合、次のような問題が起きる可能性がある。図６は、ＶＲＥＦの生成にＢＧＲ回路を採用した場合の電源電位と出力電位の変化を表すグラフである。また、図７はＶＲＥＦの生成にＢＧＲ回路を採用した場合の問題点を説明するグラフである。

この図に表すとおり、ＢＧＲ回路の電源電圧特性は、一般的に一定以上の電源電圧が無い場合出力は０Ｖに留まってしまう。そのため、ＲＦＩＤ Ｔａｇ等の高周波信号から電力を取り出して、動作するチップでは図７のようにスタートアップ時に問題が生じる。

まず、アンテナから電力が入力されると、Ｖｄｄは一定の電位で上昇が停止する。これは、シャントレギュレータまたはシリーズレギュレータが動作していないときでもＶｄｄが耐圧を超えないように整流回路で立ち上がり時にＶｄｄにリミッタを掛けるためである。最大入力電力時でも耐圧を超えないようにリミッタが設計されているために最小入力電力時にはかなり低い電位で、Ｖｄｄの上昇が停止する。

リミッタが掛かりＶｄｄの上昇が停止したとき、ＢＧＲが動作するための電位に達しない場合、レギュレータはＶｄｄを０Ｖの方向に制御する（実際にはドライバの関係で０Ｖには落ちない）。この場合、（１）ＢＧＲが立ち上がらない、（２）レギュレータがＶｄｄを０Ｖの方向に制御する、（３）Ｖｄｄが上昇しない、（４）ＢＧＲが立ち上がらない、というデッドロック状態が発生してしまう。

これを防ぐために、強力なスタートアップ回路をＢＧＲに搭載し、極低電圧からなんらかの電位が出力されるように設計することも考えられる。しかし、このようにスタートアップ回路を実装しても図８のような問題が生じる。

図８はスタートアップ回路実装時の問題点を説明するグラフである。

非接触式のＲＦＩＤタグチップ等が動作する条件によっては、ＢＧＲ回路の出力がスタートアップ回路によって大きくオーバーシュートする虞がある。ＢＧＲ回路の出力がオーバーシュートすると、それを参照して制御されるＶｄｄの電位も大きくオーバーシュートする。この結果ＣＭＯＳの耐圧限界をＶｄｄが超えてしまう虞がある。

実際の実装ではチップが動作する全ての条件、プロセスばらつき、入力電力、温度などで確実に立ち上がり、更にオーバーシュートさせないという設計は困難で、条件によっては不可能である。

逆にＶＲＥＦの生成にＶｔｈ差リファレンスを採用した場合、トリミング回路２４が必須となり、テストコストが増大してしまう。特にトリミングは、多数のチップを並列に処理することが困難であるために、テストコストの増大を招く虞がある。

これの対策を講じたのが本発明の第１の実施の形態である。図９は本発明の第１の実施の形態に関わる非接触式のＲＦＩＤタグチップ等の電源システムを表すブロック図である。

この電源システムは、参照電源１００、整流回路１０１、レギュレータ（ここではシャントレギュレータ）１０２より構成される。

参照電源１００は、レギュレータの基準電圧を生成する、図１の基準電圧発生回路２に相当する回路である。この参照電源１００は、ＢＧＲ回路１０、Ｖｔｈ差リファレンス回路１１、スイッチ１２を含んで構成される。また、非接触式のＲＦＩＤタグチップ等に含まれるその他の回路にも基準電圧を供給する。このための回路も含むが、ここではそれらは省略している。

整流回路１０１は、高周波信号から電力を取り出す整流回路である。

レギュレータ１０２は、本図では負荷に対して一定の電流を送るために用いられるレギュレータである。このレギュレータ１０２の動作は図２で説明したものと同じであり、ここではその説明は省略する。

図１０は、この電源システムがＲＦＩＤタグ中のどこに位置するかを表すブロック図である。上述の電源系の回路のほかに、論理制御用の論理回路１０３、ＥＥＰＲＯＭ１０４、起動時の初期化回路であるＰｏｗｅｒ Ｏｎ Ｒｅｓｅｔ１０５、通信用のＡＳＫ回路１０６、オシレータ１０７が含まれる。

論理回路１０３は非接触式のＲＦＩＤタグで行うアプリケーション処理を実行するための回路である。この回路中には図１２で説明するＶＲＥＦ切替回路１５やアプリケーション処理のための情報処理回路、通信速度を制御するための通信速度制御回路などが含まれる。

ＥＥＰＲＯＭ１０４は非接触式のＲＦＩＤタグが継続的に保持するデータを記録するための不揮発性メモリである。

Ｐｏｗｅｒ Ｏｎ Ｒｅｓｅｔ１０５は非接触式のＲＦＩＤタグの初期化回路である。固定電源を有する機器は電源の切断・投入を行わない限り初期化は行われないが、非接触式のＲＦＩＤタグはタグリーダとの通信の際に常に電源の切断・投入を行うことになる。その意味でもＰｏｗｅｒ Ｏｎ Ｒｅｓｅｔ１０５の重要さは理解できる。

このＰｏｗｅｒ Ｏｎ Ｒｅｓｅｔ１０５の出力は論理回路１０３やオシレータ１０７に出力される。この信号がどのように利用されるかは後述する。

ＡＳＫ回路１０６は図示しないリーダ／ライタから送信される信号のＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）による振幅変調を行う変調・復調回路である。信号を受信した際には、復調を行い論理回路１０３に送信する。また、送信された受信信号をトリガーとして論理回路１０３がデータを送信する場合には、ＡＳＫ回路１０６が振幅変調を行う。

オシレータ（リングオシレータ）１０７は、論理回路が動作する際に必要な動作クロックを生成するための発信器である。本実施の形態では後述するリングオシレータを使用するものとする。

図１１は参照電源１００のうち、ＢＧＲ回路１０、Ｖｔｈ差リファレンス回路１１の構成を示す回路図である。また、図１２はスイッチ１２の構成を示す回路図である。これを用いて、参照電源１００の動作を説明する。

この参照電源はＢＧＲ回路１０のｓｕｐｐｌｙ＿ｂｇｒ（バンドギャップリファレンス内基準電位）とＶｔｈ差リファレンス回路１１の出力であるＶｔｈ差＿ＶＲＥＦ信号を比較する比較器１３、及び該比較器の出力をゲート端子に接続し、スイッチとして動作するトランジスタ１４が含まれる。

比較器１３はＢＧＲ回路１０のｓｕｐｐｌｙ＿ｂｇｒとＶｔｈ差リファレンス回路１１の出力の差分を増幅する。ＢＧＲ回路１０のｓｕｐｐｌｙ＿ｂｇｒ電位がＶｔｈ差リファレンス回路１１の出力より電位が低い場合、ＢＧＲ回路１０が未だ十分に立ち上がっていないとして、Ｖｄｄからトランジスタ１４に電流を流す。これによりｓｕｐｐｌｙ＿ｂｇｒ電位を上昇させる。

一方、ｓｕｐｐｌｙ＿ｂｇｒがＶｔｈ差リファレンス回路１１の出力より電位が高くなると、トランジスタ１４のエミッタ端子・ベース端子間の電圧が低下し、Ｖｄｄからの電流がトランジスタ１４経由で流れなくなる。以降はＢＧＲ回路１０が立ち上がったとして、基準電圧としてＢＧＲ回路のＶＲＥＦ出力であるＢＧＲ＿ＶＲＥＦ信号を用いるか、Ｖｔｈ差＿ＶＲＥＦ信号を用いるかの選択をすることを想定する。

図１２で表すスイッチ１２にはＢＧＲ＿ＶＲＥＦ信号及びＶｔｈ差＿ＶＲＥＦ信号が入力される。このいずれをレギュレータ１０２に出力するかはＶＲＥＦ切替信号によって制御される。

ＶＲＥＦ切替信号は参照電源１００の外部に存在するＶＲＥＦ切替回路１５から出力される切替信号である。

ＶＲＥＦ切替回路１５はＢＧＲ＿ＶＲＥＦ信号またはＶｔｈ差＿ＶＲＥＦ信号のいずれを出力するかを決定する切替器である。ＶＲＥＦ切替回路１５には、Ｐｏｗｅｒ Ｏｎ Ｒｅｓｅｔ１０５より出力されるＰＯＲ（Ｐｏｗｅｒ Ｏｎ Ｒｅｓｅｔ）信号及びオシレータより出力されるＯＳＣ１＿ＯＵＴ信号が入力される。

以下、これらのスイッチ１２及びＶＲＥＦ切替回路１５等の動作について図１３を用いて説明する。

図１３はスイッチ１２及びこれに流れる信号の経時変化を表した波形図である。

電源立ち上がり時に、ＰＯＲ（Ｐｏｗｅｒ ｏｎ Ｒｅｓｅｔ）信号が立ち上がっている。このＰＯＲ信号が入力されている間、ＶＲＥＦ切替回路１５はリセットされ、ＶＲＥＦ切替信号は「０」を出力する。また、ＰＯＲ信号が立ち上がっている間はＰＯＲ信号に相当する信号（後述するＯＳＣ１＿ＰＯＲ）が入力されているオシレータ１０７も発信を停止している。

ＶＲＥＦ切替信号が「０」の間、スイッチ１２のＶｔｈ差＿ＶＲＥＦ信号側の双方向スイッチがＯｎになりＢＧＲ＿ＶＲＥＦ信号側のスイッチがＯｆｆとなる。これにより、レギュレータ１０２はＶｔｈ差＿ＶＲＥＦ信号に従ってＶｄｄを制御する。

Ｐｏｗｅｒ Ｏｎ Ｒｅｓｅｔ１０５内でリセット状態が解除されＰＯＲ信号がたち下がることにより、ＶＲＥＦ切替回路１５及びオシレータ１０７は動作を開始し、オシレータはクロックの出力を開始する。

ＶＲＥＦ切替回路１５は動作開始後、入力されるＯＳＣ１＿ＯＵＴ信号のカウントを開始する。一定のクロック数が出力されると、ＶＲＥＦ切替回路１５は電源電圧が安定的に立ち上がったと判断し、ＶＲＥＦ切替信号を「１」にする。これにより、スイッチ１２はＶｔｈ差＿ＶＲＥＦ信号からＢＧＲ＿ＶＲＥＦ信号に出力を切り替える。これにより、レギュレータ１０２はＢＧＲ＿ＲＥＦ信号に従ってＶｄｄを制御する。

このような動作により、電源立ち上げ時には、Ｖｔｈ差＿ＶＲＥＦ信号を用いてＶｄｄを制御し、その後高精度なＢＧＲ＿ＶＲＥＦ信号を用いてＶｄｄを制御することができる。

なお、ここではＶＲＥＦ切替回路１５は、参照電源１００の外部に存在することとして説明した。しかし参照電源１００の内部にＶＲＥＦ切替回路１５が含まれていても良い。

また、後述するリングオシレータ（図１４のリングオシレータ１０７）は同じくＰＯＲ信号（図１４のＯＳＣ１＿ＰＯＲ）によって発振を停止している。

このような構成を取ることで従来のスタートアップ回路と異なり抵抗を用いずに済むため、実装面積が小さく、かつ動作電流の小さい回路を実現することが可能となる。

なお、ＰＯＲ信号の代わりに比較器１３の出力の反転論理を用いても良い。また、ＯＳＣ１＿ＯＵＴ信号をカウントする代わりに、たとえば抵抗と容量を使用した時定数回路などの遅延を用いても良い。

この回路構成を取ることで得られる具体的な利点を次に示す。

図１４はこのＲＦＩＤ Ｔａｇチップで使用される、リングオシレータ（オシレータ）１０７を使用した基準発信回路を示す回路図である。図１５はこのリングオシレータ１０７に基準電圧を供給する参照電源１００の一部の構成を表す回路図である。さらに図１６はこのＲＦＩＤ Ｔａｇチップで使用される電流源を表す図である。

このＲＦＩＤ Ｔａｇチップの回路は図１４で示すリングオシレータ１０７を電流源で動作することで、電源電圧の変動に対してきわめて安定な周波数を発振することができる。ただし、発振はＶｄｄの電位よりも低い電位で行われるため、出力にはレベルシフタが必要となる。この基準発振回路は常時動作するため、入力信号が停止していても電流が流れるような簡易的なレベルシフタでかまわない。

このリングオシレータ１０７は、電流と温度が変化しない限り、一定の周波数で発振を行う。しかし、電流が一定でも温度が変化すると発振周波数が変化するという問題点がある。そのため、温度によらず一定の発振周波数を得るためには、電流源にリングオシレータの温度特性を打ち消すような温度特性を持たせる必要がある。なお、ＯＳＣ１＿ＰＯＲは電源投入時のリセット動作が完了すると「１」から「０」に落ちる信号であり、図１２のＰＯＲ信号と同じ性質を有する。これが「０」になったとき、すなわちリセット動作が完了したときに正常にリングオシレータ１０７は動作を開始する。

このリングオシレータの出力は、動作クロックを要する回路に供給される。一例を挙げれば、図１２のＶＲＥＦ切替回路１５などである。

図１５の参照電源１００の一部回路は図１４のリングオシレータのような温度特性による影響を受ける回路に参照電流を供給するための回路である。

この回路はＢＧＲ回路１０を拡張することを目的とした回路である。

この参照電源１００の一部回路は図１２のＢＧＲ回路１０からｓｕｐｐｌｙ＿ｂｇｒ電位、ｏｐ−ａｍｐ１の出力信号、及びカレントミラー回路を構成するトランジスタＴｒ０ゲート端子に供給されるＴｒ１Ｖｇｓの供給を受ける。

この回路はｓｕｐｐｌｙ＿ｂｇｒから、抵抗Ｒ７による電圧降下にトランジスタＭＰ２に接続される。トランジスタＭＰ２のゲート端子はｏｐ−ａｍｐ１によって制御され、ＩＲＥＦ＿ＯＳＣ１＿１信号として電流源に供給される。このＩＲＥＦ＿ＯＳＣ１＿１電流信号は温度特性は小さく、Ｖｄｄ変動に対して安定した電流信号である。

またｓｕｐｐｌｙ＿ｂｇｒを基準として、抵抗Ｒ８、トランジスタＭＰ３によって作られた電流はＭＰ０及びＭＰ１からなるカレントミラー回路によってトランジスタＭＰ４に移される。これを用いて、ＩＲＥＦ＿ＯＳＣ１＿２電流信号が作られる。このＩＲＥＦ＿ＯＳＣ１＿２電流信号は温度特性が小さく、また基準とする電位がＶｄｄであるためにＶｄｄ変動に弱い特徴がある。

また、図１１のトランジスタＴｒ０及びＴｒ２のカレントミラー回路の二つのトランジスタのゲート端子電位を用いて、トランジスタＴｒ３のゲートを駆動する。この際、Ｔｒ３に流れる電流を、カレントミラー回路によって出力したものがＩＲＥＦ＿ＯＳＣ１＿Ｔ電流信号である。このＩＲＥＦ＿ＯＳＣ１＿Ｔ電流信号の温度特性はＰＴＡＴ（Ｐｒｏｐｏｔｉｏｎａｌ Ｔｏ Ａｂｓｏｌｕｔｅ Ｔｅｍｐａｒａｔｕｒｅ）であり、ｓｕｐｐｌｙ＿ｂｇｒを基準としているためにＶｄｄ変動には安定している。

なお、図１５で示した参照電源１００の一部回路には、ＢＧＲ＿ＥＥＰ＿ＴとＢＧＲ＿ＥＥＰ＿Ｆという基準電圧を出力することが可能である。これらの信号はＢＧＲ回路１０のトランジスタＴｒ０のゲート電位に基づく信号を基礎として制御されている。これらの信号は不揮発性メモリの負電圧を制御するための基準電位である。

不揮発性メモリは温度に敏感な素子であるため、適切な温度特性を持たせた方が良い性能を引き出すことがある。本図の様な構成を取ることで、様々な温度特性を持った基準電位を持たせることができる。ここでは、ＢＧＲ＿ＥＥＰ＿Ｔが負の温度特性を持った基準電位で、ＢＧＲ＿ＥＥＰ＿Ｆがフラットな温度特性を持った基準電位であるとして、図に示している。なお、この２種類の電位は、負電圧生成の参照電位であるため、Ｖｄｄ基準の参照電位となっている。

以上のように、この拡張を行うことで、ＥＥＰＲＯＭ及びリングオシレータに温度特性の異なる信号を供給可能になる。なお、どの信号を用いるかは回路設計者の設計事項であるのでここでは述べない。

図１６はＲＦＩＤタグチップで使用される定電流源回路である。この定電流源は図１４の１０７ａとして用いられる。

図１６のＲＦＩＤ Ｔａｇチップ等で使用される電流源で用いられるＩＲＥＦ＿ＯＳＣ１＿Ｔ信号はＴＲ＿ＯＳＣ１＿Ｔ［４：１］の設定で電流量を変化させて、Ｉｔを生成する。

一方ＩＲＥＦ＿ＯＳＣ１＿１はカレントミラー回路を用いてＩｒを生成する。ＩｔとＩｒはＩｒ−Ｉｔという電流を生成する。ＴＲ＿ＯＳＣ１＿Ｔ［４：１］の設定でＩｒ−Ｉｔには任意の温度特性を持たせることができる。

ここでＩｒ−ＩｔはＴＲ＿ＯＳＣ１［６：１］の設定で任意の電流量に変化させることが可能である。すなわち、ＴＲ＿ＯＳＣ１［６：１］の設定により、リングオシレータ１０７の発振周波数を設定することができる。さらに、ＴＲ＿ＯＳＣ１＿Ｔ［４：１］の設定で、リングオシレータ１０７の温度特性を打ち消すように調整される。

次にＲＦＩＤ Ｔａｇチップ等で使用される基準発振回路の温度特性がフラットにする必要について説明する。

図１７は、基準発信回路を１．２８ＭＨｚ±８％とした場合の、送信周波数（ＬＦ）の誤差を示すグラフである。また、図１８は、基準発信回路を１．２８ＭＨｚとした場合及び１．２８ＭＨｚと１．６ＭＨｚに切替可能な場合の、送信周波数（ＬＦ）の誤差を示すグラフである。

送信周波数（ＬＦ）は基準発振回路を分周して生成するために、基準発信周波数の分周と違う速度で送信を行おうとすると、誤差が生じる。

図１７を見ても分かるとおり、ＥＰＣ Ｇｏｌｏｂａｌ Ｃ１Ｇ２規格では、ＬＦによって送信速度の誤差がゆるい箇所と厳しい箇所がある。この規格を満たすために、厳しい箇所をよけるように基準周波数を決定する。しかし、基準周波数がある一定以上変化すると、規格を満たすことができなくなってしまう。そこで、温度特性をフラットにする必要が出てくる。

もし、ＢＧＲ回路１０のＰＴＡＴ電流等を使用して温度特性をフラットにしても規格を満たせない場合には図１８のように複数の発振周波数を切り替えることで、ＬＦの誤差を小さくすることができる。この際、周波数の切替はトリミング値から計算で求めても良いし、トリミング値を複数持っていても良い。

このように、ＢＧＲ回路１０のＰＴＡＴ、ＮＴＡＴ電流を使用して、任意の温度特性を生成することで、基準発振回路の温度特性を打ち消すことができる。

（第２の実施の形態）
次に本発明の第２の実施の形態について図を用いて説明する。

第１の実施の形態で用いられたＶｔｈ差リファレンス回路は、迅速な立ち上がりを実現できれば、特に精度の良い参照電圧を生成する必要は無い。

図１９は、本実施の形態で使用するワイドラー型電流源といわれる定電流を発生する回路図である。ワイドラー型電流源は、ＬＳＩの分野では一般に使用される回路である。

ワイドラー型電流源は、ＭＯＳ−ＦＥＴのゲート幅Ｗ＝大（図中では並列ＭＯＳとして表現）とＷ＝小のＭＯＳに同じ電流をカレントミラーで流し、両ＭＯＳのＶｇｓの差とＲ１００の抵抗値とで、電源電圧によらず一定の電流となるようにフィードバックをかける回路である。

ワイドラー型電流源のＶｇｓの差は、電源電圧に関わらずほぼ一定となるため、それをＶｔｈ差リファレンス回路の代わりに使用することができる。

この参照電圧発生回路は、電源電圧依存性はＭＯＳのチャンネル長変調をのぞき、ほぼ除去できる。ただしこの参照電圧発生回路であっても温度依存性は残る。また、ＭＯＳの製造ばらつきに対する依存性は、Ｖｔｈ差リファレンスと同様に存在する。そのため、Ｖｔｈ差リファレンスよりも更に精度は悪くなるが、既述の通り本発明においてはＶｔｈ差リファレンスの精度はＲＦＩＤタグチップの精度にあまり影響を与えないため、問題なく使用することができる。

このワイドラー型電流源を用いることで、回路面積の縮小と低消費電力化が可能となる。また、ワイドラー型電流源はＬｏｗ Ｖｔｈ ＭＯＳなどの特殊な素子は必要とせず、標準的な素子のみで構成できるという実装上の利点もある。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。

本発明はＲＦＩＤ Ｔａｇチップでの使用を想定して説明したが、必ずしもこれに限られるものでない。同種の技術である非接触式ＩＣカードのほか、自身に安定した電流源を有しない携帯機器についての適用、データの授受を伴わない非接触式の充電機構にも適用可能である。

定電圧回路の一種であるシャントレギュレータの構成を表す回路図である。 図１（ｂ）で表したシャントレギュレータを有するＲＦＩＤタグチップの電源システムの構成を表す回路図である。 シリーズレギュレータを有するＲＦＩＤタグチップの電源システムの構成を表す回路図である。 Ｖｔｈ差リファレンス回路を示す回路図である。 ＢＧＲ回路を表す回路図である。 ＶＲＥＦの生成にＢＧＲ回路を採用した場合の電源電位と出力電位の変化を表すグラフである。 ＶＲＥＦの生成にＢＧＲ回路を採用した場合の問題点を説明するグラフである。 スタートアップ回路実装時の問題点を説明するグラフである。 本発明の第１の実施の形態に関わる非接触式のＲＦＩＤタグチップ等の電源システムのブロック図である。 本発明の第１の実施の形態に関わる非接触式のＲＦＩＤタグチップ等の電源システムがＲＦＩＤタグ中のどこに位置するかを表すブロック図である。 本発明の第１の実施の形態に関わる参照電源のうち、ＢＧＲ回路、Ｖｔｈ差リファレンス回路の構成を示す回路図である。 本発明の第１の実施の形態に関わる参照電源のうち、スイッチの構成を示す回路図である。 スイッチ及びスイッチに流れる信号の経時変化を表した波形図である。 本発明の第１の実施の形態に関わるＲＦＩＤ Ｔａｇチップで使用される、リングオシレータ（オシレータ）を使用した基準発信回路を示す回路図である。 本発明の第１の実施の形態に関わるＲＦＩＤ Ｔａｇチップで使用される、リングオシレータに基準電圧を供給する参照電源の一部の構成を表す回路図である。 本発明の第１の実施の形態に関わるＲＦＩＤ Ｔａｇチップで使用される、ＲＦＩＤ Ｔａｇチップで使用される電流源を表す回路図である。 基準発信回路を１．２８ＭＨｚ±８％とした場合の、送信周波数（ＬＦ）の誤差を示すグラフである。 基準発信回路を１．２８ＭＨｚとした場合及び１．２８ＭＨｚと１．６ＭＨｚに切替可能な場合の、送信周波数（ＬＦ）の誤差を示すグラフである。 本発明の第２の実施の形態で使用するワイドラー型電流源といわれる定電流を発生する回路図である。

符号の説明

１…アンプ、２…基準電圧発生回路、２´…基準電圧源、
２−１…Ｖｔｈ差リファレンス回路、２−２…ＢＧＲ回路、３…ＭＯＳ―ＦＥＴ、
４…分圧回路、５…ドライバＭＯＳ、１０…ＢＧＲ回路、
１１…Ｖｔｈ差リファレンス回路、１２…スイッチ、１３…比較器、
１４…トランジスタ、１５…ＶＲＥＦ切替回路、２１…カレントミラー回路、
２２…定電流源、２３…Ｌｏｗ Ｖｔｈ ＭＯＳ―ＦＥＴ、２４…トリミング回路、
１００…参照電源、１０１…整流回路、１０２…シャントレギュレータ、
１０３…論理回路、１０４…ＥＥＰＲＯＭ、
１０５…Ｐｏｗｅｒ Ｏｎ Ｒｅｓｅｔ回路、１０６…ＡＳＫ回路、
１０７…オシレータ（リングオシレータ）、１０７ａ…定電流源。

Claims (9)

1. 第１の基準電圧発生回路と、第２の基準電圧発生回路と、前記第１の基準電圧発生回路の出力と前記第２の基準電圧発生回路の出力を切り替える出力スイッチとを備えた基準電圧発生回路を含み、
   前記出力スイッチは入力される切替信号によって前記第２の基準電圧発生回路の出力と前記第１の基準電圧発生回路の出力を切り替えることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、前記第１の基準電圧発生回路は半導体のバンドギャップ電圧を利用するバンドギャップリファレンス回路であることを特徴とする半導体装置。
3. 請求項１または２に記載の半導体装置において、前記第２の基準電圧発生回路は金属酸化膜半導体（ＭＯＳ−ＦＥＴ）の２種類の閾値の差を利用する閾値差利用型基準電圧発生回路であることを特徴とする半導体装置。
4. 請求項１に記載の半導体装置において、前記第１の基準電圧発生回路は半導体のバンドギャップ電圧を利用するバンドギャップリファレンス回路であり、前記第２の基準発生回路は金属酸化膜半導体（ＭＯＳ−ＦＥＴ）の２種類の閾値の差を利用する閾値差利用型基準電圧発生回路であることを特徴とする半導体装置。
5. 請求項２または４に記載の半導体装置において、前記切替信号は基準電圧発生回路より出力され、
   バンドギャップリファレンス切替回路は入力されるクロック信号を検出して前記切替信号を切り替えること特徴とする半導体装置。
6. 請求項３に記載の半導体装置において、前記閾値差利用型基準電圧発生回路の出力と前記バンドギャップリファレンス回路のバンドギャップリファレンス内基準電位との電位差を検出する比較器、及びトランジスタを含み、
   前記バンドギャップリファレンス内基準電位が前記閾値差利用型基準電圧発生回路の出力より小さいとき前記トランジスタに電流が流れ前記バンドギャップリファレンス内基準電位をあげることを特徴とする半導体装置。
7. 請求項６記載の半導体装置において、前記バンドギャップリファレンス回路は、前記バンドギャップリファレンス内基準電位を用いて基準発振回路の参照電圧を出力することを特徴とする半導体装置。
8. 請求項７記載の半導体装置において、前記バンドギャップリファレンス回路はオペアンプ型バンドギャップリファレンス回路及びトランジスタにより前記バンドギャップリファレンス内基準電位の温度依存性を打ち消すことを特徴とする半導体装置。
9. 請求項１ないし７のいずれか１項に記載の基準電圧発生回路を含み、前記基準電圧発生回路をレギュレータの基準電圧として、整流回路から電源電圧を出力することを特徴とするＲＦＩＤタグチップ。

Images