KR100426303B1 - 스마트 카드 - Google Patents

스마트 카드 Download PDF

Info

Publication number
KR100426303B1
KR100426303B1 KR10-2001-0051963A KR20010051963A KR100426303B1 KR 100426303 B1 KR100426303 B1 KR 100426303B1 KR 20010051963 A KR20010051963 A KR 20010051963A KR 100426303 B1 KR100426303 B1 KR 100426303B1
Authority
KR
South Korea
Prior art keywords
circuit
smart card
output
power
clock
Prior art date
Application number
KR10-2001-0051963A
Other languages
English (en)
Other versions
KR20030018307A (ko
Inventor
박지만
주홍일
박영수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2001-0051963A priority Critical patent/KR100426303B1/ko
Publication of KR20030018307A publication Critical patent/KR20030018307A/ko
Application granted granted Critical
Publication of KR100426303B1 publication Critical patent/KR100426303B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0707—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation
    • G06K19/0708—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation the source being electromagnetic or magnetic
    • G06K19/0709—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation the source being electromagnetic or magnetic the source being an interrogation field

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

본 발명은 스마트 카드에 관한 것으로, 본 발명의 겸용 스마트 카드는 접촉식 및 비접촉식 스마트 카드의 국제 표준 ISO/IEC 7816, 14443을 수용하며, 비접촉 방식을 위한 라디오 주파수 회로는 카드 리더의 신호로부터 전송 데이터 외에 전원, 클럭 및 리셋 신호를 검출하며, 시스템 로직 회로는 라디오 주파수 회로와 중앙 처리 장치 사이에 구성되어 접촉 단자 또는 라디오 주파수 회로의 전원 및 리셋 신호를 선택하여 스마트 카드의 전원 및 리셋 신호로 제공한다.
이와 같이 본 발명에서는 스마트 카드의 국제 규준을 만족시키는 한편 비접촉 방식에 의하여 수신된 카드 리더의 신호로부터 안정된 전원, 클럭 및 리셋 신호를 검출할 수 있다는 효과가 있다.

Description

스마트 카드{SMART CARD}
본 발명은 스마트 카드에 관한 것으로, 특히 접촉 스마트 카드의 표준인 ISO/IEC 7816과 비접촉 스마트 카드의 표준인 ISO/IEC 14443을 만족하는 스마트 카드에 관한 것이다.
스마트 카드(또는 IC 카드라고도 칭하고 있음)는 IC 칩이 플라스틱 카드에 포함된 전자 카드를 말한다. 이러한 카드는 보안성이 우수하며, 다양한 서비스에 활용될 수 있다. 현재 사용되는 스마트 카드는 접촉식과 비접촉식으로 구별된다.접촉식 스마트 카드는 카드 리더와 스마트 카드가 상호 접촉되어야 통신이 가능한 방식이며, 비접촉식 스마트 카드는 카드 리더와 스마트 카드가 무선 통신하므로 접촉이 필요 없는 방식이다. 즉, 접촉식 스마트 카드는 접촉 단자를 통하여 카드 리더와 접촉하여 전원, 클럭, 리셋 신호를 수신하고 카드 리더와 데이터를 입/출력(I/O)하나, 비접촉식 스마트 카드는 안테나를 통하여 카드 리더와 무선 통신하여 전원을 수신하고 데이터를 입출력한다.
최근 들어서는 접촉식 스마트 카드의 장점과 비접촉식 스마트 카드의 장점을 채용한 겸용 스마트 카드가 개발되어 급부상하고 있으며, 겸용 스마트 카드는 교통카드, 신분 카드, 건강 카드, 주민 카드 등 다양한 분야에서 사용되고 있다.
도 1에는 표준에 의거해 제작되는 일반적인 겸용 스마트 카드의 일 예가 도시되어 있다. 카드 리더와 접촉하여 통신하기 위한 소정 개수의 접촉 단자(P1 ~ P5)가 카드(1)의 일 측면에 구성되며, 카드 리더와 비접촉하여 무선 통신하는 안테나(2)가 카드의 프라스틱 보호막(3) 가장 자리에 부착되어 있다.
도 2에는 종래 겸용 스마트 카드의 입출력 인터페이스 구조가 도시되어 있다. 겸용 스마트 카드(1)에는 접촉 인터페이스와 비접촉 인터페이스가 구성된다. 접촉 인터페이스는 접촉 단자(P1-P5)로부터 전원, 클럭, 리셋 신호, 데이터를 받아들여 스위칭 메트릭스(4)에 제공하고, 중앙 처리 장치(5)로부터의 데이터를 접촉 단자(P2)에 제공하는 구성을 갖는다. 비접촉 인터페이스는 고주파 인터페이스 모듈(High Frequency Interface Module : HFI라 함)(6)을 구비하여 비접촉 안테나(2)로 수신되는 전원 및 데이터(RX_D)를 스위칭 메트릭스(4)에 제공하며 스위칭 메트릭스(4)로부터의 데이터(TX_D)를 비접촉 안테나(2)에 제공하여 카드 리더로 송신하는 기능을 행한다.
스위칭 메트릭스(4)는 접촉 인터페이스 및 비접촉 인터페이스로부터의 신호들을 중앙 처리 장치(5)에 제공하는 기능을 행한다. 즉, 스위칭 메트릭스(4)는 접촉 인터페이스 및 비접촉 인터페이스로부터의 리셋 신호, 클럭 및 데이터를 중앙 처리 장치(5)에 제공하는 한편 중앙 처리 장치(5)로부터의 데이터들을 접촉 단자(P2) 또는 HFI(6)에 제공한다. 스위칭 메트릭스(4)가 데이터를 접촉 단자(P2)에 제공하는 때는 겸용 스마트 카드(1)가 접촉 단자(P1-P5)를 통하여 카드 리더와 통신하는 접촉 모드로 구동하는 경우이며, 스위칭 메트릭스(4)가 데이터를 HFI(6)에 제공하는 때는 겸용 스마트 카드가 HFI(6)를 통하여 카드 리더와 통신하는 비접촉 모드로 구동하는 경우이다.
또한, 스위칭 메트릭스(4)는 비접촉 인터페이스의 HFI(6)또는 접촉 단자(P4)로부터 전원을 수신하여 겸용 스마트 카드(1)의 구동에 필요한 전원을 제공한다. 즉 스위칭 메트릭스(4)는 겸용 스마트 카드가 접촉 또는 비접촉 방식으로 구동하는 가에 따라 선택적으로 스위칭되어 중앙 처리 장치(5)와 접촉 단자(P1~P5), 중앙 처리 장치(5)와 HFI(6)간을 선택적으로 연결하는 기능을 행한다. 이러한 스위칭 메트릭스 (4)는 입력 신호들을 논리적으로 처리하고는 있지만, 내부에는 리셋 인터페이스 회로, 전원 인터페이스 회로, 클럭 인터페이스 회로 등이 구성되어야 하며, 그 구성은 매우 복잡하다.
도 2에서 부호(7)는 겸용 스마트 카드의 구동에 필요한 데이터가 저장되는메모리를 의미하는 것으로 롬, 램 또는 플래쉬 메모리 등으로 구성될 수 있다.
도 3에는 종래의 HFI(6)의 블록도가 도시되어 있다. 도시된 바와 같이 HFI (6)에는 자동 이득 및 필터부(61) 그리고 복조부(62)로 구성된 복조 회로(63)를 구비한다. 또한 HFI(6)는 클럭 생성부(64) 및 온/오프 구동부(65)로 구성되는 송신 회로(66)를 구비하며, 이외에 안테나 모듈(67), 전원 모듈(68) 및 멘체스터 코드 처리 회로(69)를 구비한다. 여기서, 자동 이득 및 필터부(61)는 자동 이득 조절기(Auto Gain Controller) 및 저역 통과 필터(LPF)로 구성되어 안테나 모듈(67)로부터 제공되는 안테나(2) 수신 신호의 이득을 자동 제어하는 한편 잡음을 제거한다. 안테나 모듈(67)은 안테나(2)를 통하여 카드 리더로/부터의 데이터를 송수신하기 위한 수단임은 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 것이다.
복조부(62)는 자동 이득 및 필터부(61)로부터의 신호 예컨대, ASK 또는 FSK 방식으로 변조된 데이터를 복조하여 멘체스터 코드 처리 회로(69)에 제공한다. 본 명세서에서는 카드 리더 및 겸용 스마트 카드가 데이터를 멘체스터 코드로 처리하는 경우를 예로 하였다. 멘체스터 코드 처리 회로(69)에서 처리된(디코딩 된) 신호는 상술한 스위칭 메트릭스(4)에 제공된다.
한편, 스위칭 메트릭스(4)를 통하여 제공되는 중앙 처리 장치(5)의 데이터는 멘체스터 코드 처리 회로(69)에서 멘체스터 코드로 엔코딩되어 온/오프 구동부(65)에 제공되며, 온/오프 구동부(65)는 멘체스터 코드에 따라 온, 오프되어 안테나 모듈(67)의 임피던스를 변화시킴으로써 안테나 모듈(67)이 멘체스터 코드를 무선 송신할 수 있게 한다.
전원 모듈(68)은 겸용 스마트 카드에서 사용할 전원을 제공하기 위한 것으로, 비접촉 방식의 스마트 카드에서는 카드 리더로부터의 캐리어 주파수로부터 전원을 획득한다. 즉, 전원 모듈(68)에서는 안테나 모듈(67)로부터의 캐리어 주파수(카드 리더로부터 제공된)를 정류하여 전원으로 제공한다. 전원 모듈(68)이 안정된 전원을 제공하기 위해서는 캐리어 주파수의 진폭이 안정된 상태를 유지하여야 한다. 그러나, 종래의 겸용 스마트 카드에 수신되는 신호는 100% ASK 신호이다. 100% ASK 신호라 함은 데이터 즉 디지털 데이터인 1, 0을 ASK로 표현함에 있어서 최고 전압(예컨대 5V)과 최저 전압(예컨대 0V)으로 1, 0을 표현하는 방식을 의미한다. 100%ASK 방식은 데이터 1, 0을 확연하게 구분할 수 있는 장점은 있지만, 다양한 기능을 수행하면서 많은 전력 소모를 요구하는 복잡한 구조에서는 전원 회로 설계에 많은 어려움이 있다. 즉, ASK의 신호는 최고 전압과 최저 전압의 차가 크므로 전원 모듈(68)에서 정류한 전원은 AKS의 로직 상태에 따라 그 레벨이 크게 변동되며, 심한 경우에는 무전원 상태가 될 수도 있다. 따라서 이러한 문제를 방지하기 위해서는 전원 모듈(68)에 용량이 큰 캐패시터를 구성하여야 한다. 그러나 용량이 큰 캐패시터는 스마트 카드 제조 시에 칩의 면적을 크게 하여 실용적인 스마트 카드 개발을 어렵게 한다.
또한, 종래의 겸용 스마트 카드 내의 비접촉 인터페이스에서는 클럭, 리셋 신호를 카드 리더로부터의 송신된 무선 신호로부터 얻지 않고, 내부 클럭과 시스템 리셋을 이용하고 있다. 따라서, 비접촉 인터페이스에서는 자체 클럭을 생성하여야하며, 이 경우에 자체 클럭과 카드 리더로부터 데이터간에 동기가 일치되지 않을 수 있다. 이와 같이 클럭이 불일치하면 카드 리더와 겸용 스마트 카드간에 통신이 잘 이루어지지 않을 수 있다는 문제가 있었다.
본 발명은 이러한 문제를 해결하기 위한 것으로 본 발명의 목적은, 접촉 표준인 ISO/IEC 7816과 비접촉 표준인 ISO/IEC 14443을 만족하는 스마트 카드를 제공하는데 있다.
본 발명의 다른 목적은 비접촉 인터페이스에서 카드 리더의 무선 신호로부터 리셋 신호, 클럭을 생성할 수 있는 스마트 카드를 제공하는데 있다.
본 발명의 다른 목적은 비접촉 인터페이스에서 카드 리더의 무선 신호로부터 안정된 전원을 검출할 수 있는 스마트 카드를 제공하는데 있다.
이러한 목적을 달성하기 위하여 본 발명은, 안테나 회로와, 상기 안테나 회로에 수신된 신호로부터 데이터를 복조하여 출력하는 복조 회로와, 상기 안테나 회로에 수신된 신호로부터 전력 및 리셋 신호를 검출하여 출력하는 전력 및 리셋 회로와, 상기 안테나 회로에 수신된 신호로부터 클럭을 검출하여 출력하는 클럭 회로와, 상기 중앙 처리 장치로부터의 데이터를 상기 클럭 회로의 클럭으로 변조하여 출력하는 BPSK 변조 회로와, 상기 안테나 회로를 이용하여 상기 BPSK 변조 회로의 출력을 무선 송신하는 출력 회로를 구비하여 상기 중앙 처리 장치로부터 서브 캐리어 온 신호가 제공됨에 따라 상기 중앙 처리 장치로부터의 데이터를 카드 리더에 전송하는 라디오 주파수 회로와; 상기 라디오 주파수 회로 또는 접촉 단자를 통하여 상기 중앙 처리 장치와 카드 리더간의 데이터 통신을 중재하며, 상기 카드 리더의 클럭을 상기 중앙 처리 장치에 제공하는 스마트 카드 인터페이스와, 상기 라디오 주파수 회로를 통하여 상기 카드 리더와 상기 중앙 처리 장치간의 데이터 통신을 중재하며, 상기 라디오 주파수 회로의 클럭을 상기 중앙 처리 장치에 제공하는 라디오 주파수 인터페이스와, 상기 라디오 주파수 회로로부터의 전원 또는 접촉 단자의 전원 중 하나를 스마트 카드의 전원으로 제공하는 전원 선택 회로를 구비하는 시스템 로직 회로를 포함하는 것을 특징으로 한다.
도 1은 종래 스마트 카드의 외관을 도시한 도면,
도 2는 종래 스마트 카드의 개략 블록도,
도 3은 종래 스마트 카드 내 고주파수 인터페이스 모듈의 상세 블록도,
도 4는 본 발명에 따른 스마트 카드의 블록도,
도 5는 본 발명에 따른 스마트 카드 내 라디오 주파수 회로의 상세 블록도,
도 6은 도 5의 라디오 주파수 회로 내 주요 부분의 파형도,
도 7a 내지 7d는 도 5의 라디오 주파수 회로 내 복조 회로의 상세 회로도,
도 8a 및 도 8b는 도 5의 라디오 주파수 회로 내 복조 회로의 다른 실시예를 도시한 도면,
도 9는 도 8a 및 8b에 의한 복조 회로의 주요 부분 파형도,
도 10은 도 5의 라디오 주파수 회로 내 RC 회로의 다른 실시예를 도시한 회로도,
도 11은 도 10에 의한 RC 회로의 주요 부분 파형도,
도 12는 도 5의 라디오 주파수 회로 내 전력 및 리셋 회로의 상세 회로도,
도 13은 도 12의 전력 및 리셋 회로 내 지연 회로에 의한 리셋 신호의 생성 파형을 도시한 파형도,
도 14는 도 5의 도 5의 라디오 주파수 회로 내 변조 회로 및 출력 회로의 파형을 도시한 파형도.
<도면의 주요부분에 대한 부호의 설명>
21 : 스마트 카드 22 : 중앙 처리 장치
23 : 메모리 24 : 암호 모듈
30 : 시스템 로직 회로 31 : 스마트 카드 인터페이스
33 : 라디오 주파수 인터페이스 35 : 전원 선택 회로
37 : 리셋 선택 회로 40 : 라디오 주파수 회로
41 : 안테나 회로 43 : 복조 회로
44 : 전력 및 리셋 회로 45 : 클럭 회로
46 : 출력 회로
이하, 첨부 도면을 참조하여 본 발명에 따른 일 실시예를 상세히 설명한다.
도 4에는 본 발명에 따른 스마트 카드의 블록도가 도시되어 있다. 도시된 바와 같이 스마트 카드(1) 내에는 중앙 처리 장치(22), 메모리(23) 및 암호(crypto) 모듈(21)을 구비하며, 중앙 처리 장치(22)는 버스를 통하여 시스템 로직 회로(30)와 통신한다. 메모리(23)로는 롬, 램, 플래시 메모리 등의 다양한 저장 매체가 사용될 수 있으며, 암호 모듈(21)은 보안을 위하여 구성되는 것으로 필요에 따라서는 삭제할 수도 있음은 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 것이다.
시스템 로직 회로(30)는 중앙 처리 장치(22)와 연결되며, 접촉 인터페이스와 비접촉 인터페이스를 통하여 접촉 또는 비접촉식으로 연결되는 카드 리더와 중앙 처리 장치(22)간의 통신을 중재한다. 시스템 로직 회로(30)의 구성을 설명하기 전에 이해를 돕기 위하여 접촉 또는 비접촉 인터페이스에 대하여 설명하고자 한다.
접촉 인터페이스는 접촉 단자(P1~P5)와 시스템 로직 회로(30)를 연결하는 것이며, 비접촉 인터페이스는 비접촉 안테나(26)와 시스템 로직 회로(30)를 연결하기 위한 것이다.
즉, 접촉 인터페이스는 클럭 접촉 단자(P3)의 클럭 및 전원 접촉 단자(P4)의 전원 그리고 리세트 접촉 단자(P5)의 리세트 신호를 시스템 로직 회로(30)에 제공하는 한편 데이터 입출력 접촉 단자(P2)로부터의 데이터(카드 리더로부터의)를 시스템 로직 회로(30)에 제공하고, 시스템 로직 회로(30)로부터의 데이터(중앙 처리 장치(22)로부터의)를 카드 리더에 제공하는 기능을 행한다. 접지 접촉 단자(P1)는 스마트 카드에 접지를 제공하기 위한 것이다.
비접촉 인터페이스는 도시된 바와 같이 라디오 주파수 회로(Radio FrequencyCircuit : RFC)(40)를 구비하고 있다. RFC(40)는 비접촉 안테나(26)에 수신된 신호로부터 전원, 리세트 신호, 클럭 및 데이터(RFI-TX)를 검출하여 시스템 로직 회로(30)에 제공하고, 시스템 로직 회로(30)로부터 제공되는 데이터(RFI-RX)를 비접촉 안테나(26)에 제공하여 카드 리더에 전송하도록 구성되어 있다.
시스템 로직 회로(30)내에는 스마트 카드 인터페이스(Smart Card Interface : SCI)(31), 라디오 주파수 인터페이스(Radio Frequency Interface : RFI)(33), 전원 선택 회로(35) 및 리셋 선택 회로(37)를 구비한다.
SCI(31)는 데이터 입출력 접촉 단자(P2) 및 클럭 접촉 단자(P3)로부터 제공되는 데이터 및 클럭을 수신하여 중앙 처리 장치(22)에 제공하는 한편 중앙 처리 장치(22)로부터의 데이터를 데이터 입출력 접촉 단자(P2)에 제공하는 기능을 하며, RFI(33)는 RFC(40)로부터 제공되는 카드 리더의 클럭 및 데이터(RFI_RX)를 중앙 처리 장치(22)에 제공하며, 중앙 처리 장치(22)로부터의 데이터(RFI_TX)를 RFC(40)에 제공한다. RFI(33)는 또한 중앙 처리 장치(22)로부터의 서브 캐리어 온(Sub_On) 신호를 RFC(40)에 제공하며, RFC(40)는 서브 캐리어 온(Sub_On) 신호에 따라 중앙 처리 장치(22)의 데이터(RFI_TX)를 비접촉 안테나(26)에 제공한다.
전원 선택 회로(35)는 도시된 바와 같이 3상태 버퍼(351) 및 반전 3상태 버퍼(352) 그리고 스위치(SW1)를 구비한다. 3 상태 버퍼(351)는 RFC(40)로부터 전원이 제공될 때에 구동하여 하이 레벨 로직을 스위치(SW1)에 제공한다. 스위치(SW1)는 3상태 버퍼(351)의 하이 레벨 로직에 따라 스위칭 온되어 RFC(40)로부터의 전원을 겸용 스마트 카드의 각 구성 부분(예컨대 중앙 처리 장치(22), 메모리(23) 등)에 제공한다. 따라서, 3 상태 버퍼(351)는 비접촉 안테나(26)를 통하여 카드 리더로부터 제공되는 전원을 겸용 스마트 카드의 각 구성 부분에 제공하기 위한 것이다. 이에 반하여 반전 3 상태 버퍼(352)는 스위치(SW1)를 스위칭 오프시키기 위한 것이다. 즉 전원 접촉 단자(P4)를 통하여 전원이 제공되면 이 전원은 직접 겸용 스마트 카드의 각 구성 부분에 제공된다. 이때, 반전 3상태 버퍼(352))는 전원 접촉 단자(P4)의 전원에 따라 구동하여 로우 로직을 스위치(SW1)에 제공함으로써 스위치(SW1)를 오프시킨다. 따라서, 스위치(SW1)는 전원 접촉 단자(P4)로부터 전원이 제공될 때에는 전원 접촉 단자(P4)의 전원을, RFC(40)로부터 전원이 제공될 때에는 RFC(40)의 전원을 겸용 스마트 카드의 각 구성 부분에 제공하며, 전원 접촉 단자(P4) 및 RFC(27)로부터 동시에 전원이 제공될 때에는 전원 접촉 단자(P4)의 전원을 겸용 스마트 카드의 각 구성 부분에 제공함을 알 수 있다.
리셋 선택 회로(37)는 도시된 바와 같이 하나의 OR 게이트(371)와 두 개의 풀 다운(pull down) 저항(372),(373)으로 구성되어 있다. 즉 리셋 선택 회로(37)는 리셋 접촉 단자(P5) 또는 RFC(40) 중 어느 하나로부터 리셋 신호가 제공되면 리셋 신호를 출력한다. 리셋 선택 회로(37)는 카드 표준 프로토콜을 만족하며, 범용 스마트 카드의 모든 구성 요소(중앙 처리 장치, 메모리, 각종 모듈)는 리셋 신호에 의하여 리셋되도록 구성된다. 풀 다운 저항(372, 373)은 리셋 신호들은 안정화하기 것임은 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 것이다.
도 5에는 도 4에 도시되어 있는 RFC(40)의 상세 블록도가 도시되어 있다. 도시된 바와 같이 RFC(40)는 안테나 회로(41)를 포함하며, 안테나 회로(41)는 도시된바와 같이 인덕터(411)와 캐패시터(C1)로 구성되는 LC 동조 회로를 구비한다. 안테나 회로(41)는 상술한 바와 같이 카드 리더로부터 송신된 데이터를 수신하여 복조 회로(43), 전력 및 리셋 회로(44), 그리고 클럭 회로(45)에 제공한다.
또한, 안테나 회로(41)는 출력 회로(46)에 연결되며, 출력 회로(46)는 BPSK 변조 회로(47)에서 제공되는 변조된 BPSK 신호에 따라 안테나 회로(41)의 임피던스를 변화시켜 BPSK 신호를 카드 리더에 전송한다.
카드 리더와 겸용 스마트 카드는 안테나를 통하여 신호를 송수신하기 때문에 안테나의 임피던스 정합은 데이터 통신의 성능 및 공급 전력을 결정하는 중요한 요소이다. 안테나 회로(41)를 구성할 때에 캐패시터(C1)는 박막 캐패시터를 이용하는 것이 바람직하며 두 개 캐패시터 즉 하나는 고정 커패시터 다른 하나는 가변 캐패시터로 구성할 수도 있다. 한편, 겸용 스마트 카드를 반도체 칩으로 제작하기 위해, LC 동조 회로 구성 및 임피던스 값에 따라 캐패시터(C1) 값을 매우 작도록 설계하여야 할 것이다.
복조 회로(43)는 안테나 모듈(41)에 수신된 카드 리더의 신호를 복조하기 위한 것이다. 여기서, 본 발명의 카드 리더에서는 종래와 같이 100% ASK 신호를 전송하는 것이 아니라 도 6에 도시된 바와 같이 10%ASK 신호(Va)를 전송한다. 10% ASK라 함은 로직 로우 레벨은 로직 하이 레벨의 전압에 대하여 90%의 전압을 갖는 신호 즉 로직 하이와 로우 레벨간의 전압차가 10%인 ASK 신호를 의미한다. 본 발명의 복조 회로(43)에서는 10%ASK 신호를 복조하기 위하여 검파용 다이오드(D1), RC 회로(431) 및 비교기(432)를 구비한다.
검파용 다이오드(D1)는 도 6에 도시된 10%ASK 신호(Va)의 전압 강하 및 검파를 위한 것이다. 즉, 10%ASK 신호의 상측단의 신호만을 검출하는 것이다. 이러한 검파용 다이오드(D1)는 여러 개의 다이오드로 형성된 다이오드 어레이로 구성할 수도 있다.
도 7a 내지 도 7d에는 RC 회로(431) 및 비교기(432)의 상세 회로가 도시되어 있다.
도 7a에 도시된 바와 같이 RC 회로(431)는 소 복조 회로(433)와 시정수 회로(434)를 구비하며, 소 복조 회로(433)는 저항(R1) 및 캐패시터(C2)의 저역 필터로 구성된다. 즉 소 복조 회로(433)는 다이오드(D1)에서 검파된 10%ASK 신호를 저역 필터링함으로써 캐리어 주파수(예컨대 13.56MHz)에 실려 전송된 구형파 데이터(Vb)를 검출한다. 이때, 사용되는 저항(R1)의 값은 수백 K 옴 이하이고, 캐패시터(C2)는 470pF 이하로 설정하는 것이 바람직하다.
시정수 회로(434)는 도 6의 구형파(Vb)를 충방전하여, 구형파와 비교할 비교 전압(Vc)을 생성하기 위한 것이다. 비교 전압(Vc)을 생성하는 이유는 비교기(432)를 이용하여 구형파의 크기를 증대시키기 위해서이다. 즉 10%ASK 신호의 경우에는 도시된 바와 같이 로직 하이와 로직 로우간의 전압 차가 작으므로 데이터를 인식하는데 오류가 발생할 수 있다. 따라서 10%ASK 신호를 100%의 ASK 신호로 변화시킬 필요가 있으며, 이러한 작용을 행하는 것이 시정수 회로(434)와 비교기(432)이다.
시정수 회로(434)는 도시된 바와 같이 저항(R2) 및 캐피시터(C3)로 구성되며, 저항(R2) 및 캐패시터(C3)는 그 시정수에 따라 구형파 전압(Vb)을 충방전하여전압(Vc)을 출력한다. 이때, 시정수 회로(434)에서 출력하는 전압(Vc)은 전압(Vb)의 중간값을 가질 수 있도록 시정수가 설정되는 것이 바람직하다. 시정수 회로(434)에서 사용되는 저항(R2)은 수M 옴 이하이고, 캐패시터(C3)는 수십 pF이하로 구성하는 것이 바람직하다.
RC 회로(431)의 전압(Vb)은 도 5에 도시된 바와 같이 비교기(432)의 비반전 단자(+)에 제공되고, 전압(Vc)은 비교기(432)의 반전 단자(-)에 제공되므로, 비교기(432)는 전압(Vb)의 로직에 따른 100%의 ASK 신호(Vo)를 출력한다.
비교기(432)는 도 7a에 도시된 바와 같이 차동 증폭기(435) 및 인버터(436)로 구성되며, 차동 증폭기(435)는 CMOS 트랜지스터를 이용하는 일반적인 차동 증폭 회로로 구성할 수 있다. 즉, 능동 부하로 작동하는 MOS 트랜지스터(M3, M4)와, MOS 트랜지스터(M3, M4)에 연결되어 비교하고자 하는 전압(본 실시예에서는 Vb 및 Vc)을 입력, 증폭하는 두 개의 증폭용 MOS 트랜지스터(M1, M2) 그리고 전압원(VB)에 접속되어 전류원으로 구동하는 MOS 트랜지스터(M5)로 구성된다. 도 7a의 차동 증폭기에서 MOS 트랜지스터(M1)의 게이트 단은 비반전 단자(+)로 작동하고, MOS 트랜지스터(M2)의 게이트 단은 반전 단자(-)로 작동한다. 차동 증폭기(435)의 출력 전압은 CMOS 트랜지스터(M6, M7)로 구성되는 인버터(436)로 제공되며, 인버터(436)는 차동 증폭기(435)의 출력 전압을 반전시켜 출력한다. 인버터(436)를 사용하는 이유는 차동 증폭기(435)의 출력 파형을 정형하기 위한 것임은 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 것이다.
인버터(436)는 도 7a와 같이 구성할 수도 있으나, 필요에 따라서는 도 7b와같이 구성할 수도 있을 것이다. 즉, 7a에서는 PMOS 트랜지스터(M6) 및 NMOS 트랜지스터(M7)가 차동 증폭기(435)의 출력 전압에 의하여 상보적으로 온/오프되는 구성을 가지고 있다. 그러나, 도 7b와 같이 인버터(436)를 구성하는 경우에 NMOS 트랜지스터(M7)는 정전류원 MOS 트랜지스터(M5)와 같이 전압(VB)에 의하여 구동하고 PMOS 트랜지스터(M6)는 차동 증폭기(435)의 출력 전압에 의하여 온/오프되어 차동 증폭기(435)의 출력 로직을 반전시키도록 구성할 수 있다.
한편, 도 7 a, b의 구성에서 정전류원으로는 전압(VB)에 의하여 구동하는 정전류용 MOS 트랜지스터(M5)를 이용하였다. 이러한 구성은 별도로 전압원(VB)을 필요하다는 문제가 있다. 이러한 문제는 도 7c 및 d에 도시된 바와 같이 전류 미러를 이용하여 해결할 수 있다. 즉, 능동 부하로 구동하는 MOS 트랜지스터(M3, M4)에 다이오드로 작동하는 MOS 트랜지스터(M53)를 연결하고 이 MOS 트랜지스터(M53)에는 전류 미러를 구성하는 MOS 트랜지스터(M51, M52)를 연결함으로써 정전류원을 구성할 수 있다. 이때, 도 7d에 도시된 바와 같이 인버터(436)를 구성하는 N MOS 트랜지스터(M7)의 게이트에는 다이오드로 작동하는 트랜지스터(M53)의 출력 전압이 제공되도록 구성하여야 할 것이다.
한편, 도 7에 도시된 바와 같이 시정수 회로(434)를 구성하는 경우에는 다음과 같은 문제가 발생한다. 예컨대 전압(Va)의 로직이 소정 시간 이상 계속하여 로우 레벨 또는 하이 레벨을 유지하는 경우에는 전압(Vc)은 전압(Vb)과 동일 전압이 되어 비교기(432)는 이상 동작 즉 오동작 할 수 있다. 이러한 문제를 해결하기 위하여 본 출원의 발명자는 도 8의 a, b에 도시된 바와 같은 시정수 회로(434)를착안하였다. 도 8의 시정수 회로(434)는 도 7의 시정수 회로(434)에 대하여 캐패시터(C31)가 더 추가된 구성을 갖는다. 캐패시터(C31)가 더 추가된 경우에 저항(R2)과 캐패시터(C3, C31)간의 전압(Vc1)은 도 9와 같이 캐패시터(C3) 및 캐패시터(C31)의 합성 캐패시턴스에 따른 파형을 형성하나, 캐패시터(C3) 및 캐패시터(C31) 사이의 전압(Vc2)은 도시된 바와 같이 전압(Vb)의 변화에 둔감한 파형을 형성한다. 따라서, 전압(Vc2)이 전압(Vb)과 동일한 전압으로 되기 위해서는 전압(Vb)이 상당히 긴 시간 동안 로직 하이 또는 로우 레벨을 유지하여야 하며, 이 시간은 도 7에 도시된 바와 같이 하나의 캐패시터(C3)를 이용하는 경우보다는 훨씬 긴 시간이 될 것이다. 이러한 전압(Vc2)을 비교기(432)의 반전 단자(-)에 제공하면 상술한 바와 같이 전압(Vc2)이 전압(Vb)와 동일하게 될 우려는 상당히 감소될 것이다. 즉 도 9에 도시된 바와 같이 합성 캐패시터던스에 의한 전압(Vc1)이 전압(Vb)가 동일하게 되는 시점에서도 전압(Vc2)은 전압(Vb) 보다 크게되어 비교기(432)는 하이 레벨의 로직(Vo)을 출력한다.
도 10에는 도 7및 도 8에 도시되어 있는 소 복조 회로(433)와 시정수 회로(434)를 일체로 형성한 RC 회로(431)가 도시되어 있다. 도 10의 RC 회로(431)는 도 7및 도 8의 소 복조 회로(433)에 비교하여 캐패시터(C22)가 더 추가되어 있다. 캐패시터(C22)는 캐패시터(C2)와 함께 작동하여 그 합성 캐패시턴스에 의하여 캐리어 주파수로 변조된 데이터(Va)를 저역 필터링하여 캐패시터(C2),(C22)의 양단에는 도 11에 도시된 바와 같은 구형파(Vb)가 생성된다. 이때, 캐패시터(C22)에는 캐패시터(C2) 및 캐패시터(C22)의 레지스턴스값에 대응한 전압(Vb)의 분배전압(Vb2)가 제공된다. 따라서, 전압(Vb2)를 비교기(432)의 반전 단자(-)에 제공하고 전압(Vb)을 비교기의 비반전 단자(+)에 제공하면 도 7및 도 8의 예에서와 같이 비교기(432)는 전압(Vo)을 출력하게 된다.
이와 같이 RC 회로(431)를 도 10과 같이 구성하면 도 7 및 도 8과 같이 별도의 시정수 회로(434)를 사용할 필요가 없어 회로를 간단히 구성할 수 있다는 효과가 있다.
클럭 회로(45)는 도시된 바와 같이 캐패시터(C11), CMOS 인버터(451) 그리고 클럭 분주기(452)로 구성되며, CMOS 인버터(451)는 도시된 바와 같이 MOS 트랜지스터(M10, M11)로 구성되어 있다. 캐패시터(C11)는 안테나의 단자(Ant+)에 연결되어 캐리어 주파수(F_c : 예컨대 13. 56MHz)를 통과시키는 동시에 클럭 분주기(452)가 캐리어 주파수를 "0, 1"로 인식할 수 있는 기본적인 신호로 만들어주는 역할을 담당한다. 이때, 사용되는 캐패시터(C11)의 캐패시턴스는 수십 pF 이내로 설계하여야 할 것이다.
캐패시터(C11)를 통하여 나온 신호는 CMOS 인버터(451)를 통하여 파형이 정형된 후에 클럭 분주기(452)에 제공된다. 클럭 분주기(452)는 CMOS 논리 회로로 구성되어 CMOS 인버터(451)를 통하여 들어온 캐리어 주파수(FC)를 2, 4, 8, 16 분주하여 FC/16인 클럭을 BPSK 변조 회로(47)내의 AND 게이트(472, 473)들과 D 플립플롭(471)의 클럭 단자에 제공하고, 4분주 또는 8분주(FC/4,~ 또는 FC/8) 한 클럭 신호를 상기 도 4의 RFI(33)에 제공한다.
전원 및 리셋 회로(44)는 과전압 방지 회로(441), 정류 회로(442), 레귤레이터(443) 및 지연 회로(444)로 구성되어 있으며, 도 12a에는 그 상세 회로도가 도시되어 있다.
전원 및 리셋 회로(44) 내의 과전압 방지 회로(441)는 안테나 회로(41)로부터 순간적인 높은 전압이 수신되어 겸용 스마트 카드 내의 소자가 손상되는 것을 방지하기 위한 것으로 도시된 바와 같이 두 개의 제너 다이오드(D7),(D8)를 이용하여 구성된다.
정류 회로(442)는 안테나 회로(41)에 수신된 신호를 정류하여 전원으로 제공하기 위한 것으로 정류용 다이오드 하나 또는 두 개를 이용하여 간단히 구성할 수도 있으나, 겸용 스마트 카드가 하드웨어적으로 다양한 기능을 수행하여 많은 전력을 필요로 하는 경우에는 하나 또는 두 개의 정류용 다이오드만을 이용해서는 필요한 전력을 제공할 수 없다. 이에 따라 본 발명에서는 4개의 정류용 다이오드(D2-D5)로 구성되는 브릿지 회로와 정류용 캐패시터(C5)를 이용하여 정류 회로(442)를 구성하였다. 여기서, 정류용 캐패시터(C5)는 캐패시턴스가 매우 작은 값으로 구성하여 칩 내의 면적을 가능한 줄이는 것이 바람직하다.
한편, 본 발명의 정류 회로(442)는 상술한 바와 같이 카드 리더로부터의 신호 즉 캐리어 주파수에 변조된 신호들을 정류하여 전원으로 사용하고 있으므로, 카드 리더와 겸용 스마트 카드간의 거리에 따라 정류된 전압의 크기가 가변된다. 이와 같이 전원 전압의 레벨이 가변되면 겸용 스마트 카드 내의 각 구성 부품이 이상 동작하는 일 원인이 되므로 이를 방지하기 위한 수단이 필요하며, 이러한 수단으로본 발명에서는 레귤레이터(443)를 구성하였다.
레귤레이터(443)는 도시된 바와 같이 제너 다이오드(D6), 바이어스용 저항(R3) 및 증폭용 트랜지스터(Q1)로 구성된다. 즉, 제너 다이오드(D6)는 입력 전압에 대응하는 전압을 증폭용 트랜지스터(Q1)의 베이스에 제공하므로 트랜지스터(Q1)는 일정 정전압을 출력한다.
지연 회로(444)는 레귤레이터(443)로부터의 정전압을 일정 시간 지연시켜 리셋 신호로 출력시키기 위한 회로이다. 즉, 레귤레이터(443)의 정전압을 겸용 스마트 카드에 제공하여 겸용 스마트가 작동할 수 있게 하고 이 상태에서 리셋 신호를 제공함으로써 겸용 스마트 카드를 리셋시키기 위한 것이다. 따라서, 정전압을 일정 시간 지연시켜 리셋 신호로 이용할 수 있을 것이다. 본 발명에서는 이러한 점에 착안하여 레귤레이터(443)에 지연 회로(444)를 연결하였다.
지연 회로(444)는 도시된 바와 같이 CMOS 트랜지스터(M12),(M13), (M14),(M15)로 구성되는 두 개의 인버터(445),(446)를 구비하며, 인버터(445, 446) 사이에는 도시된 바와 같이 시정수 회로(447)가 구성되어 있다. 시정수 회로(447)는 저항(Rp) 및 캐패시터(Cp)로 구성되어 있으며, 도 13에 도시된 바와 같이 시정수에 따라 인버터(445)의 출력을 소정 시간(td : 예컨대 수십~수백 나노초) 지연시켜 인버터(446)에 제공한다. 즉, 레귤레이터(443)의 정전압은 두 개의 인버터(445, 446)를 거쳐 출력되므로 원 전압이 그대로 출력되나, 시정수 회로(447)에 의하여 약간의 지연 시간을 가지는 바, 인버터(446)의 출력을 본 발명에서는 리셋 신호로 사용한다.
한편, 도 12a의 지연 회로(444)는 두 개의 인버터(445, 446)외에 시정수 회로(447)를 구성하였으나, 도 12b 에서와 같이 시정수 회로(445)를 구성하지 않고도 지연 회로(447)를 구성할 수 있다. 이와 같이 시정수 회로(447)를 구성하지 않는 경우는 CMOS 트랜지스터들의 내부 기생 캐패시터(Cp) 및 레지스턴스(Rp)를 이용하는 것으로 도 12a의 시정수 회로와 그 원리는 동일함은 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 것이다.
RFC(40)의 BPSK 변조 회로(47)는 D 플립플롭(471), 두 개의 AND 게이트(472, 473) 및 하나의 OR 게이트(474)와 하나의 NOT 게이트(475)로 구성된다. 일반적인 BPSK의 가장 단순한 회로는 본 발명에서 사용된 D 플립플롭(471)을 제거한 구조이며, 이 구조는 타이밍에 문제가 있다. 따라서, 이런 문제를 해결하기 위해 본 발명자는 D 플립플롭(471) 및 여러 개의 논리 게이트(472~475)들을 이용하여 성능이 우수한 BPSK 변조 회로를 구성하였다.
도시된 바와 같이 본 발명의 BPSK 변조 회로(47) 내 D 플립플롭(471)의 클럭 단자에는 도 14에 도시된 바와 같이 Fc/16 클럭 주파수(CLK : 847.5KHz)가 제공되며, D 플립플롭(471)의 데이터 입력 단자에는 중앙 처리 장치(22)로부터의 데이터(RFI_TX)가 제공된다. 여기서, 데이터(RFI_TX)는 도 4의 RFI(33)에서 Fc/4 또는 Fc/8를 이용한 예컨대 106Kbps인 데이터이다.
한편, 클럭(CLK)은 NOT 게이트(475)를 통하여 반전되어 AND 게이트(473)에 제공되고, AND 게이트(473)의 다른 입력 단자에는 D 플립플롭(471)의 출력 단자(Q)의 출력 즉, 데이터(RFI_TX)가 1 클럭 지연되어 제공된다. 또한, 다른 AND 게이트(472)에는 클럭(CLK)이 제공되며 AND 게이트(472)의 다른 입력 단자에는 D 플립플롭(471)의 반전 출력 단자()의 출력이 제공된다. 여기서, AND 게이트(472),(473)는 1클럭이 지연된 로직 로우 또는 하이의 데이터 로직이 출력되므로 AND 게이트(472, 473)의 출력을 논리 합하는 OR 게이트(474)는 데이터의 로직이 반전되는 상승 에지 또는 로우 에지에서 위상이 변화된 신호(Vk)를 출력한다. 오아 게이트의 출력 신호(Vk)는 출력 회로(46)에 제공된다.
출력 회로(46)는 도시된 바와 같이 AND 게이트(461)와 MOS 트랜지스터(M9)그리고 부하 저항(R4)으로 구성되어 있다.
도시된 바와 같이 AND 게이트(461)는 중앙 처리 장치(22)로부터 하이 레벨의 서브 캐리어 온 신호(Sub_On) 신호가 제공될 때에 BPSK 변조 회로(47)의 신호(Vk)를 출력 데이터(Vs)로 출력한다.
출력 데이터(Vs)는 스위치로 작동하는 MOS 트랜지스터(M9)에 제공되며, MOS 트랜지스터(M9)는 출력 데이터(Vs)의 로직에 따라 즉, 로직 로우, 하이에 따라 구동하여 부하 저항(R4)의 임피던스를 가변시키므로써 데이터(Vs)는 안테나 회로(46)를 통하여 카드 리더에 제공된다. 이때 부하 저항(R4)는 약 560 ± 30% 정도를 유지하는 것이 바람직하다.
상술한 설명으로부터 알 수 있는 바와 같이 본 발명은 스마트 카드의 입출력 인터페이스를 접촉 인터페이스와 비접촉 인터페이스를 구분하여 국제 표준 ISO/IEC7816, 14443을 수용하는 동시에, 그 기능의 효율성, 인터페이스 회로의 간결성을 향상시키는 효과가 있다.
또한, 본 발명은 접촉 또는 비접촉의 겸용 인터페이스의 칩 면적을 작게 하며, 특히, 비접촉 RFC는 다기능, 고성능, 적은 값의 소자(C, R, CMOS)를 이용해 스마트 카드 칩 면적을 줄일 수 있는 효과가 있다.
본 발명의 시스템 논리를 구성하는 인터페이스는 카드의 접촉 또는 비접촉 뿐 만 아니라 회로의 논리적인 기능을 수정할 경우, USB 등과 같은 외부 버스 장치를 쉽게 연결할 수 있는 효과가 있다.

Claims (25)

  1. 중앙 처리 장치를 구비하는 스마트 카드에 있어서,
    안테나 회로와, 상기 안테나 회로에 수신된 신호로부터 데이터를 복조하여 출력하는 복조 회로와, 상기 안테나 회로에 수신된 신호로부터 전력 및 리셋 신호를 검출하여 출력하는 전력 및 리셋 회로와, 상기 안테나 회로에 수신된 신호로부터 클럭을 검출하여 출력하는 클럭 회로와, 상기 중앙 처리 장치로부터의 데이터를 상기 클럭 회로의 클럭으로 변조하여 출력하는 BPSK 변조 회로와, 상기 안테나 회로를 이용하여 상기 BPSK 변조 회로의 출력을 무선 송신하는 출력 회로를 구비하여 상기 중앙 처리 장치로부터 서브 캐리어 온 신호가 제공됨에 따라 상기 중앙 처리 장치로부터의 데이터를 카드 리더에 전송하는 라디오 주파수 회로와;
    상기 라디오 주파수 회로 또는 접촉 단자를 통하여 상기 중앙 처리 장치와 카드 리더간의 데이터 통신을 중재하며, 상기 카드 리더의 클럭을 상기 중앙 처리 장치에 제공하는 스마트 카드 인터페이스와, 상기 라디오 주파수 회로를 통하여 상기 카드 리더와 상기 중앙 처리 장치간의 데이터 통신을 중재하며, 상기 라디오 주파수 회로의 클럭을 상기 중앙 처리 장치에 제공하는 라디오 주파수 인터페이스와, 상기 라디오 주파수 회로로부터의 전원 또는 접촉 단자의 전원 중 하나를 스마트 카드의 전원으로 제공하는 전원 선택 회로를 구비하는 시스템 로직 회로
    를 포함하는 것을 특징으로 하는 스마트 카드.
  2. 제 1 항에 있어서,
    상기 복조 회로는,
    상기 안테나 회로의 신호를 검파하는 검파용 다이오드와;
    상기 검파용 다이오드에서 검파된 신호를 저역 필터링하여 구형파 로직 및 비교 전압으로 제공하는 RC 회로와;
    상기 RC 회로의 구형파와 상기 비교 전압을 비교하여 상기 로직의 레벨 차를 증가시키는 비교기
    를 포함하는 것을 특징으로 하는 스마트 카드.
  3. 제 2 항에 있어서,
    상기 RC 회로는,
    상기 검파용 다이오드의 검파 신호를 구형파로 복조하여 상기 비교기의 비반전 단자에 제공하는 제 3 저항 및 제 4, 제 5 캐패시터를 구비하는 소 복조 회로와;
    상기 제 4 및 5 캐패시터 사이에 인가되는 전압을 상기 비교 전압으로 제공하며, 상기 제 4 및 제 5 캐패시터 모두에 인가되는 전압을 상기 복조된 구형파로 제공하며,
    상기 소 복조 회로의 구형파를 시정수에 따라 충방전하여 상기 비교기의 반전 단자에 비교 전압으로 제공하는 제 1 시정수 회로
    를 포함하는 것을 특징으로 하는 스마트 카드.
  4. 제 3 항에 있어서,
    상기 제 1 시정수 회로는, 직렬 접속되어 있는 제 1 저항 및 제 1 캐패시터를 포함하며, 상기 제 1 캐패시터에 인가되는 전압을 상기 비교 전압으로 설정하며, 직렬 접속되어 있는 제 2 저항 및 제 2, 3 캐패시터를 포함하며, 상기 제 2 및 제 3 캐패시터 사이에 인가되는 전압을 상기 비교 전압으로 설정하는 것을 특징으로 하는 스마트 카드.
  5. 제 2 항에 있어서,
    상기 비교기는,
    전원에 연결되어 정전류원으로 사용되는 제 1 트랜지스터를 구비하는 차동 증폭기와;
    상기 차동 증폭기의 출력을 반전하며, 제 2 트랜지스터와, 상기 제 2 트랜지스터와 역구동하는 제 3 트랜지스터와, 상기 차동 증폭기의 출력 전압이 제어 단자에 제공되는 제 4 트랜지스터와, 상기 제 4 트랜지스터와 역구동하며 상기 다이오드로부터의 전압이 제공되는 제 5 트랜지스터를 구비하며, 상기 제 2 및 제 3 트랜지스터의 제어 단자에는 상기 차동 증폭기의 출력 전압을 제공하는 제 1 인버터
    를 포함하는 것을 특징으로 하는 스마트 카드.
  6. 제 5 항에 있어서,
    상기 차동 증폭기의 정전류원은 트랜지스터 전류 미러로 구성하며, 상기 전류 미러는 상기 차동 증폭기의 전원(Vdd)에 상기 전류 밀러의 부하 저항이 MOS 능동 소자이면서 다이오드의 구성을 갖는 것을 특징으로 하는 스마트 카드.
  7. 제 1 항에 있어서,
    상기 전력 및 리셋 회로는,
    상기 안테나 회로로부터 제공되는 신호중 과전압을 차단하는 과전압 방지 회로와;
    상기 과전압 방지 회로로부터 제공되는 전압을 정류하는 정류 회로와;
    상기 정류 회로의 전압을 정전압화하여 상기 스마트 카드에 전원으로 제공하는 레귤레이터와;
    상기 레귤레이터의 전원을 소정 시간 지연시켜 상기 리셋 신호로 제공하는 지연 회로
    를 포함하는 것을 특징으로 하는 스마트 카드.
  8. 제 7 항에 있어서,
    상기 지연 회로는,
    상기 레귤레이터의 전원을 반전하는 제 2 인버터와;
    상기 레귤레이터의 전원을 반전하는 제 4 인버터와;
    상기 제 4 인버터의 출력을 반전하여 상기 리셋 신호로 출력하는 제 5 인버터를 구비하며,
    상기 제 2 인버터의 출력을 충방전하는 제 2 시정수 회로와;
    상기 제 2 시정수 회로의 출력을 반전하여 상기 리셋 신호로 출력하는 제 3 인버터
    를 포함하는 것을 특징으로 하는 스마트 카드.
  9. 제 1 항에 있어서,
    상기 클럭 회로는,
    상기 안테나 회로와 연결된 제 6 캐패시터와;
    상기 제 6 캐패시터의 출력을 반전 출력하는 제 6 인버터와;
    상기 제 6 인버터의 출력을 분주하는 분주기를 구비하며,
    상기 제 6 인버터에 의하여 발생되는 캐리어 주파수를 클럭으로 갖는 것을 특징으로 하는 스마트 카드.
  10. 제 1 항에 있어서,
    상기 BPSK 변조 회로는,
    상기 중앙 처리 장치의 데이터를 입력 단자로 수신하고 상기 분주기의 분주 클럭을 클럭 단자로 입력하는 D 플립플롭과;
    상기 분주기의 분주 클럭을 반전하는 제 7 인버터와;
    상기 제 7 인버터의 출력 및 상기 D 플립플롭의 출력 단자로부터의 출력을 논리 곱하는 제 1 AND 게이트와;
    상기 분주기의 분주 클럭과 상기 D 플립플롭의 반전 출력 단자로부터의 출력을 논리 곱하는 제 2 AND 게이트와;
    상기 제 1 및 제 2 AND 게이트의 출력을 논리 합하는 제 1 OR 게이트
    를 포함하는 것을 특징으로 하는 스마트 카드.
  11. 제 1 항에 있어서,
    상기 출력 회로는,
    상기 BPSK 변조 회로의 출력과 상기 서브 캐리어 온 신호를 논리곱하는 제 3 AND 게이트와;
    상기 제 3 AND 게이트의 출력에 따라 구동하여 상기 안테나 회로의 임피던스를 변화시켜 상기 제 3 AND 게이트의 출력을 송신하는 제 1 스위치를 구비하며,
    상기 제 1 스위치는 MOS 트랜지스터인 것을 특징으로 하는 스마트 카드.
  12. 제 1 항에 있어서,
    상기 전원 선택 회로는,
    제 2 스위치와;
    상기 라디오 주파수 회로의 전원이 인가됨에 따라 구동하여 상기 라디오 주파수 회로의 전원이 상기 겸용 스마트 카드의 전원으로 제공되도록 상기 제 2 스위치의 스위칭을 제어하는 제 3 상태 버퍼와;
    상기 접촉 단자의 전원에 따라 구동하여 상기 전원을 반전 출력하여 상기 접촉 단자로부터 전원이 상기 겸용 스마트 카드의 전원으로 제공되도록 상기 제 2 스위치의 스위칭을 제어하는 반전 3 상태 버퍼
    를 포함하는 것을 특징으로 하는 스마트 카드.
  13. 제 1 항에 있어서,
    상기 시스템 로직 회로는, 상기 라디오 주파수 회로와 상기 접촉 단자 중 어느 하나로부터 제공되는 리셋 신호를 스마트 카드의 리셋 신호로 제공하는 리셋 선택 회로를 더 포함하는 것을 특징으로 하는 스마트 카드.
  14. 제 13 항에 있어서,
    상기 리셋 선택 회로는,
    상기 라디오 주파수 회로 및 상기 접촉 단자로부터의 리셋 신호를 논리 합하여 출력하는 제 2 OR 게이트와;
    상기 제 2 OR 게이트의 입력 단자에 각기 접속되어 있는 풀 다운용 제 4 및 제 5 저항
    을 포함하는 것을 특징으로 하는 스마트 카드.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR10-2001-0051963A 2001-08-28 2001-08-28 스마트 카드 KR100426303B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0051963A KR100426303B1 (ko) 2001-08-28 2001-08-28 스마트 카드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0051963A KR100426303B1 (ko) 2001-08-28 2001-08-28 스마트 카드

Publications (2)

Publication Number Publication Date
KR20030018307A KR20030018307A (ko) 2003-03-06
KR100426303B1 true KR100426303B1 (ko) 2004-04-08

Family

ID=27721103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0051963A KR100426303B1 (ko) 2001-08-28 2001-08-28 스마트 카드

Country Status (1)

Country Link
KR (1) KR100426303B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8111102B2 (en) 2009-03-23 2012-02-07 Samsung Electronics Co., Ltd. Auto gain controllers, and communication terminals having the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446806B1 (ko) * 2001-12-28 2004-09-04 주식회사 하이닉스반도체 콤비 카드
KR100663376B1 (ko) * 2004-07-23 2007-01-02 주식회사 모팩소프트 무선 통신 장치 및 그 방법
KR100801661B1 (ko) * 2006-06-23 2008-02-11 한국산업기술대학교산학협력단 이진위상변조 데이터의 추출 및 동기 회로
CN110175481B (zh) * 2019-06-25 2023-11-17 深圳市亿道信息股份有限公司 读卡器控制系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10210096A (ja) * 1997-01-22 1998-08-07 Hitachi Ltd 復調回路および半導体集積回路並びにｉｃカード
US5864588A (en) * 1995-12-20 1999-01-26 Mitsubishi Electric Semiconductor Software Co., Ltd. Communications device
KR19990057842A (ko) * 1997-12-30 1999-07-15 김영환 비접촉 스마트 카드의 알에프 데이터 변조 회로 및 변조 방법
JP2001045083A (ja) * 1999-07-30 2001-02-16 Fujitsu Ltd Ｐｓｋ信号のキャリア同期型復調装置
KR20030001855A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 콤비 스마트 카드

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864588A (en) * 1995-12-20 1999-01-26 Mitsubishi Electric Semiconductor Software Co., Ltd. Communications device
JPH10210096A (ja) * 1997-01-22 1998-08-07 Hitachi Ltd 復調回路および半導体集積回路並びにｉｃカード
KR19990057842A (ko) * 1997-12-30 1999-07-15 김영환 비접촉 스마트 카드의 알에프 데이터 변조 회로 및 변조 방법
JP2001045083A (ja) * 1999-07-30 2001-02-16 Fujitsu Ltd Ｐｓｋ信号のキャリア同期型復調装置
KR20030001855A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 콤비 스마트 카드

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8111102B2 (en) 2009-03-23 2012-02-07 Samsung Electronics Co., Ltd. Auto gain controllers, and communication terminals having the same

Also Published As

Publication number Publication date
KR20030018307A (ko) 2003-03-06

Similar Documents

Publication Publication Date Title
US8593254B2 (en) Semiconductor integrated circuit, card comprising the same, and operating method of semiconductor integrated circuit
US7405659B1 (en) RFID tag switched capacitor slicer threshold
US8050651B2 (en) Detector, RF circuit with detector, and mobile device with RF circuit
US7274921B2 (en) AM data recovery circuit
JP4786316B2 (ja) 半導体集積回路装置及びそれを用いたｉｃカード
EP1842284B1 (en) A demodulator
US9762282B1 (en) Integrated circuits and transponder circuitry with improved ask demodulation
JP4822588B2 (ja) 情報処理装置および情報処理デバイス
JP4759053B2 (ja) 非接触型電子装置及びそれに搭載される半導体集積回路装置
US20080093466A1 (en) Ic card
US10652058B2 (en) Integrated circuits and transponder circuitry with shared modulation capacitor for 3D transponder uplink modulation
US20020003168A1 (en) Integrated circuit card
US5553099A (en) FSK detector for determining an increasing time period between adjacent pulses of an FSK modulated square wave pulse train
US6659352B1 (en) Semiconductor integrated circuit, a contactless information medium having the semiconductor integrated circuit, and a method of driving the semiconductor integrated circuit
KR20040033157A (ko) 무선통신매체 및 그 동작방법
JP2003296683A (ja) 非接触ｉｃカード
KR100426303B1 (ko) 스마트 카드
JP4721605B2 (ja) 振幅変調された交流信号のための復調器
EP1527411B1 (en) Transponder with two supply voltages
US6828853B2 (en) Wide dynamic range demodulator for smart cards or contactless tickets
JP2002152080A (ja) タグ及びそれに用いる半導体集積回路
US7400874B2 (en) Integrated circuit comprising a clock-signal generator, smart card comprising an integrated circuit of this kind and associated method for the generation of clock signals
CN110070167B (zh) 用于连接的rfid标签的有源接收器
KR20240146483A (ko) 수신 회로 및 이를 포함하는 스마트 카드
JP3899388B2 (ja) 半導体集積回路装置及びｉｃカード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee