CN101882967B - 用于同步数字系列系统的时钟调整方法和线卡 - Google Patents

用于同步数字系列系统的时钟调整方法和线卡 Download PDF

Info

Publication number
CN101882967B
CN101882967B CN201010205309.6A CN201010205309A CN101882967B CN 101882967 B CN101882967 B CN 101882967B CN 201010205309 A CN201010205309 A CN 201010205309A CN 101882967 B CN101882967 B CN 101882967B
Authority
CN
China
Prior art keywords
clock
line card
frame head
card
sdh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010205309.6A
Other languages
English (en)
Other versions
CN101882967A (zh
Inventor
彭成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201010205309.6A priority Critical patent/CN101882967B/zh
Publication of CN101882967A publication Critical patent/CN101882967A/zh
Priority to PCT/CN2010/079363 priority patent/WO2011157031A1/zh
Application granted granted Critical
Publication of CN101882967B publication Critical patent/CN101882967B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1611Synchronous digital hierarchy [SDH] or SONET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种用于同步数字系列SDH系统的时钟调整方法,包括:线卡检测到来自时钟卡的时钟选择发生变化;线卡使用低优先级的任务处理时钟切换,以将SDH系统切换到变化后的时钟。本发明还公开了一种用于SDH系统的线卡。本发明达到了SDH系统平稳切换时钟的效果。

Description

用于同步数字系列系统的时钟调整方法和线卡
技术领域
本发明涉及光同步数字传输技术,具体涉及用于SDH(Synchronous Digital Hierarchy,同步数字系列)系统的时钟调整方法和线卡。
背景技术
在SDH通信系统中,因为时钟源的不稳定会对业务造成影响,所以时钟切换和相位调整相当重要。目前的时钟芯片,一般都集成了时钟选择、时钟调整和时钟输出的功能,能够完成由于时钟切换后的时钟调整,然后输出调整后的时钟,提供给系统内的其他模块使用。
图1示出了根据相关技术的用于SDH系统的时钟调整示意图。
左侧为时钟卡(Clock Card),包括时钟卡1和时钟卡2,分别提供两路系统时钟送给右侧的线卡(Linecard-N,系统中有很多线卡需要使用到时钟,附图表示其中的一块线卡)的时钟模块3进行时钟选择和倍频后输出,另外,时钟卡1和时钟卡2产生的两路系统时钟各自经过分频模块1和2的分频,产生系统帧头1和系统帧头2,也送给线路板的系统帧头选择模块4进行选择。
时钟模块3输出的时钟经过系统帧头再生模块5会产生一个再生的帧头,供线路板上业务处理使用。如果该再生帧头超过选择后的系统帧头一定的门限,那么将调整,调整方法为再生帧头超过系统帧头一定门限后,使用系统帧头进行校正,在软件后台进行时钟的相位调整,使得再生帧头重新和系统帧头对齐。
上述过程中,时钟卡1和时钟卡2分别提供两路系统时钟送给(Linecard-N)线卡的时钟模块进行时钟选择和倍频后输出,同时两路系统时钟各自经过分频产生系统帧头1和系统帧头2,也送给线路板进行选择。输出的时钟会产生一个再生的帧头,供线路板上业务处理使用。如果该再生帧头超过选择后的系统帧头的门限,那么将调整再生帧头重新和系统帧头对齐。
但是发明人发现,对于一个大的SDH系统,如果采用这种方法,一旦发生时钟切换,那么所有使用时钟的模块都同时完成时钟切换,这样会对整个系统的业务造成冲击,影响整个系统业务的稳定性。
发明内容
为了解决由于时钟切换对整个SDH系统带来的不稳定问题,本发明提出了一种用于SDH系统的时钟调整方法和一种线卡。
根据本发明的一个方面,提供了一种用于同步数字系列SDH系统的时钟调整方法,包括:线卡检测到来自时钟卡的时钟选择发生变化;线卡使用低优先级的任务处理时钟切换,以将SDH系统切换到变化后的时钟。
根据本发明的另一方面,提供了一种用于同步数字系列SDH系统的线卡,包括:检测模块,用于检测到来自时钟卡的时钟选择发生变化;切换模块,用于使用低优先级的任务处理时钟切换,以将SDH系统切换到变化后的时钟。
上述时钟调整方法和线卡,将切换时钟的设置为低优先级,从而可以保证系统其他任务的优先执行,使得时钟切换不会抢占CPU资源,由于时钟切换对整个SDH系统带来的不稳定问题,进而达到了SDH系统平稳切换时钟的效果。
附图说明
图1示出了根据相关技术的用于SDH系统的时钟调整示意图;
图2示出了根据本发明实施例的时钟调整方法的流程图;
图3示出了根据本发明实施例的线卡的方框图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
SDH系统采用多块时钟卡向承载业务的所有线卡提供时钟,时钟卡和线卡都可以采用嵌入式系统(即单板)。
图2示出了根据本发明实施例的时钟调整方法的流程图,包括:
步骤S10,线卡检测到来自时钟卡的时钟选择发生变化;
步骤S20,线卡使用低优先级的任务处理时钟切换,以将SDH系统切换到变化后的时钟。
该时钟调整方法将切换时钟的设置为低优先级,从而可以保证系统其他任务的优先执行,使得时钟切换不会抢占CPU资源,由于时钟切换对整个SDH系统带来的不稳定问题,进而达到了SDH系统平稳切换时钟的效果。
例如,两路时钟卡的系统时钟经过分频产生系统帧头,并实时给所有线卡提供系统帧头选择,并给线卡的时钟模块提供时钟选择。当时钟卡实时检测时钟切换,如果有时钟切换发生或者收到时钟选择请求命令,则向线卡发送时钟切换命令;否则不发送。而SDH系统的所有线卡检测到时钟切换命令后,均使用低优先级的任务处理时钟切换。这样,对于各个线卡来说,执行时间切换分别有不同的延时,而不是同时执行,从而避免了对大规模的SDH系统的冲击。
优选地,步骤S10包括:线卡使用高优先级的任务检测来自时钟卡的时钟选择。该优选方法将检测任务设置为高优先级,这样就可以最快地获取到时钟选择,从而尽快地做好时钟切换的准备。而检测本身并不消耗太多资源,所以该优选方法对系统的稳定性不会构成影响。
优选地,在上述的方法中,还包括:线卡在上电初始化时创建用于检测时钟选择的高优先级的任务,并设置周期性地执行高优先级的任务。该设置方法简单易行,而且执行效率高。
优选地,在上述的方法中,还包括:线卡在上电初始化时创建用于处理时钟切换的低优先级的任务。该设置方法简单易行,而且执行效率高。
例如,上电初始化时,线卡创建低优先级的时钟调整任务,并通过高优先级的任务来接收时钟切换命令,进行时钟选择。高优先级的接收任务定时检测来自时钟模块的时钟选择命令。如果时钟选择没有发生变化,则直接进入下一个循环检测周期。如果时钟选择发生了变化,则设置系统帧头,并选择当前切换后的时钟,再交给处理低优先级的时钟调整任务来处理,处理过程需要延时,可保证低优先级的时钟调整任务在时钟调整过程中不会长期占用CPU时间。
优选地,在上述的方法中,还包括:线卡对来自切换后的时钟产生再生帧头,并从来自多个时钟卡的多个系统帧头中选择得到线卡的系统帧头;对得到的再生帧头和系统帧头之间的偏移量进行监测。优选地,在上述的方法中,还包括:监测到偏移量超出门限;调整SDH系统的时钟的相位,以减小偏移量。该优选方法可以实现SDH系统的时钟同步。
例如,线卡可以在时钟切换之后,再对当前的再生帧头和系统帧头之间的偏移量进行监测。如果超出门限后,将会调整输出时钟的相位,从而减小两个帧头间的偏移量,否则不需要调整,退出。
优选地,在上述任一项的方法中,用于处理时钟切换的低优先级的任务的优先级为最低优先级。显然,时钟切换设置为最低优先级对SDH系统的影响会最小,从而使得系统更加稳定。
下面的优选实施例综合了上述实施例的技术方案,对应Linecard-N,可以为业务处理模块,这里以交叉板为例,在交叉板上有系统帧头选择模块和时钟调整模块。
对于交叉板,具体实现步骤如下:
第一步:上电过程中,创建最低优先级、20MS定时的时钟调整进程。初始化上报给时钟板请求当前的时钟选择信号,通过接收到的时钟板命令来初始化配置交叉板的时钟选择。
第二步:实时接收时钟板下发的时钟切换命令,如果交叉板当前时钟选择没有变化,则不处理;如果时钟选择发生变化,那么首先设置时钟系统帧头选择,再设置时钟选择,然后通知最低优先级的时钟调整任务进行时钟调整。时钟调整的方法可采用门限控制的方法:假设经过测试发现偏移量在小于60ns(纳秒)或者大于80ns会出现误码,那么可以设置一个为75ns的高门限和一个65ns的低门限,如果检测到大于75ns或者小于65ns时,就需要对时钟的相位进行调整,每次调整幅度为正1或者负1,采用不断循环调整的方法,直到发现帧头的偏移量在65ns和75ns门限之间,才退出循环,表明整个时钟调整结束。
图3示出了根据本发明实施例的线卡的方框图,包括:
检测模块10,用于检测到来自时钟卡的时钟选择发生变化;
切换模块20,用于使用低优先级的任务处理时钟切换,以将SDH系统切换到变化后的时钟。
该线卡将切换时钟的设置为低优先级,从而可以保证系统其他任务的优先执行,使得时钟切换不会抢占CPU资源,由于时钟切换对整个SDH系统带来的不稳定问题,进而达到了SDH系统平稳切换时钟的效果。
优选地,检测模块使用高优先级的任务检测来自时钟卡的时钟选择。这样就可以最快地获取到时钟选择,从而尽快地做好时钟切换的准备。
优选地,在上述的线卡中,还包括:
系统帧头再生模块,用于对来自切换后的时钟产生再生帧头;
系统帧头选择模块,用于从来自多个时钟卡的多个系统帧头中选择得到线卡的系统帧头;
检测模块,用于对得到的再生帧头和系统帧头之间的偏移量进行监测;
调整模块,用于监测到偏移量超出门限时,调整SDH系统的时钟的相位,以减小偏移量。
该优选线卡可以实现SDH系统的时钟同步。
从以上的描述可以看出,本发明上述实施例,可以保证时钟切换不影响业务,并且让时钟调整可以在时钟切换之后在后台运行,从而提高了系统运行效率,可以说是既保证了业务传输的可靠性,又提高了系统运行效率。
显然,本领域的技术人员应该明白,上述的本发明的各模块或各步骤可以用通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,并且在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种用于同步数字系列SDH系统的时钟调整方法,其特征在于,包括:
线卡检测到来自时钟卡的时钟选择发生变化;
所述线卡使用低优先级的任务处理时钟切换,以将所述SDH系统切换到所述变化后的时钟;
其中,所述线卡使用高优先级的任务检测来自所述时钟卡的时钟选择。
2.根据权利要求1所述的方法,其特征在于,还包括:
所述线卡在上电初始化时创建用于检测时钟选择的所述高优先级的任务,并设置周期性地执行所述高优先级的任务。
3.根据权利要求1所述的方法,其特征在于,还包括:
所述线卡在上电初始化时创建所述用于处理时钟切换的低优先级的任务。
4.根据权利要求1所述的方法,其特征在于,还包括:
所述线卡对来自切换后的时钟产生再生帧头,并从来自多个所述时钟卡的多个系统帧头中选择得到所述线卡的系统帧头;
对得到的所述再生帧头和所述系统帧头之间的偏移量进行监测。
5.根据权利要求4所述的方法,其特征在于,还包括:
监测到所述偏移量超出门限;
调整所述SDH系统的时钟的相位,以减小所述偏移量。
6.根据权利要求1-5任一项所述的方法,其特征在于,所述用于处理时钟切换的低优先级的任务的优先级为最低优先级。
7.一种用于同步数字系列SDH系统的线卡,其特征在于,包括:
检测模块,用于检测到来自时钟卡的时钟选择发生变化;
切换模块,用于使用低优先级的任务处理时钟切换,以将所述SDH系统切换到所述变化后的时钟;
其中,所述检测模块使用高优先级的任务检测来自所述时钟卡的时钟选择。
8.根据权利要求7所述的线卡,其特征在于,还包括:
系统帧头再生模块,用于对来自切换后的时钟产生再生帧头;
系统帧头选择模块,用于从来自多个所述时钟卡的多个系统帧头中选择得到所述线卡的系统帧头;
检测模块,用于对得到的所述再生帧头和所述系统帧头之间的偏移量进行监测;
调整模块,用于监测到所述偏移量超出门限时,调整所述SDH系统的时钟的相位,以减小所述偏移量。
CN201010205309.6A 2010-06-13 2010-06-13 用于同步数字系列系统的时钟调整方法和线卡 Expired - Fee Related CN101882967B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010205309.6A CN101882967B (zh) 2010-06-13 2010-06-13 用于同步数字系列系统的时钟调整方法和线卡
PCT/CN2010/079363 WO2011157031A1 (zh) 2010-06-13 2010-12-01 用于同步数字系列系统的时钟调整方法和线卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010205309.6A CN101882967B (zh) 2010-06-13 2010-06-13 用于同步数字系列系统的时钟调整方法和线卡

Publications (2)

Publication Number Publication Date
CN101882967A CN101882967A (zh) 2010-11-10
CN101882967B true CN101882967B (zh) 2015-06-10

Family

ID=43054875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010205309.6A Expired - Fee Related CN101882967B (zh) 2010-06-13 2010-06-13 用于同步数字系列系统的时钟调整方法和线卡

Country Status (2)

Country Link
CN (1) CN101882967B (zh)
WO (1) WO2011157031A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882967B (zh) * 2010-06-13 2015-06-10 中兴通讯股份有限公司 用于同步数字系列系统的时钟调整方法和线卡
CN113285779B (zh) * 2020-02-20 2022-09-16 华为技术有限公司 一种通信设备及时钟同步的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1064956A (zh) * 1991-02-25 1992-09-30 国际商业机器公司 控制处理器时钟信号的方法及信息处理系统
US20040153897A1 (en) * 2003-01-07 2004-08-05 Nec Corporation Synchronous clock supply system and synchronous clock supply method
CN101615965A (zh) * 2009-07-13 2009-12-30 中兴通讯股份有限公司 主/备时钟的倒换方法和装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460118B2 (ja) * 1998-08-26 2003-10-27 富士通株式会社 同期網システムのクロック管理方法及び伝送装置
JP2003051831A (ja) * 2001-05-30 2003-02-21 Mitsubishi Electric Corp クロック同期制御システム
CN101882967B (zh) * 2010-06-13 2015-06-10 中兴通讯股份有限公司 用于同步数字系列系统的时钟调整方法和线卡

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1064956A (zh) * 1991-02-25 1992-09-30 国际商业机器公司 控制处理器时钟信号的方法及信息处理系统
US20040153897A1 (en) * 2003-01-07 2004-08-05 Nec Corporation Synchronous clock supply system and synchronous clock supply method
CN101615965A (zh) * 2009-07-13 2009-12-30 中兴通讯股份有限公司 主/备时钟的倒换方法和装置

Also Published As

Publication number Publication date
WO2011157031A1 (zh) 2011-12-22
CN101882967A (zh) 2010-11-10

Similar Documents

Publication Publication Date Title
US8689035B2 (en) Communication system, communication interface, and synchronization method
US8392739B2 (en) Multi-core processor, its frequency conversion device and a method of data communication between the cores
CN102291232A (zh) 一种时钟同步方法及装置
US20090150706A1 (en) Wrapper circuit for globally asynchronous locally synchronous system and method for operating the same
CN102801517B (zh) Cdr电路及终端
CN102916921B (zh) 一种载波同步方法、装置及系统
CN107947888B (zh) 一种基于网络通信的任务级同步方法
CN106304317A (zh) 睡眠唤醒定时偏差的补偿方法及电子设备
CN102217207B (zh) 用于实时分布式系统的同步方法及其装置
CN101882967B (zh) 用于同步数字系列系统的时钟调整方法和线卡
CN103369662A (zh) 适配器、基带处理单元和基站系统
US20100198363A1 (en) Distributed control system
US20100287400A1 (en) Apparatus providing locally adaptive retiming pipeline with swing structure
CN101621372A (zh) 一种传送网络异步背板主备倒换的方法及装置
KR102530347B1 (ko) 반도체 장치 및 반도체 시스템
CN111506156B (zh) 一种处理器阵列的授时方法及系统
CN105610532B (zh) 信号的传输处理方法及装置、设备
CN101197650B (zh) 时钟同步的装置与方法
CN101753241B (zh) 网络同步方法与系统
CN105406984B (zh) 一种实现主备倒换背板时钟的系统及方法
CN102754407B (zh) 串行接收机及其方法与通信系统
CN114039909B (zh) 一种快速实时生成树协议的实现方法
CN101674645A (zh) uTCA系统中的时钟管理系统及方法
JP2023554065A (ja) クロックソースを選択するための方法及び装置
CN102638885B (zh) 定时处理装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150610

Termination date: 20170613