KR200319358Y1

KR200319358Y1 - 클럭신호발생장치

Info

Publication number: KR200319358Y1
Application number: KR2019970035872U
Authority: KR
Inventors: 김용환
Original assignee: 주식회사 하이닉스반도체
Priority date: 1997-12-06
Filing date: 1997-12-06
Publication date: 2003-10-04
Also published as: KR19990023489U

Abstract

본 고안은 클럭신호 발생장치에 관한 것으로, 특히, 클럭요구신호를 발생하는 외부장치; 상기 외부장치에서 발생되는 클럭요구신호에 응답하여 클럭신호를 활성화시키기 위한 클럭인에이블신호를 출력하고, 상기 클럭요구신호가 비활성화될 때 기설정된 소정시간 경과 후에 상기 클럭인에이블신호는 비활성화시키는 제어신호 발생부: 및 상기 제어신호 발생부에서 공급하는 클럭인에이블신호에 의해 활성화될 때 내부클럭신호에 응답하여 외부클럭신호를 발생하고, 상기 발생된 외부클럭신호를 상기 외부장치에 공급하는 클럭신호 발생부를 구비하는 것을 특징으로 한다.

따라시, 본 고안은 외부장치들이 사용되지 않고 있다는 것을 클럭요구신호와 타이머에 의해 감지하고, 사용중이 아닌 장치에 대해서 외부클럭신호의 발생을 억제함으로써, 클럭신호 발생부와 외부장치에서의 불필요한 전력소비를 줄일 수 있는 효과가 있다.

Description

클럭신호 발생장치

본 고안은 클럭신호 발생장치에 관한 것으로, 특히 독립된 다수개의 클럭신호 발생회로부를 구비하여 다수개의 외부장치에 독립적으로 클럭신호를 공급하는 클럭신호 발생장치에 관한 것이다.

클럭신호는 회로동작의 동기를 취하기 위하여 사용되는 신호로서, 일반적으로 일정한 주기를 가지고 있으며, 컴퓨터 등과 같이 엄격한 조건이 요구되는 경우에는 수정 진동자를 이용하여 주기나 위상차를 정확하게 유지한다.

이와 같은 클럭신호에 동기되어 동작하는 다수개의 외부장치를 구비한 시스템의 경우에는 각각의 외부장치의 동작 특성(특히 동작 타이밍)에 맞는 다수개의 클럭신호를 독립적으로 발생시켜서 공급하게 된다.

도 1은 이와 같은 다수개의 외부 장치에 클럭신호를 공급하기 위한 클럭신호 발생장치를 나타낸 블록도로서, 도시된 바와 같이, 클럭신호 발생부(10)와, 외부장치(20)로 대별된다.

상기 클럭신호 발생부(10)는 내부클럭신호(CLK)에 응답하여 각각이 외부클럭신호(CLK_1~CLK_3)를 발생하는 제 1내지 제 3클럭신호 발생회로부(10a~10c)를 포함하고, 상기 외부장치(20)는 제 1내지 제 3외부장치(20a~20c)를 포함하며, 제 1내지 제 3외부장치(20a~20c)는 대응하는 제 1내지 제 3클럭신호 발생회로부(10a~10c)로 부터 외부클럭신호(CLK_1~CLK3)를 공급받아 각각의 특성에 맞는 동작을 수행한다.

그러나, 도 1에 나타낸 바와 같은 종래의 클럭신호 발생장치는 내부클럭신호를 입력받아 외부 장치의 동작에 관계없이 지속적으로 외부장치로 전달하기 때문에외부 장치가 동작하지 않는 동안에도 외부장치에 지속적인 클럭신호를 공급하게 되고, 이로 인해 불필요한 전력소비가 유발된다.

따라서, 본 고안은 외부장치가 클럭신호를 요구하는 경우에만 클럭신호를 발생시켜서 외부장치로 출력하도록 함으로써, 불필요한 전력소비를 억제하는 클럭신호 발생장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 고안은 클럭요구신호를 발생하는 외부장치;

상기 외부장치에서 발생되는 클럭요구신호에 응답하여 클럭신호를 활성화시키기 위한 클럭인에이블신호를 출력하고, 상기 클럭요구신호가 비활성화될 때 기설정된 소정시간 경과 후에 상기 클럭인에이블신호를 비활성화시키는 제어신호 발생부; 및

상기 제어신호 발생부에서 공급하는 클럭인에이블신호에 의해 활성화될 때 내부클럭신호에 응답하여 외부클럭신호를 발생하고, 상기 발생된 외부클럭신호를 상기 외부장치에 공급하는 클럭신호 발생부를 구비하는 것을 특징으로 한다.

도 1은 종래의 클럭신호 발생장치를 나타낸 블록도.

도 2는 본 고안에 따른 클럭신호 발생장치를 나타낸 블록도.

도 3은 본 고안에 따른 클럭신호 발생장치의 클럭신호 발생부를 나타낸 회로도.

도 4는 도 3에 나타낸 클럭신호 발생부의 동작특성을 나타낸 타이밍 다이어그램.

도 5는 본 고안에 따른 클럭신호 발생장치의 제어신호 발생부를 나타낸 블록도.

* 도면의 주요 부분에 대한 부호의 설명 *

100: 외부장치 200: 제어신호 발생부

300: 클럭신호 발생부 REQ1~REQ3L: 클럭요구신호

EN1~EN3: 인에이블신호 CLK: 내부클럭신호

CLK_1~CLK_3: 외부클럭신호 INV: 인버터

DF: 디플립플롭 TM: 타이머

이하, 첨부된 도면에 의거하여 본 고안의 바람직한 실시예를 보다 상세하게 설명하도록 한다.

도 2는 본 고안에 따른 클럭신호 발생장치를 나타낸 블록도로서, 도시된 바와 같이, 외부장치(100)와, 제어신호 발생부(200)와, 클럭신호 발생부(300)로 대별된다.

상기 외부장치(100)는 복수의 외부장치(100a~100c)를 포함하며, 복수의 외부장치(100a~100c)에서는 해당 동작을 수행하기 위해 각각 클럭요구신호(REQ1~REQ3)를 출력하고, 이 클럭 요구신호(REQ1∼REQ3)를 제어신호 발생부(200)에 공급한다.

상기 제어신호 발생부(200)는 복수의 제어신호 발생회로부(200a~200c)를 포함하며, 복수의 제어신호 발생회로부(200a~200c)는 대응하는 복수의 외부장치(100a~100c)로부터 클럭 요구신호(REQ1~REQ3)를 공급받는다. 예컨대, 제 1외부장치(100a)는 제 1제어신호 발생회로부(200a)에 클럭요구신호(REQ1)를 발생한다.

상기 복수의 제어신호 발생회로부(200a∼200c)는 클럭요구신호(REQ1~REQ3)가 "하이" 레벨일 때 활성화되어 클럭인에이블신호(EN1∼EN3)를 출력하고, 이 클럭인에이블신호(EN1~EN3)를 클럭신호 발생부(300)에 공급한다.

상기 클럭신호 발생부(300)는 복수의 클럭신호 발생회로부(300a∼300c)를 포함하며, 복수의 클럭신호 발생회로부(300a∼300c)는 대응하는 제어신호 발생회로부(200a~200c)로부터 클럭인에이블신호(EN1∼EN3)를 공급받아 활성화되고, 내부클럭신호(CLK)에 동기하여 외부클럭신호(CLK_1∼CLK_3)를 발생한다. 예컨대, 제 1클럭신호 발생회로부(300a)는 제 1제어신호 발생회로부(200a)에서 발생된 클럭인에이블신호(EN1)에 활성화되고, 내부클럭신호(CLK)에 동기하여 외부클럭신호(CLK_1)를 발생한다.

상기 외부클럭신호(CLK_1~CLK_3)는 각각이 클럭신호 발생부(300)에 대응하는 외부장치(100a~100c)에 인가된다. 예컨대, 외부클럭신호(CLK_1)는 제1외부장치(100a)에 인가된다.

상기와 같이 구성된 본 고안의 실시예에서는 복수의 외부장치(100a~100c) 가운데 동작하지 않는 외부장치는 클럭요구신호(REQ)를 발생하지 않게 되고, 해당 클럭신호 발생회로부에서는 외부클럭신호가 출력되지 않는다.

상기 외부장치(100)에서 클럭요구신호(REQ)가 발생함에 따라 해당 클럭신호 발생회로부에서 클럭신호가 출력되는 도중에 외부장치가 동작을 중지하고 더 이상의 클럭신호를 요구하지 않게 되면, 클럭요구신호(REQ)는 비활성화된다. 따라서 복수의 제어신호 발생회로부(200a~200c)중 해당 제어신호 발생회로부(200a~200c)에서는 클럭인에이블신호의 발생이 중지되고, 복수의 클럭신호 발생회로부(300a~300c)중 해당 클럭신호 발생회로부에서도 내부클럭신호의 발생의 중지된다.

도 3은 본 고안에 따른 클럭신호 발생장치의 제 1클럭신호 발생회로부를 나타낸 회로도이다. 제 1내지 제 3클럭신호 발생회로부(300a~300c)는 동일한 구성을 가지므로 제 2 및 제 3클럭신호 발생회로부(300b,300c)에 대한 상세한 설명은 생략하기로 한다.

본 고안의 실시예에 따른 제 1클럭신호 발생회로부(300a)는 디플립플롭(DF)의 데이타 입력단에는 제어신호 발생부(200)에서 출력되는 클럭인에이블신호(EN1)가 입력되고, 클럭신호 입력단에는 내부클럭신호(CLK)가 인버터(INV)에 의해 반전되어 입력된다. 이와 같은 디플립플롭(DF)의 출력신호(Q)와 내부클럭신호(CLK)는 앤드게이트(AND)에 입력되어 논리연산되고, 이에 따라 앤드게이트(AND)는 외부클럭신호(CLK_1)를 발생한다.

따라서, 클럭인에이블신호(EN1)가 "하이" 레벨로 활성화된 상태에서는 데이타 입력단에는 항상 하이 레벨의 신호가 입력되고, 그 출력은 내부클럭신호(CLK)의 반전된 신호에 의해 이루어지기 때문에 디플립플롭(DF)의 출력신호는 내부클럭신호(CLK)보다 위상이 180도 뒤지거나(클럭인에이블신호(EN1)가 "로우" 레벨로 비활성화되는 경우), 180도 앞서게 된다(클럭인에이블신호(EN1)가 "하이" 레벨로 활성화되는 경우).

도 4는 이와 같은 본 고안에 따른 클럭신호 발생부의 동작특성을 나타낸 타이밍 다이어그램이다.

도 5는 본 고안에 따른 클럭신호 발생장치의 제 1제어신호 발생회로부를 나나낸 블록도이다. 제 1 내지 제 3제어신호 발생회로부(200a~200c)는 동일한 구성이므로, 제 2 및 제 3제어신호 발생회로부(200b,200c)에 대한 설명은 이하 생략하기로 한다.

도 5에 나타낸 바와 같이, 제 1제어신호 발생회로부(200a)는 하나의 타이머(TM)로 구성되는데, 클럭요구신호(REQ1)가 "하이" 레벨로 활성화되면 타이머(TM)가 리셋되어 즉시 클럭인에이블신호(EN1)를 출력한다. 그러나 활성화되어 있던 클럭요구신호(REQ1)가 "로우" 레벨로 비활성화되면 타이머(TM)가 활성화된다. 이에 따라 제 1제어신호 발생회로부(200a)는 타이머(TM)에 기설정되어 있는 소정시간동안은 활성화된 클럭인에이블신호(EN1)의 출력을 그대로 유지하다가 설정되어 있는 소정시간이 경과하면 클럭인에이블신호(EN1)를 비활성화시킨다.

본 고안의 실시예에서는 각각이 3개의 외부장치, 제어신호 발생회로부 및 클럭신호 발생회로부로 구성된 클럭신호 발생장치에 대해 설명하였지만 이에 한정되지 않는다.

이상에서와 같이, 본 고안은 외부장치들이 사용되지 않고 있다는 것을 클럭요구신호와 타이머에 의해 감지하고, 사용중이 아닌 장치에 대해서 외부클럭신호의 발생을 억제함으로써, 클럭신호 발생부와 외부장치에서의 불필요한 전력소비를 줄일 수 있는 효과가 있다.

Claims

클럭요구신호를 발생하는 외부장치;

상기 외부장치에서 발생되는 클럭요구신호에 응답하여 클럭신호를 활성화시키기 위한 클럭인에이블신호를 출력하고, 상기 클럭요구신호가 비활성화될 때 기설정된 소정시간 경과 후에 상기 클럭인에이블신호를 비활성화시키는 제어신호 발생부; 및

상기 제어신호 발생부에서 공급하는 클럭인에이블신호에 의해 활성화될 때 내부클럭신호에 응답하여 외부클럭신호를 발생하고, 상기 발생된 외부클럭신호를 상기 외부장치에 공급하는 클럭신호 발생부를 구비하는 것을 특징으로 하는 클럭신호 발생장치.
제 1 항에 있어서,

상기 클럭신호 발생부는 상기 외부클럭신호를 반전하여 출력하는 인버터와, 상기 인버터의 출력신호에 동기하여 클럭인에이블신호를 래치한 후 출력하는 디플립플롭과, 상기 디플립플롭의 출력신호와 상기 외부클럭신호를 입력받아 앤드연산하여 상기 내부클럭신호를 발생하는 복수의 클럭신호 발생회로부로 구성되는 것을 특징으로 하는 클럭신호 발생장치.