DE4226719C2 - Verfahren zum Prüfen der Funktion elektronischer Bauteile und Prüfvorrichtung zum Durchführen des Verfahrens - Google Patents

Verfahren zum Prüfen der Funktion elektronischer Bauteile und Prüfvorrichtung zum Durchführen des Verfahrens

Info

Publication number
DE4226719C2
DE4226719C2 DE4226719A DE4226719A DE4226719C2 DE 4226719 C2 DE4226719 C2 DE 4226719C2 DE 4226719 A DE4226719 A DE 4226719A DE 4226719 A DE4226719 A DE 4226719A DE 4226719 C2 DE4226719 C2 DE 4226719C2
Authority
DE
Germany
Prior art keywords
master
subsystem
control signal
master clock
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4226719A
Other languages
English (en)
Other versions
DE4226719A1 (de
Inventor
Jun Kurita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Verigy Singapore Pte Ltd
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of DE4226719A1 publication Critical patent/DE4226719A1/de
Application granted granted Critical
Publication of DE4226719C2 publication Critical patent/DE4226719C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922Timing generation or clock distribution
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2844Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Prüfen der Funktion elektronischer Bauteile sowie eine Prüfvorrichtung zum Durchführen des Verfahrens. Eine bevorzugte Anwendung der Er­ findung ist das Prüfen von LSI (large scale integration; hochintegrierenden) Vorrichtungen, Transistoren etc. und insbesondere das Prüfen der Signalerzeugungs-Betriebseigenschaften und Signalempfangs- und Analyse-Betriebseigenschaften einer zu prüfenden Vorrichtung bzw. eines Prüflings, der mit einem digitalen Signal, einem analogen Signal oder einem Gleichstromsignal geprüft oder getestet wird.
In jüngster Zeit ist die Integration integrierter Halbleiterschaltkreise, wie LSIs, immer weiter fortgeschritten. Im Zusammenhang mit dieser Zunahme im Bereich der Integration sind auch die Signaleingabe- und Ausgabeoperationen schneller geworden; gleichzeitig wurden LSI- Schaltkreise oder LSI-Vorrichtungen (im folgenden mit "LSI" bezeichnet) entwickelt, die digitale Signale, analoge Signale oder Gleichstromsignale als Eingangs- und Ausgangssignale verarbeiten.
Eine Prüfvorrichtung für einen LSI weist mehrere Eingabe- und Ausgabekanäle auf, von de­ nen jeder nach Maßgabe einer Signalart genutzt wird und zum Bilden einer Schnittstelle für jeden der mehreren Eingabe- und Ausgabeanschlüsse (Eingabe- und Ausgabeanschlüsse für digitale/analoge Signale und Gleichstromsignale, wie beschrieben) einer zu prüfenden Vor­ richtung oder eines Prüflings (im folgenden mit "DUT" bezeichnet) dient.
Diese Eingabe- und Ausgabekanäle weisen mehrere Hardware (H/W)-Module auf, und jedes dieser Module wird im allgemeinen zeitabhängig basierend auf Taktimpulsen (d. h. Taktsi­ gnalen) betrieben, die durch Teilen eines einzelnen Taktimpulses, eines sogenannten Master- Taktsignales (im folgenden als "Master-Takt" bezeichnet), durch eine ganze Zahl erhalten werden.
Im allgemeinen wird ein DUT in mehrere Funktionsblöcke aufgeteilt, und einige DUT werden häufig mit mehreren Master-Takt-Systemen betrieben. Wenn diese Funktionsblöcke vonein­ ander unabhängig sind, wird jedes der H/W-Module der Prüfvorrichtung auf der Basis der ganzzahlig geteilten Taktimpulse betrieben (d. h., die H/W-Module werden betrieben, wobei die Taktimpulse für die jeweiligen H/W-Module miteinander synchronisiert sind), um jeden Funktionsblock des Prüflings zu prüfen. Auf diese Weise können Signalbedingungen geschaf­ fen werden, die im wesentlichen den während des tatsächlichen Betriebs des DUTs herr­ schenden Bedingungen entsprechen.
Wenn jedoch die Unabhängigkeit zwischen den Funktionsblöcken gering ist (d. h., wenn die Funktionsblöcke stark voneinander abhängen), ermöglicht die Verwendung der durch die be­ schriebene ganzzahlige Teilung eines Master-Taktes abgeleiteten Signale lediglich die Bil­ dung und Messung von Signalen, die zueinander eine Taktimpuls-Beziehung (beispielsweise Frequenz) mit einem ganzzahligen Verhältnis haben, so daß die Schwierigkeit auftritt, daß nur wesentlich vom tatsächlichen Betrieb des DUT abweichende Umgebungsbedingungen ge­ schaffen werden können. Zur Lösung dieser Schwierigkeiten wurde eine Prüfvorrichtung mit zwei Master-Taktimpuls-Erzeugern entwikelt, die abhängig oder unabhängig voneinander sind. Eine Prüfvorrichtung, die gleichzeitig sowohl eine zusammengesetzte Steuerung der Signalbildung und -messung jeder der H/W-Module und deren Zeit-Verwaltung durchführen kann, wurde jedoch bisher nicht entwickelt. Einer der Gründe, warum eine solche Prüfvor­ richtung bisher nicht hergestellt wurde, liegt darin, daß die zeitlich richtige Einstellung zwi­ schen den Modulen von einem Host-Rechner oder mittels einer eigenen Vorrichtung für die zeitliche Einstellung durchgeführt wird.
Eine ältere Prüfvorrichtung mit zwei unabhängigen Master-Takt-Erzeugern kann den Zeitab­ lauf zwischen den H/W-Modulen nur dann einstellen, wenn der Prüfvorgang begonnen wurde. Bei dieser Testvorrichtung kann jedoch die komplizierte Steuerung der Signalbildung und - messung nicht mit hoher Genauigkeit ausgeführt werden, und die Betriebs-Zeitsteuerung zwi­ schen den mit verschiedenen Master-Taktsignalen betriebenen H/W-Modulen weist lediglich eine Auflösung von etwa 1 Mikrosekunde auf, und die Prüfvorrichtung hat daher Schwierig­ keiten, den Prüf-Zeitablauf oder die Prüf-Zeitsteuerung eines Hochgeschwindigkeits-DUT zu reproduzieren.
Es ist daher Aufgabe der Erfindung, ein Verfahren zum Prüfen der Funktion elektronischer Bauteile und eine Prüfvorrichtung zum Durchführen des Verfahrens zu schaffen, mit denen mit mindestens zwei unabhängigen Taktimpuls-Systemen ein ähnlicher Betrieb realisiert wer­ den kann wie der Signalerzeugungs- und Signalmeßbetrieb einer mit einem einzelnen Taktim­ puls betriebenen H/W-Modulgruppe. Die Prüfvorrichtung soll sowohl die komplizierte Steue­ rung der Signalbildungs- und Signalmeßfunktionen, wie die Realisierung von Zeitkoinzidenz und willkürlicher Zeitdifferenz zwischen Ereignissen und die Zeitverwaltung des Prüflings, als auch einen Test oder eine Prüfung des Prüflings unter Bedingungen durchführen können, die denen des tatsächlichen Betriebs des Prüflings sehr ähnlich sind, so daß die Zuverlässig­ keit des Prüfverfahrens verbessert wird. Diese Aufgabe wird von einem Verfahren nach An­ spruch 1 und einer Prüfvorrichtung nach Anspruch 2 gelöst.
Erfindungsgemäß stehen die Master- und Slave-Untersysteme unter der Steuerung einer zen­ tralen Verarbeitungseinheit (CPU). Wenn ein Prüfdurchlauf ausgeführt wird, kann die Prüfvorrichtung nach der Erfindung ohne die Unterstützung einer zentralen Verarbeitungsein­ heit betrieben werden, wohingegen eine herkömmliche Prüfvorrichtung eine Zeitablauf- Einstellung zwischen den H/W-Modulen durch einen Host-Rechner oder eine spezielle Vor­ richtung zur Zeit-Einstellung ausführen würde.
Während des Prüfbetriebs steht die Slave-Untersystemgruppe mit dem mindestens einen (im allgemeinen mehreren) Slave- Untersystemen unter der Steuerung und Verwaltung des Master- Untersystems, und jedes Slave-Untersystem wird auf der Basis eines Steuersignals vom Master-Untersystem betrieben. Jeder Master-Taktimpulserzeuger kann sowohl unabhängige (d. h. nicht voneinander abhängige) Taktimpulse erzeugen als auch die jeweiligen Master-Taktimpulse voneinander abhängig machen; normalerweise sind die Master-Taktimpulse jedoch so ausgelegt, daß sie voneinander unabhängig sind. Ein im Master-Untersystem genutzter Zeitsteuerungs-Taktimpuls kann durch Eingeben eines der Master-Taktimpulse und auf der Basis der Master-Taktimpuls-Eingabe, auf der Basis eines Taktim­ pulses des DUT oder auf der Basis eines anderen Taktimpulses als den beiden genannten erzeugt werden. Normalerweise wird der Zeitsteuerungs-Taktimpuls jedoch auf der Basis eines einzelnen Master-Taktimpulses gebildet.
Das Master-Untersystem kann selbst ein Signal zum Testen oder Prüfen des DUT bilden und Rückmeldungen oder Reaktionen des DUT messen oder kann lediglich eine Kontrollfunktion für das Slave-Untersystem aufweisen.
Andererseits sind Bereiche zum Durchführen asynchroner Funk­ tionen, wie einer Verteilung der gesteuert synchronisierten Signale (die Steuersignal-Anpassungsvorrichtung, die Master- Taktimpuls-Verteilervorrichtung und die Steuertaktimpuls- Synchronisiereinrichtung) unabhängig voneinander vorgesehen und nicht über das Master-Untersystem und die Slave-Unter­ systeme verteilt.
Die Steuersignal-Synchronisiereinrichtung dient zum Bilden eines mit jedem Master-Taktimpuls synchronisierten Steuersig­ nals (d. h. ein gesteuert synchronisiertes Signal) durch eine Synchronisierungsfunktion oder -operation des Steuersignales vom Master-Untersystem mit jedem Master-Taktimpuls, und der Master-Taktimpuls vom Master-Taktimpuls-Erzeuger wird von der Master-Taktimpuls-Verteilervorrichtung an jedes Slave- Untersystem ausgegeben.
Zu dem Zeitpunkt, zu dem ein mit einem Master-Taktimpuls synchronisiertes gesteuert synchronisiertes Signal in ein Slave-Untersystem eingegeben wird, wird die Master-Taktim­ puls-Verteilervorrichtung so gesteuert, daß dieser Master- Taktimpuls an das Slave-Untersystem übergeben wird.
Auf die oben beschriebene Weise empfängt jedes Slave-Unter­ system einen Master-Taktimpuls und ein gesteuert synchroni­ siertes Signal, das mit dem Master-Taktimpuls synchron ist, und durch Teilen des Master-Taktimpulses durch eine vorge­ gebene Zahl wird eine Betriebs-Zeitsteuerung für das Slave- Untersystem erzeugt, wobei verschiedene Funktionen, wie eine Signalerzeugungsfunktion, eine Signalempfangs- und eine Signalanalysefunktion etc., unter der Steuerung und Verwal­ tung des Master-Untersystems ausgeführt werden. In jedem Master-Taktimpuls-System wird die Ungenauigkeit eines ge­ steuert synchronisierten Signales (die Abweichung zwischen dem Master-Taktimpuls und dem gesteuert synchronisierten Signal) unter einen Wert von maximal einer Periode des Master-Taktimpulses gedrückt (im allgemeinen im Bereich von einer Nanosekunde oder darunter).
Bei einer bevorzugten Ausführungsform der Erfindung (Fig. 1) sind zwei Synchronisiereinrichtungen 3a, 3b durch einen Host-Rechner (in der Zeichnung nicht gezeigt) programmierbar. Diese Synchronisiereinrichtungen können Signalfolgen mit einem Master-Taktsignal innerhalb eines Vielfachen eines Taktzyklus des Master-Taktsignals synchronisieren. Jedes Untersystem kann dann genau zeitgesteuerte Signale ausgeben, die auf der Synchronisiergenauigkeit der Synchronisierein­ richtungen basieren, die im Bereich von einer Nanosekunde oder darunter liegt.
Ein mit einer basierend auf einem Master-Taktimpuls erhalte­ nen Zeitabfolge betriebenes Slave-Untersystem und ein ande­ res, mit einer basierend auf einem anderen Master-Taktimpuls erhaltenen Zeitabfolge betriebenes Slave-Untersystem werden mit voneinander unabhängigen Zeitabfolgen oder -steuerungen betrieben, so daß eine Pseudo-Umgebung oder Pseudo-Bedin­ gungen geschaffen werden, die unendlich nahe an die Umgebung oder die Bedingungen des tatsächlichen Betriebs des DUT kommen.
Die Erfindung ist im folgenden anhand eines Ausführungsbei­ spiels mit Bezug auf die Zeichnung näher erläutert.
Die einzige Figur zeigt einen Teil eines Schaltplanes einer bevorzugten Ausgestaltung einer Prüfvorrichtung für elektro­ nische Teile oder dgl. nach der Erfindung.
Das gezeigte Ausführungsbeispiel bezieht sich auf eine Prüf­ vorrichtung mit zwei Master-Taktimpulserzeugern 2a, 2b. Eine Untersystemgruppe 1 mit Master- und Slave-Untersystemen weist ein Master-Untersystem 10 und Slave-Untersysteme 11, 12, . . ., auf. Mit Master-Untersystem ist ein Haupt- oder Leit­ system bezeichnet, und mit Slave-Untersystem sind unter­ geordnete Neben- oder Arbeitssysteme bezeichnet.
Das Master-Untersystem 10 weist eine Takt-Synchronisierein­ heit oder Taktgenerator 101, einen Master-Zuordner oder - Sortierer 102 und ein Hardware-Modul 103 auf, und jedes der Slave-Untersysteme 11, 12, . . . weist im wesentlichen ähnlich zum Master-Untersystem 10 eine Takt-Synchronisiereinheit oder Taktgenerator 111, 121, . . ., einen Slave-Zuordner oder -Sortierer 112, 122, . . . und ein Hardware-Modul 113, 123, . . . auf. Ein dem Master-Zuordner 102 beigeordneter Mikropro­ grammspeicher (nicht gezeigt) wird zuvor mit einer Prüffolge, einer Steuerfolge für die Slave-Zuordner 112, 122, ... etc. geladen, und die den Slave-Zuordnern 112, 122, ... beigefüg­ ten Mikroprogrammspeicher (nicht gezeigt) werden mit einer Steuerfolge für die Hardware-Module 113, 123, . . . geladen. Bei dieser Ausführungsform ist der Master-Zuordner 102 so ausgelegt, daß er ein Signal zum Prüfen eines DUT und ein Ansprechsignal des DUT empfängt. Daher kann das Hardware- Modul 103 vom Master-Untersystem 10 abgelöst sein.
Die Master-Taktimpuls-Erzeuger 2a und 2b erzeugen voneinander unabhängige Master-Taktimpulse MCLK1 und MCLK2, und diese Master-Taktimpuls-Erzeuger 2a und 2b und die Takt-Synchro­ nisiereinheiten 111, 121, . . . des Slave-Untersystems sind miteinander über Diplexer 41, 42, . . . verbunden, welche die Master-Taktimpuls-Verteilungsvorrichtung bilden.
Der Master-Zuordner 102 ist mit den Slave-Zuordnern 112 und 122 verbunden, um Steuersignale an die Slave-Zuordner 112 und 122 zu übergeben, und ist ferner mit den Steuersignal- Synchronisiereinrichtungen 3a und 3b verbunden.
In der Zeichnung ist die Synchronisiereinrichtung 3a so aufgebaut, daß sie ein Steuersignal vom Master-Zuordner 102 empfängt, und die Synchronisiereinrichtung 3b ist an der Ausgangsstufe der Synchronisiereinrichtung 3a vorgesehen und mit der Synchronisiereinrichtung 3a verbunden. Zusätzlich kann die Synchronisiereinrichtung 3b ihr Eingangssignal vom Master-Zuordner 102 empfangen, auch wenn dies nicht darge­ stellt ist.
Einer der Master-Taktimpulse MCLK1, MCLK2 kann über die Diplexer 7a bzw. 7b in die Synchronisiereinrichtungen 3a und 3b eingegeben werden. Die Synchronisiereinrichtungen dienen zum Rücktakten der Steuersignale vom Master-Zuordner 102. Die in der Zeichnung gezeigte Verbindung ist so ausgelegt, daß die Signale von den Master-Taktimpuls-Erzeugern 2a und 2b an die Synchronisiereinrichtung 3a bzw. 3b ausgegeben werden.
Die Synchronisiereinrichtungen 3a und 3b sind mit den Diple­ xern 51, 52, . . . verbunden, welche die Verteilervorrichtung 5 für gesteuert synchronisierte Signale bilden.
Bei dieser Ausgestaltung empfängt das Master-Untersystem 10 ein Ausgangssignal des Master-Taktimpuls-Erzeugers 2a oder 2b über den Diplexer 6 und bildet einen Zeitsteuerungs-Takt­ impuls basierend auf dem empfangenen Ausgangssignal. Die Auswahl einer der Ausgaben der Taktimpuls-Erzeuger 2a und 2b als ein Ausgangssignal kann geeignet bestimmt werden; bei der dargestellten Ausführungsform ist die Auswahl des Master- Taktimpulses 2a gezeigt.
Im folgenden ist der Betrieb der Prüfvorrichtung beschrieben.
Die Takt-Synchronisiereinheit 101 des Master-Untersystems 10 empfängt MCLK1 vom Master-Taktimpuls-Erzeuger 2a über den Diplexer 6 und erzeugt einen Zeitsteuerungs-Taktimpuls für das Master-Untersystem 10.
Die Takt-Synchronisiereinheit 101 erzeugt ein Zeitsteuerungs- Taktsignal durch Teilen von MCLK1 durch eine ganze Zahl und gibt den Zeitsteuerungs-Taktimpuls an den Master-Zuordner 102 und das Hardware-Modul 103 aus. Der Master-Zuordner 102 gibt ein Steuersignal aus, mit dem das Hardware-Modul 103 gesteuert wird, und gibt ferner ein Steuersignal aus, mit dem die Slave-Zuordner 112, 122, . . ., der Slave-Untersysteme 11, 12, . . . gesteuert werden. Der Master-Zuordner 102 gibt verschiedene auf die Taktsignale bezogene Befehle oder Anwei­ sungen aus, wie eine Anweisung über eine Divisionszahl des Master-Taktimpulses an die Takt-Synchronisiereinheiten 111, 121, . . . über einen Steuersignalbus. Weiterhin gibt der gibt der Master-Zuordner 102 ein Zeitsteuerungssignal für jede Takt- Synchronisiereinheit 111, 121, . . . an die Synchronisierein­ richtung 3a der Verteilervorrichtung 5 für gesteuert synchro­ nisierte Signale aus.
Bei der dargestellten Ausführungsform wählen die Synchroni­ siereinrichtung 3a und die Synchronisiereinrichtung 3b die Master-Taktimpuls-Erzeuger 2a bzw. 2b aus. Die Synchroni­ siereinrichtung 3a synchronisiert das Steuersignal vom Ma­ ster-Zuordner 102 mit dem Taktimpuls MCLK1 des Master-Taktim­ puls-Erzeugers 2a, um das synchronisierte Steuersignal als das gesteuert synchronisierte Signal an die Synchronisierein­ richtung 3b und jeden der Eingabeanschlüsse der entsprechen­ den Diplexer 51, 52, . . . auszugeben. Die Synchronisierein­ richtung 3b synchronisiert das gesteuert synchronisierte Signal der Synchronisiereinrichtung 3a mit dem Taktimpuls MCLK2 des Master-Taktimpuls-Erzeugers 2b, um das synchroni­ sierte Signal an die anderen Eingangsanschlüsse der Diplexer 51, 52, . . . auszugeben, die die Verteilervorrichtung 5 für gesteuert synchronisierte Signale darstellen.
Jeder der Diplexer 51, 52, . . . wählt eines der von den Syn­ chronisiereinrichtungen 3a und 3b ausgegebenen gesteuert synchronisierten Signale auf der Basis einer Auswahlsignal- Ausgabe des Master-Zuordners 102 und gibt das ausgewählte gesteuert synchronisierte Signal an eine entsprechende der Takt-Synchronisiereinheiten 111, 121, . . . aus. Andererseits wählt jeder der Diplexer 41, 42, . . ., welche die Master- Taktimpuls-Verteilervorrichtung darstellen, eines der Aus­ gangssignale der Master-Taktimpuls-Erzeuger 2a und 2b ab­ hängig von der Auswahl des gesteuert synchronisierten Signals durch die Diplexer 51, 52, . . ., die die Verteilervorrichtung 5 für gesteuert synchronisierte Signale bilden. D. h., bei der gezeigten Ausgestaltung wählt der Diplexer 51 das ge­ steuert synchronisierte Signal der Synchronisiereinrichtung 3a (wählt MCLK1), und auf diese Weise wählt der Diplexer 41 denselben Taktimpuls, der dem Master-Untersystem 10 zugeführt wird, und gibt ihn an die Takt-Synchronisiereinheit 111 aus. Zusätzlich wählt der Diplexer 52 das gesteuert synchronisier­ te Signal der Synchronisiereinrichtung 3b aus, und auf diese Weise wählt der Diplexer 42 den Taktimpuls (MCLK2) aus, der von dem dem Master-Untersystem 10 zugeführten Taktimpuls abweicht, und gibt ihn an die Takt-Synchronisiereinheit 121 aus.
Ein Verteilungsdurchlauf für MCLK1 und MCLK2 und ein Vertei­ lungsdurchlauf für das gesteuert synchronisierte Signal werden zuvor zeitlich eingestellt.
Auf die oben beschriebene Weise können die Slave-Untersysteme 11, 12, . . . ein Taktsignal MCLK1 oder MCLK2 von den Master- Taktimpuls-Erzeugern 2a und 2b an die Takt-Synchronisierein­ heiten 111, 121, . . . eingeben. Die entsprechenden Takt-Syn­ chronisiereinheiten können einen Zeitsteuerungstaktimpuls für jedes Slave-Untersystem durch eine vorgegebene Teilungsfunk­ tion eines Eingangs-Taktimpulses erzeugen. Ferner kann jeder der Slave-Zuordner 112, 122, . . . den Steuerbefehl vom Master- Zuordner 102 synchron mit jeder der Takt-Synchronisiereinhei­ ten 111, 121, . . . ausführen, und eine Betriebsumgebung bzw. Betriebsbedingungen ähnlich denen des tatsächlichen Betriebes des DUT können realisiert werden.
Mit der Erfindung werden unter anderem die folgenden Wir­ kungen erzielt:
  • 1. Da dieselben Operationen, wie die Signalerzeugungs- und Signalmeßfunktion, wie bei dem mit einem einzelnen Taktimpuls betriebenen Untersystem mit mindestens zwei Taktimpuls-Syste­ men realisiert werden können, können die komplizierte Steue­ rung der Signalerzeugungs- und Signalmeßfunktion und deren Zeitverwaltung gleichzeitig ausgeführt werden. Eine Zeitbe­ ziehung zwischen verschiedenen Taktimpulssystemen kann unter­ halb des Nanosekundenbereichs gehalten werden.
  • 2. Da die Synchronisierung komplizierter Steuerfolgen durch die Master- und Slave-Zuordner auf einer Master-Taktimpuls- Basis ohne eine zentrale Verarbeitungseinheit ausgeführt wird, können mehrere Signalerzeugungs- und Signalmeßfunktio­ nen im Echtzeitbetrieb ausgeführt werden.
  • 3. Selbst bei einem DUT mit gemischten oder integrierten digitalen und analogen Schaltkreisen, wie einem Mischsignal- IC, kann eine Prüfung oder ein Test unter Signalbedingungen und bei einem Signalzustand ausgeführt werden, die ähnlich denen der echten Betriebsbedingungen des DUT sind, ein­ schließlich asynchroner Bedingungen. Auf diese Weise kann die Reproduzierbarkeit und Zuverlässigkeit der Prüfung bzw. des Tests verbessert werden.
  • 4. Da zum Durchführen asynchroner Operationen, wie der Verteilung der Taktimpulse und der gesteuert synchronisierten Signale, ein eigener Abschnitt unabhängig als Steuersignal- Synchronisiereinrichtung vorgesehen ist, die nicht in das Master-Untersystem und die Slave-Untersysteme eingegliedert ist, kann ein kostengünstiger Aufbau der Untersysteme er­ reicht und eine Störung der Signalreinheit vermieden werden. Auf diese Weise können hochqualitative Prüfungen oder Tests mit einer kostengünstigen Prüfvorrichtung durchgeführt wer­ den.
Die entsprechenden, in der Zeichnung dargestellten Blocks können mit im Handel erhältlichen Bauteilen realisiert werden.

Claims (9)

1. Verfahren zum Prüfen der Funktion elektronischer Bautei­ le, mit folgenden Verfahrensschritten:
  • a) Erzeugen von mindestens zwei Master-Taktsigna­ len,
  • b) Verteilen der Master-Taktsignale an ein Master- Untersystem (10) und mindestens ein Slave-Un­ tersystem (11, 12), wobei das Master-Untersy­ stem und das Slave-Untersystem Prüfsignale an elektronische Bauteile ausgeben und Antwortsig­ nale von diesen empfangen, um die elektroni­ schen Bauteile zu prüfen;
  • c) Erzeugen eines Steuersignals mit dem Master- Untersystem (10),
  • d) Synchronisieren des Steuersignals mit einem ausgewählten Signal der Master-Taktsignale und dabei Ableiten eines synchronisierten Steuersi­ gnals,
  • e) Verteilen des synchronisierten Steuersignals an das (die) Slave-Untersystem(e) (11, 12) und
  • f) Prüfen der elektronischen Bauteile nach Maßgabe des synchronisierten Steuersignals,
wobei der Schritt (d) des Synchronisierens des Steu­ ersignales (1.) das Synchronisieren des Steuersigna­ les zu einem ersten der zwei Master-Taktsignale und das Vorsehen eines ersten synchronisierten Steuer­ signales und (2.) das Synchronisieren des ersten synchronisierten Steuersignales zu einem zweiten der zwei Master-Taktsignale und das Vorsehen eines zwei­ ten synchronisierten Steuersignals umfaßt.
2. Prüfvorrichtung zum Durchführen des Verfahrens nach An­ spruch 1 mit
  • a) einer Untersystem-Gruppe (1), die ein Master- Untersystem (10) und mindestens ein unter Steuerung des Master-Untersystems betriebenes Slave-Untersystem (11, 12) aufweist,
  • b) mindestens zwei Mastertakt-Erzeugern (2a, 2b),
  • c) einer Mastertakt-Verteilervorrichtung (4) zum Verteilen von Master-Taktsignalen der Master­ takt-Erzeuger (2a, 2b),
  • d) einer Steuersignal-Synchronisiereinrichtung (3) zum Empfangen eines Steuersignals von dem Ma­ ster-Untersystem und zum Synchronisieren des Steuersignals, und
  • e) einer Verteilervorrichtung (5) zum Verteilen des synchronisierten Steuersignals an das Slave-Untersystem,
wobei die Steuersignal-Synchonisiereinrichtung (3) (1.) einen ersten Synchronisierer (3a) mit einem betrieblich mit dem Master-Untersystem verbundenen Eingang zum Empfangen des Steuersignales und mit einem Ausgang aufweist und (2.) einen zweiten Syn­ chronisierer (3b) mit einem betrieblich mit dem Aus­ gang des ersten Synchronisierers (3a) verbundenen Eingang und einem Ausgang aufweist,
und wobei die Verteilervorrichtung (5) einen Di­ plexer (51, 52) mit ersten und zweiten Eingängen, welche jeweils betrieblich mit den Ausgängen des ersten und des zweiten Synchronisierers (3a, 3b) verbunden sind, und mit einem Ausgang, welcher be­ trieblich mit dem Slave-Untersystem verbunden ist, aufweist.
3. Prüfvorrichtung nach Anspruch 2, bei der der erste und der zweite Synchronisierer (3a, 3b) jeweils eine programmierbare Verzögerungsleitung aufweisen.
4. Prüfvorrichtung nach Anspruch 3, bei der der erste und der zweite Synchronisierer (3a, 3b) jeweils ein Flip-Flop aufweisen.
5. Prüfvorrichtung nach Anspruch 4, bei der der Diplexer einen Multiplexer aufweist.
6. Prüfvorrichtung nach Anspruch 2 oder 5, bei der die Mastertakt-Verteilervorrichtung (4) Mittel (41, 42) zum wahlweise Verteilen der Mastertakt-Signale auf den ersten und den zweiten Synchronisierer (3a, 3b) aufweist.
7. Verfahren nach Anspruch 1, bei dem bei der Verteilung des synchronisierten Steuersignales wahlweise eines von den ersten und zweiten synchronisierten Steuersignalen an das Slave-Untersystem abgegeben wird.
8. Verfahren nach Anspruch 1, bei dem das Steuersignal, eines der Mastertakt-Signale und eines der ersten und zweiten synchronisierten Steuersignale an das Slave- Untersystem verteilt werden.
DE4226719A 1991-08-28 1992-08-12 Verfahren zum Prüfen der Funktion elektronischer Bauteile und Prüfvorrichtung zum Durchführen des Verfahrens Expired - Fee Related DE4226719C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24261491A JP3163128B2 (ja) 1991-08-28 1991-08-28 電子部品等試験装置および電子部品等試験方法

Publications (2)

Publication Number Publication Date
DE4226719A1 DE4226719A1 (de) 1993-03-04
DE4226719C2 true DE4226719C2 (de) 2001-04-19

Family

ID=17091677

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4226719A Expired - Fee Related DE4226719C2 (de) 1991-08-28 1992-08-12 Verfahren zum Prüfen der Funktion elektronischer Bauteile und Prüfvorrichtung zum Durchführen des Verfahrens

Country Status (3)

Country Link
US (1) US5341091A (de)
JP (1) JP3163128B2 (de)
DE (1) DE4226719C2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624135B2 (ja) * 1993-07-19 1997-06-25 日本電気株式会社 タイミング解析方法
US5570383A (en) * 1994-08-15 1996-10-29 Teradyne, Inc. Timing hazard detector accelerator
US5619158A (en) * 1995-08-18 1997-04-08 International Business Machines Corp. Hierarchical clocking system using adaptive feedback
US5717704A (en) * 1996-04-16 1998-02-10 Ltx Corporation Test system including a local trigger signal generator for each of a plurality of test instruments
US5673273A (en) * 1996-04-30 1997-09-30 Tektronix, Inc. Clock controller for embedded test
JP3773617B2 (ja) * 1997-02-28 2006-05-10 沖電気工業株式会社 クロック信号供給装置
US6154715A (en) * 1999-01-15 2000-11-28 Credence Systems Corporation Integrated circuit tester with real time branching
US7131024B1 (en) * 2003-09-24 2006-10-31 Altera Corporation Multiple transmit data rates in programmable logic device serial interface
US7296203B2 (en) * 2005-10-11 2007-11-13 Advantest Corporation Test apparatus, program and recording medium
US7743304B2 (en) * 2006-02-17 2010-06-22 Verigy (Singapore) Pte. Ltd. Test system and method for testing electronic devices using a pipelined testing architecture
US7680621B2 (en) * 2007-08-15 2010-03-16 Keithley Instruments, Inc. Test instrument network
US8364290B2 (en) * 2010-03-30 2013-01-29 Kimberly-Clark Worldwide, Inc. Asynchronous control of machine motion
US20180013307A1 (en) * 2016-07-07 2018-01-11 Pavan Pudipeddi Method and system for managing wiredly and wirelessly charging rechargeable devices as well as wirelessly managing rechargeable batteries thereof using a smart adaptor subsystem
US10366869B2 (en) * 2017-11-20 2019-07-30 Lam Research Corporation Active feedback control of subsystems of a process module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806852A (en) * 1984-09-07 1989-02-21 Megatest Corporation Automatic test system with enhanced performance of timing generators
US4816750A (en) * 1987-01-16 1989-03-28 Teradyne, Inc. Automatic circuit tester control system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656632A (en) * 1983-11-25 1987-04-07 Giordano Associates, Inc. System for automatic testing of circuits and systems
US4744084A (en) * 1986-02-27 1988-05-10 Mentor Graphics Corporation Hardware modeling system and method for simulating portions of electrical circuits
DE3611872C1 (de) * 1986-04-09 1987-04-30 Rohle & Schwarz Gmbh & Co Kg Logikanalysator
US4864574A (en) * 1988-02-04 1989-09-05 Rockwell International Corporation Injection lock clock detection apparatus
US5095262A (en) * 1988-09-01 1992-03-10 Photon Dynamics, Inc. Electro-optic sampling system clock and stimulus pattern generator
US5162728A (en) * 1990-09-11 1992-11-10 Cray Computer Corporation Functional at speed test system for integrated circuits on undiced wafers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806852A (en) * 1984-09-07 1989-02-21 Megatest Corporation Automatic test system with enhanced performance of timing generators
US4816750A (en) * 1987-01-16 1989-03-28 Teradyne, Inc. Automatic circuit tester control system

Also Published As

Publication number Publication date
DE4226719A1 (de) 1993-03-04
JPH0552907A (ja) 1993-03-02
JP3163128B2 (ja) 2001-05-08
US5341091A (en) 1994-08-23

Similar Documents

Publication Publication Date Title
DE112005001517B4 (de) Synchronisation zwischen Niedrigfrequenz- und Hochfrequenzdigitalsignalen
DE4226719C2 (de) Verfahren zum Prüfen der Funktion elektronischer Bauteile und Prüfvorrichtung zum Durchführen des Verfahrens
DE69634783T2 (de) System zur phasenanpassung für eine synchrone logische schaltung
DE3637145C2 (de)
DE10045568B4 (de) Ereignisgestütztes Halbleiterprüfsystem
DE102018002309B4 (de) Slave-gerät, system für serielle kommunikation und kommunikationsverfahren für system für serielle kommunikation
DE3700251C2 (de)
DE19937232B4 (de) Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen
DE112005001645T5 (de) Präzise Zeitmessvorrichtung und Verfahren dafür
DE19700513C2 (de) Mit CAD-Daten verknüpftes Halbleiterprüfsystem
DE10056160A1 (de) Halbleiterprüfsystem
DE3800757A1 (de) Mit hoher geschwindigkeit arbeitende anordnung zum steuern eines schaltungspruefgeraetes
DE102013220719A1 (de) Datensynchronisationsvorrichtung
DE69333571T2 (de) Gerät zur automatischen prüfung von komplexen vorrichtungen
DE112006002092T5 (de) Schaltungskartensynchronisation innerhalb eines standardisierten Prüfinstrumentenchassis
DE112006003595T5 (de) Prüfvorrichtung, Prüfverfahren und Programm
DE19912514A1 (de) Halbleiterprüfsystem
CH702504B1 (de) Universalschnittstellenkanal-Prüfsystem.
DE10131712B4 (de) Elektronisches Bauelement, Testereinrichtung und Verfahren zur Kalibrierung einer Testereinrichtung
DE102011079925B4 (de) Kalibrierungssystem und Verfahren
DE102011051724B4 (de) Verfahren und Vorrichtung für komplexe Zeitmessungen
DE112006002098T5 (de) Vorsehen genauer Zeitsteuerung innerhalb eines standardisierten Prüfinstrumentenchassis
DE10122081B4 (de) Verfahren zum Kalibrieren eines Testsystems für eine integrierte Halbleiterschaltung und kalibrierbares Testystem
DE602004010136T2 (de) Testvorrichtung mit einer einrichtung zur wellenform-formatierung
DE10392393T5 (de) Halbleiterprüfvorrichtung und Zeitmessverfahren hierfür

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8327 Change in the person/name/address of the patent owner

Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: VERIGY (SINGAPORE) PTE. LTD., SINGAPORE, SG

8339 Ceased/non-payment of the annual fee