-
Die Erfindung betrifft ein automatisches Testsystem (Automatic Test Equipment) (ATE) zum Testen integrierter Schaltungen.
-
Verwandte Technik
-
Hinsichtlich ATE-Systemen besteht eine kontinuierlich steigende Nachfrage bezüglich der Messung komplexer Zeitbeziehungen zwischen Signalen an verschiedenen Kontakten (Pins) eines zu testenden Bauelements (DUT). Dies trifft insbesondere für den Test von Bauelementen mit gemischten Signalen zu. Zwischen Signalen, die eher nichtdeterministisch und lose mit Impulsen in Beziehung stehen, die durch verschiedene ATE-Instrumente erzeugt werden, müssen viele Zeitmessungen ausgeführt werden. Diese Zeitmessungen begrenzen den Testdurchsatz erheblich und treiben die Testkosten in die Höhe.
-
Aus der
US 5 025 205 A ist bekannt eine Test System-Auslastung durch eine rekonfigurierbare Ressourcen Architektur zu steigern, indem eine Produkt-Mix abhängige Zuweisung von Ressourcen des Testsystems ermöglicht wird. Die Ressourcen des Testsystems können so konfiguriert werden, dass verschiedene Gerätetypen mit verschiedenen Pin-zahlen gleichzeitig getestet werden können. Die Konfiguration kann geändert werden, um verschiedene Produktmischungen basierend auf der Pin-Anzahl aufzunehmen.
-
-
Kurze Beschreibung der Erfindung
-
In diesem Zusammenhang ist es eine Aufgabe einer oder mehrerer Ausführungsformen der vorliegenden Erfindung, ein ATE-System und Verfahren zur Verwendung in einem ATE-System bereitzustellen, durch die mindestens eines der vorstehend beschriebenen Probleme gelöst wird.
-
Diese Aufgabe wird durch eine Vorrichtung und Verfahren gemäß den unabhängigen Ansprüchen gelöst. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen dargestellt.
-
Insbesondere wird die Aufgabe durch eine Vorrichtung gelöst, die mehrere Systemmodule aufweist, wobei jedes Systemmodul Zeitmesseinheiten (TMU) aufweist, jede Zeitmesseinheit ein globales Zeitstempelungsmodul (Global Time Stamping Module) aufweist, und jedes globale Zeitstempelungsmodul mehrere globale Zeitstempelungskerne (Global Time Stamping Core) aufweist.
-
Jeder globale Zeitstempelungskern weist einen Informationsempfangsabschnitt zum Empfangen mindestens zweier Informationselemente auf, wobei ein erstes Informationselement der beiden empfangenen Informationselemente eine Taktinformation und das zweite Informationselement der beiden empfangenen Informationselemente eine Synchronisationsinformation enthält. Der globale Zeitstempelungskern weist ferner einen Ereignisempfangsabschnitt zum Empfangen von Ereignissen an einem Kerneingang auf, wodurch eine synchronisierte Datenerfassung mehrerer globaler Zeitstempelungskerne ermöglicht wird. Der globale Zeitstempelungskern weist ferner einen Ereigniserfassungsabschnitt zum Erfassen von Ereignissen von Interesse unter den am Kerneingang empfangenen Ereignissen und einen Anweisungsabschnitt auf, der einen Zeitstempelspeicher anweist, einen der Taktinformation entsprechenden, aktuellen Zustand eines Zeitstempelzählers zu speichern, wenn ein Ereignis von Interesse erfasst wird.
-
Das globale Zeitstempelungsmodul weist ferner einen Zufuhrabschnitt zum Bereitstellen einer gemeinsamen Zeitbasis zu den mehreren globalen Zeitstempelungskernen auf, wodurch eine synchronisierte Datenerfassung der mehreren globalen Zeitstempelungskerne ermöglicht wird.
-
In elektronischen Komponenten, und insbesondere in synchronen digitalen Schaltungen, ist eine Taktinformation ein besonderer Signaltyp, der zwischen einem niedrigen und einem hohen Zustand oszillieren und zum Koordinieren von Operationen von Schaltungen verwendet werden kann. Eine Taktinformation wird beispielsweise durch einen Taktgenerator erzeugt. Obgleich komplexere Anordnungen verwendet werden, hat das gängigste Taktsignal die Form einer Rechteckwelle mit einem Tastverhältnis von 50%, normalerweise mit einer festen, konstanten Frequenz. Schaltungen, die die Taktinformation und/oder ein Taktsignal für eine Synchronisation verwenden, können entweder an der Anstiegsflanke oder an der Abfallflanke, oder im Fall einer doppelten Datenrate sowohl an der Anstiegs-, als auch an der Abfallflanke des Taktzyklus aktiv werden.
-
Die Synchronisationsinformation kein breit gefächert sein, sie kann beispielsweise den Startzeitpunkt der Synchronisation, die Zeitdauer der Synchronisation, Information darüber, welche Komponenten synchronisiert werden, ihren Status, die zum Verarbeiten der Daten erforderliche Zeitdauer und viele weitere Information beinhalten. Daher ist es Gegenstand der Erfindung die verteilten zeitmessenden Komponenten auf eine derartige Weise zu synchronisieren, dass eine Datenerfassung mehrerer globaler Zeitstempelungskerne vorzugsweise zeitsynchronisiert abläuft.
-
Eine Synchronisation in einem ATE-System kann auf verschiedene Weisen implementiert werden. Eine einfache Technik besteht darin, einen Signalpfad hoher Bandbreite von einer Triggerquelle zu einem Triggerziel oder zu einem Satz von Zielen unter Verwendung beispielsweise eines ”Stern-Triggers” (Star Trigger) bereitzustellen. Dieser Triggermechanismus beinhaltet analoge Multiplexer und Selektoren mit einer wesentlichen Anzahl einzelner Kabel für die verschiedenen Ziele oder mit einem ”Trigger-Bus” der gleichen Sorte. Eine andere Technik besteht aus einer Vektorsynchronisation (”Enable Instrument” oder EINST), die auf einem einzelnen Sequenzer und einer Verteilung über das Testgerät unter Verwendung eines Ablaufsteuerungsvektors basiert, der den EINST-Token enthält.
-
Eine digitale Zeitreferenz ermöglicht eine präzise, digital gesteuerte Beziehung zwischen einem Systemtakt und einer Vektorzeit. Ein derartiger Prozess kann folgendermaßen zusammengefasst werden: Ein erster Vektor startet in einem Test bei einer Taktzyklusgrenze, jeder nachfolgende Vektor startet zu einem späteren Zeitpunkt, der exakt der Summe aller vorangehenden Vektorzeiten gleicht, und die Startzeit jedes nachfolgenden Vektors ist durch einen spezifischen Taktzyklus und einen Teil dieses Zyklus definiert.
-
Das Kerneingangsereignis kann ein beliebiges Ereignis sein, das während des Tests durch das zu testende Bauelement (DUT) erzeugt wird, während ein Ereignis von Interesse vorzugsweise ein spezielles zweckdienliches Ereignis unter den an einem Kerneingang auftretenden Ereignissen ist, das durch das ATE-System oder durch Teile des ATE-Systems erfasst wird.
-
Eine gemeinsame Zeitbasis kann die Taktinformation selbst, ein Teil der Taktinformation, die Synchronisationsinformation selbst, ein Teil der Synchronisationsinformation, eine beliebige Kombination der vorstehenden Informationen oder von Teilen dieser Informationen oder beliebige andere zweckdienliche Information sein, die dazu beiträgt, die Datenerfassung der mehreren globalen Zeitstempelungskerne zu synchronisieren.
-
Zeitstempel oder Ereignisse können für ein beliebiges Signal von Interesse im gesamten System parallel erfasst und gespeichert werden. Dann können Zeitmessungen einfach durch Berechnen der Zeitdifferenz verschiedener gespeicherter Zeitstempel berechnet werden.
-
Aufgrund des parallelen Charakters des Speicherprozesses können viele verschiedene Zeitstempel, z. B. Zeitwerte, parallel gespeichert werden. Nach einem einzelnen Testzyklus, der typischerweise durch ein digitales Muster gesteuert wird, können bereits alle absoluten Messwerte gespeichert worden sein. Der Systemcontroller kann dann alle erforderlichen Zeitstempel sammeln und alle erforderlichen Relativzeitergebnisse berechnen.
-
Durch das vorstehend beschriebene Verfahren können die zum Testen eines zu testenden Bauelements (DUT) erforderliche Testzeiten erheblich verkürzt werden. Auch in Multi-Site-Anwendungen ist gegenüber Single-Site-Anwendungen nur ein sehr begrenzter Mehraufwand erforderlich. Die zusätzliche Testzeit kann durch Zurück- oder Wiedereinlesen von Zeitstempelwerten für verschiedene zu testende Bauelemente und zum abschließenden Berechnen der Ergebnisse erforderlich sein. Durch die Erfindung werden daher komplexe Zeitmessungen ermöglicht, während ein hoher Testdurchsatz aufrechterhalten wird. Außer einer Verbesserung der Testzeit kann die beschriebene Vorrichtung das Load-Board-Design vereinfachen, Kosten von Load-Boards senken und die Zuverlässigkeit erhöhen.
-
Gemäß einer Ausführungsform der vorliegenden Erfindung ist die Anzahl der Eingänge der Zeitmesseinheit mindestens so groß wie die Anzahl von Ein-/Ausgabe(E/A)ports des Systemmoduls in Richtung zum zu testenden Bauelement, und vorzugsweise gleich der Anzahl der Ein-/Ausgabe(E/A)ports des Systemmoduls in Richtung zum zu testenden Bauelement.
-
Gemäß einer anderen Ausführungsform der vorliegenden Erfindung weist die Vorrichtung einen Skalierungsabschnitt zum Skalieren verschiedener Auflösungen verschiedener Zeitmesseinheiten auf, wodurch eine einheitliche Auflösung erhalten wird. Gemäß einer anderen Ausführungsform der vorliegenden Erfindung weist die Vorrichtung einen Interpolationsabschnitt zum Interpolieren einer Ereigniszeit zwischen zwei Werten eines Zeitstempelzählers auf.
-
Gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung weist die Vorrichtung einen Emulationsabschnitt zum Emulieren analoger Vergleicher zum Vergleichen digitalisierter Werte eines Analogsignals auf, wobei ein Zeitstempel durch einen digitalen Vergleicher erzeugt wird, der digitale Werte eines analogen Signals vergleicht.
-
Die beschriebene Systemarchitektur ist nicht auf die gleiche Hardware für alle globalen Zeitstempelungsmodule bzw. globalen Zeitstempelungskerne beschränkt. Zeitstempelzähler können mit verschiedenen Auflösungen für verschiedene Signalgruppen konfiguriert sein. Langsame Signale, z. B. von Signalvergleichern von Strom-/Spannungs(V/I)quellen, können mit niedrigeren Auflösungen gespeichert werden als Signale von Vergleichern für digitale Kontakte. Modul-Firmware oder Treiber-Software kann die verschiedenen Auflösungen verschiedener Hardware auf eine einheitliche Auflösung skalieren. Auf diese Weise kann die Leistung skaliert werden, was beispielsweise den Vorteil hat, dass Signale mit niedrigerer und Signale mit höherer Auflösung durch verschiedene Vorrichtungen gehandhabt werden können, was zu einer weiteren Verminderung der Komplexität der Vorrichtung und damit zu einer weiteren Senkung von Testkosten führen kann.
-
Für Zeitmessungen mit hoher Auflösung können die globalen Zeitstempelungskerne zusätzliche Hardware für eine hochauflösende Zeitmessung aufweisen. Diese Hardware kann die Ereigniszeit zwischen zwei benachbarten Werten des globalen Zeitstempelzählers interpolieren. Der durch die Hardware für eine hochauflösende Zeitmessung erhaltene Wert kann zusammen mit dem Wert des globalen Zeitstempelzählers gespeichert werden.
-
Es können Fälle auftreten, in denen die Zeitstempel durch andere Verfahren als durch die beschriebenen analogen Vergleicher und die beschriebene Hardware erhalten werden, z. B. durch digital gesteuerte VI-Quellen, in denen keine analogen Vergleicher verfügbar sind. Die Funktionalität kann dann durch digitale Vergleicher emuliert werden, die die digitalisierten Werte eines Analogsignals vergleichen und die digitalen Zeitstempel entsprechend erzeugen.
-
Gemäß einer anderen Ausführungsform der vorliegenden Erfindung weist die Vorrichtung einen Sammelabschnitt zum Sammeln gespeicherter aktueller Zustände (Zeitstempelwerte) der mehrere Zeitmesseinheiten auf. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung weist die Vorrichtung einen Rechenabschnitt zum Berechnen von Zeitdifferenzen basierend auf den gesammelten Zeitstempelwerten auf.
-
Außerdem wird die Aufgabe der Erfindung durch ein Verfahren zur Verwendung in automatischen Testsysteme gelöst, die mehrere globale Zeitstempelungskerne aufweisen. Vorzugsweise weist das Verfahren zur Verwendung in automatischen Testsystemen für jedes Systemmodul, das eine Zeitmesseinheit aufweist, mindestens einen globalen Zeitstempelungskern auf, bevorzugter weist das Verfahren zur Verwendung in automatischen Testsystemen für jedes Systemmodul, das eine Zeitmesseinheit aufweist, einen globalen Zeitstempelungskern auf.
-
Der globale Zeitstempelungskern führt einen Schritt zum Empfangen mindestens zweier Informationselemente aus, wobei ein erstes Informationselement der empfangenen beiden Informationselemente eine Taktinformation aufweist und ein zweites Informationselement der empfangenen beiden Informationselemente eine Synchronisationsinformation aufweist.
-
Der globale Zeitstempelungskern führt ferner den Schritt zum Empfangen von Ereignissen an einem Kerneingang aus, wodurch eine synchronisierte Datenerfassung mehrerer globaler Zeitstempelungskerne ermöglicht wird. Der globale Zeitstempelungskern führt ferner den Schritt zum Erfassen von Ereignissen von Interesse unter den am Kerneingang empfangenen Ereignissen auf. Der globale Zeitstempelungskern führt ferner den Schritt aus: wenn ein Ereignis von Interesse erfasst wird: Ausgeben einer Anweisung an einen Zeitstempelspeicher zum Speichern eines der Taktinformation entsprechenden aktuellen Zustands eines Zeitstempelzählers. Das im globalen Zeitstempelungsmodul ausgeführte Verfahren weist ferner das Zuführen einer gemeinsamen Zeitbasis zu den mehreren Zeitstempelungskernen auf, wodurch eine synchronisierte Datenerfassung der mehrere globalen Zeitstempelungskerne ermöglicht wird.
-
Die Aufgabe der vorliegenden Erfindung wird ferner durch ein Verfahren zur Verwendung in automatischen Testsystemen gelöst, das ein in einem globalen Zeitstempelungskern ausgeführtes Verfahren zur Verwendung in automatischen Testsystemen aufweist, das den Schritt zum Empfangen mindestens zweier Informationselemente aufweist, wobei ein erstes Informationselement der empfangenen beiden Informationselemente eine Taktinformation aufweist und ein zweites Informationselement der empfangenen beiden Informationselemente eine Synchronisationsinformation aufweist. Das im globalen Zeitstempelungskern ausgeführte Verfahren zur Verwendung in automatischen Testsystemen weist ferner den Schritt zum Empfangen von Ereignissen am Kerneingang auf, wodurch eine synchronisierte Datenerfassung mehrerer globaler Zeitstempelungskerne ermöglicht wird. Das im globalen Zeitstempelungskern ausgeführte Verfahren zur Verwendung in automatischen Testsystemen weist ferner den Schritt zum Erfassen von Ereignissen von Interesse unter den am Kerneingang empfangenen Ereignissen auf. Das im globalen Zeitstempelungskern ausgeführte Verfahren zur Verwendung in automatischen Testsystemen weist ferner einen Schritt auf, in dem, wenn ein Ereignis von Interesse erfasst wird, ein Zeitstempelspeicher angewiesen wird, einen der Taktinformation entsprechenden aktuellen Zustand eines Zeitstempelzählers zu speichern.
-
Gemäß einer Ausführungsform der Erfindung beinhaltet das im globalen Zeitstempelungskern ausgeführte Verfahren zur Verwendung in automatischen Testsystemen die Möglichkeit zum Zurücksetzen des Zeitstempelzählers in Antwort auf eine Rücksetzinformation der Synchronisationsinformation.
-
In einer herkömmlichen automatischen Testeinrichtung werden die Zeitmessungen zwischen den Eingängen oder an einem einzelnen Eingang der dedizierten Zeitmesseinheit (TMU) direkt ausgeführt. Für jede Messung kann ein einzelner Wert zurückgelesen werden.
-
Kurze Beschreibung der Figuren
-
Nachstehend werden einige Ausführungsformen einer erfindungsgemäßen Vorrichtung und/oder erfindungsgemäßer Verfahren anhand von Beispielen unter Bezug auf die beigefügten Zeichnungen beschrieben; es zeigen:
-
1 ein vereinfachtes schematisches Diagramm zum Darstellen einer herkömmlichen Technik für Zeitmessungen in einem automatischen Testsystem (ATE);
-
2 eine vereinfachte schematische Gesamtdarstellung für erfindungsgemäße Systemzeitmessungen;
-
3 ein schematisches Blockdiagramm eines globalen Zeitstempelungsmoduls für erfindungsgemäße Systemzeitmessungen;
-
4 eine vereinfachte schematische Gesamtdarstellung eines globalen Zeitstempelungssystems für erfindungsgemäße Systemzeitmessungen; und
-
5 ein schematisches Blockdiagramm eines globalen Zeitstempelungskerns für erfindungsgemäße Systemzeitmessungen.
-
Ausführliche Beschreibung der bevorzugten Ausführungsformen
-
Nachstehend wir die Erfindung unter Bezug auf bevorzugte Ausführungsformen beschrieben, die den Umfang der vorliegenden Erfindung nicht einschränken, sondern die Erfindung lediglich verdeutlichen sollen. Es sind nicht unbedingt alle der in Verbindung mit den Ausführungsformen beschriebenen Merkmale und Kombinationen für die Erfindung wesentlich.
-
In der vorliegenden Patentschrift bezeichnet ein ”Zustand, in dem ein Element A mit einem Element B verbunden ist” einen Zustand, in dem das Element A und das Element B direkt physisch miteinander verbunden sind, sowie einen Zustand, in dem das Element A und das Element B über andere Elemente, die die elektrische Verbindung nicht beeinflussen, indirekt verbunden sind. Ähnlicherweise bezeichnet ”ein Zustand, in dem ein Element C zwischen dem Element A und dem Element B angeordnet ist” zusätzlich zu dem Zustand, in dem das Element A und das Element C oder das Element B und das Element C direkt miteinander verbunden sind, einen Zustand, in dem die Elemente über weitere Elemente, die die elektrische Verbindung nicht beeinflussen, indirekt verbunden sind.
-
Die nachstehend beschriebenen Ausführungsformen betreffen ein Testsystem und insbesondere ein automatisches Testsystem (ATE) zum Testen eines zu testenden Bauelements (DUT).
-
1 zeigt ein vereinfachtes schematisches Diagramm zum Darstellen einer herkömmlichen Technik für Zeitmessungen in einem ATE-System. Bei dieser herkömmlichen Anordnung zum Ausführen von Zeitmessungen in einem ATE-System sind verschiedene Systemmodule SYSMOD, wie beispielsweise digitale Module, Generatoren/Digitizer für beliebige Wellenformen, programmierbare Spannungs- und Strom(VI)quellen, usw. über ein Load Board mit dem zu testenden Bauelement (DUT) verdrahtet. Innerhalb des ATE-Systems wird eine separate, zentrale Zeitmesseinheit (TMU) bereitgestellt. Die Zeitmesseinheit (TMU) weist eine begrenzte Anzahl von Eingängen IN für Zeitmessungen auf.
-
Jedes DUT-Signal, für das die Zeit gemessen werden soll, ist über eine anwendungsspezifische Relaismatrix mit den TMU-Eingängen IN verdrahtet. Diese Relaismatrix kann durch den ATE-Benutzer auf eine anwendungsspezifische Weise konfiguriert werden. Dadurch wird ein hoher Hardwareaufwand erzeugt und nimmt die Komplexität des Load Board LB in herkömmlichen Systemen zu. Aufgrund der begrenzten Anzahl von Eingängen IN der Zeitmesseinheit (TMU) müssen die Zeitmessungen seriell ausgeführt werden. Diese Tatsache trägt zu längeren Testprogrammlaufzeiten in diesen herkömmlichen Systemen bei.
-
Um diese Probleme zu lösen, wird in der vorliegenden Erfindung eine verteilte Lösung für Zeitmessungen verwendet. Dieser neuartige Systemansatz ist in 2 dargestellt.
-
2 zeigt eine vereinfachte schematische Gesamtdarstellung einer neuartigen Technik für erfindungsgemäße Systemzeitmessungen. Durch die vorliegende Erfindung werden ein Verfahren und eine Vorrichtung für ein System zur verteilten Zeitmessung bereitgestellt. Dieses System ermöglicht komplexe und parallele Zeitmessungen in ATE- oder anderen Präzisionsmesssystemen mit einer Leistungsfähigkeit und einer Auflösung, die an Anwendungsanforderungen spezifisch angepasst sind.
-
Jedes Systemmodul weist eine Zeitmesseinheit (TMU) auf, die mindestens eine der Anzahl von Modul-Ein-/Ausgängen in Richtung zum zu testenden Bauelement (DUT) entsprechende Anzahl von Eingängen IN aufweist. Weil dies ein Merkmal eines globalen Systems ist, wird diese Technik als globale Zeitstempelung bezeichnet. 2 zeigt eine Gesamtdarstellung einer Technik für ein globales Zeitstempelungssystem.
-
Eine parallele Ausführung verschiedener Zeitmessungen ist erforderlich, um den Testdurchsatz hoch und die Testkosten niedrig zu halten. Um die vorstehend beschriebenen Anforderungen zu erfüllen, wird durch die Erfindung ein Verfahren zum Realisieren einer Funktion für eine verteilte Zeitmessung bereitgestellt. Das vorgeschlagene Verfahren verwendet serienmäßig produzierte Komponenten, um die Verwendung teurer dedizierter Zeitmesseinrichtungen zu vermeiden und den Hardwareaufwand so niedrig wie möglich zu halten. Insbesondere wird durch die Erfindung ein verteiltes Zeitmesssystem bereitgestellt, das verschiedene Auflösungen zulässt, die hinsichtlich der Anforderungen der ATE-Kanäle skalierbar sind.
-
Durch die Erfindung wird ein Verfahren für verteilte Zeitmessungen bereitgestellt, das die Synchronisation aller verteilten Zeitmesskomponenten beinhaltet. Zeiten können parallel für alle Kontakte (Pins) aller Geräte gespeichert werden, während Zeitdifferenzen zwischen Ereignissen durch Subtrahieren der gespeicherten Zeiten der verschiedenen Ereignisse berechnet werden können.
-
3 zeigt ein schematisches Blockdiagramm eines globalen Zeitstempelungsmoduls GTSM gemäß einem neuartigen Ansatz für Systemzeitmessungen gemäß einer Ausführungsform.
-
Eine Vorrichtung zur Verwendung in einem automatischen Testsystem weist mehrere Systemmodule SYSMOD auf, wobei jedes Systemmodul SYSMOD eine Zeitmesseinheit TMU aufweist, und wobei jede Zeitmesseinheit TMU ein globales Zeitstempelungsmodul GTSM aufweist. Jedes globale Zeitstempelungsmodul GTSM weist mehrere globale Zeitstempelungskerne GTSC auf.
-
Jeder globale Zeitstempelungskern GTSC weist einen Informationsempfangsabschnitt zum Empfangen mindestens zweier Informationselemente auf, wobei ein erstes Informationselement der empfangenen beiden Informationselemente eine Taktinformation CL_INF aufweist und ein zweites Informationselement der empfangenen beiden Informationselemente eine Synchronisationsinformation SYNC_INF aufweist. Der globale Zeitstempelungskern GTSC weist ferner einen Ereignisempfangsabschnitt zum Empfangen von Ereignissen EV an einem Kerneingang IN auf, wodurch eine synchrone Datenerfassung mehrerer globaler Zeitstempelungskerne GTSC ermöglicht wird.
-
Jeder globale Zeitstempelungskern GTSC weist ferner einen Ereigniserfassungsabschnitt zum Erfassen von Ereignissen von Interesse EV_INT unter den am Kerneingang IN empfangenen Ereignissen EV auf, und einen Anweisungsabschnitt, der einen Zeitstempelspeicher TSM anweist, einen der Taktinformation CL_INF entsprechenden aktuellen Zustand TS eines Zeitstempelzählers TSC zu speichern, wenn ein Ereignis von Interesse EV_INT erfasst wird.
-
Jedes globale Zeitstempelungsmodul GTSM weist ferner einen Zufuhrabschnitt auf, der den mehreren globalen Zeitstempelungskernen GTSC eine gemeinsame Zeitbasis zuführt, wodurch eine synchronisierte Datenerfassung der mehreren Zeitstempelungskerne GTSC ermöglicht wird.
-
In 3 ist die Anzahl der Eingänge IN der Zeitmesseinheit TMU mindestens so groß wie die Anzahl von E/A-Ports des Systemmoduls SYSMOD in Richtung zum zu testenden Bauelement, und vorzugsweise gleicht die Anzahl der Eingänge IN der Zeitmesseinheit TMU der Anzahl von E/A-Ports des Systemmoduls SYSMOD in Richtung zum zu testenden Bauelement.
-
Die Vorrichtung weist ferner einen Skalierungsabschnitt zum Skalieren verschiedener Auflösungen verschiedener Zeitmesseinheiten TMU zum Bereitstellen einer einheitlichen Auflösung auf und kann einen Interpolationsabschnitt zum Interpolieren einer Ereigniszeit zwischen zwei Werten eines Zeitstempelzählers TSC aufweisen.
-
Wie in 3 ferner dargestellt ist, weist die Vorrichtung einen Emulationsabschnitt zum Emulieren analoger Vergleicher zum Vergleichen digitalisierter Werte eines Analogsignals auf, so dass ein Zeitstempel TS durch einen digitalen Vergleicher erzeugt wird, der Digitalwerte eines Analogsignals vergleicht. Außerdem weist die Vorrichtung einen Sammelabschnitt zum Sammeln der gespeicherten Zeitwerte TS mehrerer Zeitmesseinheiten TMU und einen Rechenabschnitt zum Berechnen von Zeitdifferenzen basierend auf den gesammelten Zeitstempelwerten TS auf.
-
Außerdem wird durch die vorliegende Erfindung ein Verfahren zur Verwendung in automatischen Testsystemen bereitgestellt, die mehrere globale Zeitstempelungskerne GTSC aufweisen. Vorzugsweise weist das Verfahren zur Verwendung in automatischen Testsystemen für jedes Systemmodul SYSMOD, das eine Zeitmesseinheit TMU aufweist, mindestens einen globalen Zeitstempelungskern GTSC auf, bevorzugter weist das Verfahren zur Verwendung in automatischen Testsystemen für jedes Systemmodul SYSMOD, das eine Zeitmesseinheit TMU aufweist, einen globalen Zeitstempelungskern GTSC auf.
-
Ein globaler Zeitstempelungskern GTSC führt einen Schritt zum Empfangen mindestens zweier Informationselemente aus, wobei ein erstes Informationselement der empfangenen beiden Informationselemente eine Taktinformation CL_INF aufweist und ein zweites Informationselement der empfangenen beiden Informationselemente eine Synchronisationsinformation SYNC_INF aufweist.
-
Jeder globale Zeitstempelungskern GTSC führt ferner einen Schritt zum Empfangen von Ereignissen EV an einem Kerneingang IN aus, wodurch eine synchronisierte Datenerfassung mehrerer globaler Zeitstempelungskerne GTSC ermöglicht wird.
-
Jeder globale Zeitstempelungskern GTSC führt ferner einen Schritt zum Erfassen von Ereignissen von Interesse EV_INT unter den am Kerneingang IN empfangenen Ereignissen EV aus. Jeder globale Zeitstempelungskern GTSC weist ferner den Schritt auf: Anweisen eines Zeitstempelspeicher TSM zum Speichern eines der Taktinformation CL_INF entsprechenden aktuellen Zustand TS eines Zeitstempelzählers TSC, wenn ein Ereignis von Interesse EV_INT erfasst wird.
-
Die im globalen Zeitstempelungsmodul GTSM ausgeführte Verarbeitung weist ferner das Zuführen eine gemeinsame Zeitbasis zu den mehreren globalen Zeitstempelungskernen GTSC auf, wodurch eine synchronisierte Datenerfassung der mehreren Zeitstempelungskerne GTSC ermöglicht wird.
-
4 zeigt eine vereinfachte schematische Gesamtdarstellung eines globalen Zeitstempelungssystems. Die globalen Zeitstempelungsmodule können einen Eingang in Richtung zu einem beliebigen DUT-E/A-Kontakt des Moduls aufweisen. Eingangssignale der globalen Zeitstempelungsmodule können beliebige Arten von Signalen sein, vorzugsweise Digitalsignale, und am bevorzugtesten Digitalsignale, die durch Vergleicher innerhalb des Moduls selbst erzeugt worden sind.
-
In 4 wird ein Satz aus zwei gemeinsamen Signalen zum Synchronisieren aller globalen Zeitstempelungsmodule verwendet. Dieses Beispiel soll die Erfindung nicht einschränken, sondern es sind auch andere Lösungen zum Synchronisieren globaler Zeitstempelungsmodule möglich. Beispielsweise können mehr als zwei gemeinsame Signale verwendet werden, es kann auch nur ein Signal zum Synchronisieren globaler Zeitstempelungsmodule verwendet werden. Außerdem müssen die verwendeten zwei oder mehr Signale zum Synchronisieren der globalen Zeitstempelungsmodule nicht unbedingt identische Signale sein.
-
Diese Signale sind in 4 ein Signal GTS_CLOCK, ein frei laufendes Taktsignal, das als Zeitbasis für alle globalen Zeitstempelungsmodule verwendet wird, und ein Signal GTS_SYNC, das zum Setzen eines gemeinsamen ”Zeitnullpunktes” für jeden Kanal innerhalb jedes GTS-Moduls im System verwendet wird.
-
Der Kern kann außerdem eine Ereignisauswahleinheit EAU zum Auswählen von am Kerneingang IN empfangenen Ereignissen von Interesse EV_INT aufweisen. Unter Verwendung dieser Einheit kann das Speichern großer Mengen von Zeitereignisdaten vermieden werden, die für den Benutzer nicht von Interesse sind. Im Fall eines gültigen Ereignisses EV am Eingang des Kerns CI erzeugt die Ereignisauswahleinheit EAU einen Schreibbefehl (WRITE) für den Zeitstempelspeicher TSM. Mit einem Schreibbefehl WRITE für die Ereignisauswahleinheit EAU speichert der Zeitstempelspeicher den aktuellen Zustand TS des Zeitstempelzählers TSC, wie in 5 dargestellt ist.
-
Gemäß einer Ausführungsform der Erfindung weist der globale Zeitstempelungskern GTSC in 4 einen Zeitstempelzähler TSC auf, der Flanken des Taktsignals GTS_CLOCK zählt und durch das GTS_SYNC-Signal auf seinen Anfangswert zurückgesetzt werden kann.
-
Jeder Zeitstempelzähler TSC innerhalb des Systems kann zum gleichen Zeitpunkt den gleichen Zeitstempel TS anzeigen. Hierzu kann durch Ereignisse EV, die zum gleichen Zeitpunkt an irgendwelchen Systemkontakten auftreten, veranlasst werden, dass der gleiche Zeitstempel TS in den entsprechenden Zeitstempelspeicher TSM geschrieben wird.
-
5 zeigt schematisch ein Blockdiagramm eines globalen Zeitstempelungskerns GTSC gemäß einer neuartigen Technik für erfindungsgemäße Systemzeitmessungen.
-
Durch die vorliegende Erfindung wird ferner ein Verfahren zur Verwendung in automatischen Testsystemen bereitgestellt, das ein in einem globalen Zeitstempelungskern GTSC ausgeführtes Verfahren zur Verwendung in automatischen Testsystemen mit dem Schritt zum Empfangen mindestens zweier Informationselemente aufweist, wobei ein erstes Informationselement der empfangenen beiden Informationselemente eine Taktinformation CL_INF aufweist und ein zweites Informationselement der empfangenen beiden Informationselemente eine Synchronisationsinformation SYNC_INF aufweist.
-
Das in einem globalen Zeitstempelungskern GTSC ausgeführte Verfahren zur Verwendung in automatischen Testsystemen weist ferner einen Schritt zum Empfangen von Ereignissen EV an einem Kerneingang IN auf, wodurch eine synchronisierte Datenerfassung mehrerer globaler Zeitstempelungskerne GTSC ermöglicht wird.
-
Das in einem globalen Zeitstempelungskern GTSC ausgeführte Verfahren zur Verwendung in automatischen Testsystemen weist ferner einen Schritt zum Erfassen von Ereignissen von Interesse EV_INT unter den am Kerneingang IN empfangenen Ereignissen EV auf.
-
Das in einem globalen Zeitstempelungskern GTSC ausgeführte Verfahren zur Verwendung in automatischen Testsystemen weist ferner den Schritt auf: Anweisen eines Zeitstempelspeicher TSM zum Speichern eines der Taktinformation CL_INF entsprechenden aktuellen Zustand TS eines Zeitstempelzählers TSM, wenn ein Ereignis von Interesse EV_INT erfasst wird.
-
Gemäß einer Ausführungsform der Erfindung weist das in einem globalen Zeitstempelungskern GTSC ausgeführte Verfahren zur Verwendung in automatischen Testsystemen das Merkmal auf, dass der Zeitstempelzähler TSC in Antwort auf eine Rücksetzinformation der Synchronisationsinformation SYNC_INF zurückgesetzt werden kann.
-
Für Fachleute ist leicht ersichtlich, dass Schritte der vorstehend beschriebenen Verfahren durch programmierte Computer ausgeführt werden können. Hierin sind einige Ausführungsformen auch für Programmspeichereinrichtungen, z. B. digitale Datenspeichermedien, vorgesehen, die maschinen- oder computerlesbar sind und auf einer Maschine oder einem Computer ausführbare Programmbefehle codieren, wobei die Befehle einige oder alle Schritte der vorstehend beschriebenen Verfahren ausführen. Die Programmspeichereinrichtungen können z. B. digitale Speicher, magnetische Speichermedien, wie beispielsweise magnetische Platten und Magnetbänder, Festplatten, oder optisch lesbare digitale Datenspeichermedien sein. Die Ausführungsformen sind außerdem für Computer vorgesehen, die dafür programmiert sind, die Schritte der vorstehend beschriebenen Verfahren auszuführen.
-
In der Beschreibung und in den Zeichnungen sind lediglich die Prinzipien der Erfindung dargestellt. Fachleute werden in die Lage versetzt, verschiedene Anordnungen zu entwickeln, die, obgleich diese hierin nicht explizit beschrieben oder dargestellt ist, die Prinzipien der Erfindung beinhalten und innerhalb des Umfangs der Erfindung eingeschlossen sind. Außerdem sind alle hierin aufgeführten Beispiele prinzipiell ausdrücklich für didaktische Zwecke gedacht, um den Leser beim Verständnis der Prinzipien der Erfindung und der Konzepte zu unterstützen, die durch den (die) Erfinder beigetragen wurden, um die Entwicklung auf dem Fachgebiet zu voranzubringen, und die die Erfindung nicht auf die spezifisch angegebenen Beispiele und Bedingungen beschränken sollen. Außerdem sollen alle Angaben bezüglich Prinzipien, Aspekten und Ausführungsformen der Erfindung sowie spezifischer Beispiele davon auch äquivalente Ausführungsformen einschließen.
-
Die Funktionen der in den Figuren dargestellten verschiedenen Elemente können durch die Verwendung dedizierter Hardware sowie von Hardware bereitgestellt werden, die dazu geeignet ist, Programme in Verbindung mit geeigneter Software auszuführen. Insofern die Funktionen durch einen Prozessor bereitgestellt werden, können sie durch einen einzelnen dedizierten Prozessor, durch einen einzelnen gemeinsam genutzten Prozessor (Shared Processor) oder durch mehrere individuelle Prozessoren bereitgestellt werden, von denen einige gemeinsam genutzte Prozessoren sein können. Außerdem soll die explizite Verwendung des Ausdrucks ”Prozessor” oder ”Controller” nicht ausschließlich Hardware bezeichnen, die dazu geeignet ist Programme auszuführen, sondern kann implizit, ohne Einschränkung, digitale Signalpozessor-(DSP)Hardware, einen Netzwerkprozessor, eine anwendungsspezifische integrierte Schaltung (ASIC), ein feldprogrammierbares Gate-Array (FPGA), einen Festwertspeicher (ROM) zum Speichern von Programmen, einen Direktzugriffsspeicher (RAM) und einen nichtflüchtigen Speicher beinhalten. Es kann auch andere handelsübliche und/oder benutzerdefinierte Hardware verwendet werden. Ähnlicherweise sind alle in den Figuren dargestellten Schalter nur konzeptionell. Ihre Funktion kann durch die Verarbeitung einer Programmlogik, durch dedizierte Logik, durch Wechselwirkung zwischen einer Programmsteuerung und dedizierter Logik oder sogar manuell implementiert werden, wobei die spezifische Technik durch den Benutzer auswählbar ist, wie aus dem Kontext genauer hervorgeht.
-
Fachleuten sollte klar sein, dass jegliche hierin dargestellten Blockdiagramme konzeptionelle Ansichten erläuternder Schaltungen zeigen, die die Prinzipien der Erfindung enthalten. Ähnlicherweise ist klar, dass jegliche Ablaufdiagramme, Flussdiagramme, Zustandübergangsdiagramme, Pseudocodes und dergleichen verschiedene Prozesse darstellen, die in einem computerlesbaren Medium substanziell dargestellt werden können und durch einen Computer oder Prozessor ausgeführt werden, unabhängig davon, ob ein derartiger Computer oder Prozessor explizit dargestellt ist oder nicht.
