JP2008202956A - 半導体試験装置 - Google Patents

Abstract

【課題】ピンエレクトロニクスカードを交換する度にタイミングを再調整しなければならず、またピンエレクトロニクスカードの端子とファンクションリレー間のタイミング補正を別に実行しなければならなかった。
【解決手段】基準ドライバ４２、基準比較器４３、タイミングを測定するタイミング発生・測定部１２を具備し、基準ドライバ４２の出力端とピンエレクトロニクスカード３０の端子間、および基準比較器４３の入力端とピンエレクトロニクスカード３０の端子間の線路長を等しくしたスキュー調整ボード４０をピンエレクトロニクスカード３０の端子に接続して補正値を算出し、この補正値をピンエレクトロニクスカード３０毎に保存するようにしたので、ピンエレクトロニクスカード３０を交換しても再度タイミング調整を行う必要がなく、かつピンエレクトロニクスカード３０の端子とファンクションリレー１６間のタイミング補正を行う必要がない。
【選択図】図１

Description

本発明は、タイミング調整が容易で、かつピンエレクトロニクスカードを交換しても、再度タイミング調整を行う必要がない半導体試験装置に関するものである。

図２にＬＳＩ等の半導体を試験する半導体試験装置の構成を示す。半導体試験装置には複数枚のピンエレクトロニクスカード１０が内蔵されている。これらのピンエレクトロニクスカード１０には、同じ構成を有する複数のブロック１１ａ〜１１ｎが配置されている。１つのブロックはタイミング発生・測定部１２、補正部１３、ドライバ１４、比較器１５およびリレー１６〜１８で構成されている。ドライバ１４の出力はリレー１６を経由して被測定半導体のピンに印加される。Ａａ〜Ａｎはそれぞれブロック１１ａ〜１１ｎのピンエレクトロニクスカード１０における出力点である。

被測定半導体には同じタイミングで信号を印加し、また同じタイミングで信号を取得しなければならない。そのため、次の補正を行い、信号印加、取り込みのタイミングを保証している。

ドライバ１４の出力は、リレー１７、１８およびリレーマトリックス２３を経由して基準比較器２２に入力される。タイミング発生・測定部２０はこの基準比較器２２の出力を取り込み、基準タイミングからの時間を測定し、ピンエレクトロニクスカード１０の出力の相対誤差を０にするような補正値を算出して、補正値記憶部２４に格納する。この補正値記憶部２４に格納された値は補正部１３に入力される。補正部１３はこの補正値を用いてドライバ１４のタイミングを補正する。

基準ドライバ２１の出力はリレーマトリックス２３、リレー１７、１８を経由して比較器１５に入力される。タイミング発生・測定回路１２はこの比較器１５の出力を取り込み、基準タイミングからの時間を測定し、ピンエレクトロニクスカード１０入力の相対誤差を０にするような補正値を算出して、補正値記憶部２４に保存する。補正部１３はこの補正値によって、ピンエレクトロニクスカード１０入力の相対誤差が０になるように補正する。

前記の補正値算出は、ピンエレクトロニクスカードに搭載されているブロック１１ａ〜１１ｎ毎に行わなければならない。ピンエレクトロニクスカードの搭載枚数をＭ枚、１枚のピンエレクトロニクスカードに搭載されているブロックの数をＮ個とすると、Ｍ×Ｎ回の補正値算出を行い、ピンエレクトロニクスカード毎、ブロック毎のタイミングのずれを補正している。

しかしながら、このような補正を行っても、リレー１６からピンエレクトロニクスカードの出力点Ａｐ（ｐ＝１〜ｎ）までの補正を行うことはできない。この補正を行うためには、高速パルス信号を出力し、その反射を測定するＴＤＲ(time Domain Reflectometry)法などを用いて、別に補正値を測定しなければならないという課題があった。

また、全てのピンエレクトロニクスカードの補正値を一括して保存しているために、ピンエレクトロニクスカードを交換したときに、再度タイミング調整を行わなければならないという課題もあった。

従って本発明の目的は、リレー１６からピンエレクトロニクスカードの出力点までの補正が不要であり、かつピンエレクトロニクスカードを交換しても、再度タイミング調整を行う必要がない半導体試験装置を提供することにある。

このような課題を解決するために、本発明のうち請求項１記載の発明は、複数のピンエレクトロニクスカードを有し、被測定半導体との間で信号の授受を行い前記被測定半導体を試験する半導体試験装置において、
前記各ピンエレクトロニクスカードには、自身で使用するタイミング補正値を格納したことを特徴とする。

請求項２記載の発明は、
被測定半導体との間で信号の授受を行い前記被測定半導体を試験する半導体試験装置において、
被測定半導体に信号を出力し、この被測定半導体の出力信号を取り込んで処理する機能を有し、
補正値が格納される補正値記憶部と、
外部に信号を出力するドライバと、外部から取り込んだ信号のレベルを比較する比較器と、前記補正値記憶部に格納された補正値を用いて前記ドライバおよび前記比較器のタイミングを補正する補正部と、前記ドライバにタイミング信号を出力し、前記比較器の出力信号のタイミングを測定して、相対誤差が最小になる補正値を算出して前記補正値記憶部に格納するタイミング発生・測定部で構成される複数のブロックと、
を具備した複数のピンエレクトロニクスカードと、
前記ピンエレクトロニクスカードの端子に接続され、基準信号を出力する基準ドライバと、前記ピンエレクトロニクスカードの出力信号が入力され、そのレベルを比較する基準比較器と、前記基準ドライバに基準信号を出力し、前記基準比較器の出力から相対誤差が最小になる補正値を算出して接続されたピンエレクトロニクスカード内の補正値記憶部に格納するタイミング発生・測定部とを具備し、前記基準ドライバの出力端と前記ピンエレクトロニクスカードの端子間の線路長と前記基準比較器の入力端と前記ピンエレクトロニクスカードの端子間の線路長が等しくなるようにされたスキュー調整ボードと、
を具備したものである。追加の補正が必要なく、かつピンエレクトロニクスカードを交換しても再調整を要しない。

請求項３記載の発明は、請求項２記載の発明において、
前記スキュー調整ボードはリレーマトリックスを内蔵し、このリレーマトリックスを経由してピンエレクトロニクスカードに信号を配信し、またピンエレクトロニクスカードから所望の信号を取り込むようにしたものである。ピンエレクトロニクスカードの任意の端子に信号を出力でき、また信号を取り込むことができる。

以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１から請求項３の発明によれば、基準ドライバと基準比較器、タイミング発生・測定部を具備し、基準ドライバの出力端とピンエレクトロニクスカードの端子間の線路長と基準比較器の入力端とピンエレクトロニクスカードの端子間の線路長が等しくなるように調整されたスキュー調整ボードをピンエレクトロニクスカードの端子に接続し、ピンエレクトロニクスカードのタイミングの相対誤差が最小になるような補正値を算出して、この補正値をピンエレクトロニクスカード毎に保存するようにした。

自身で使用する補正値をピンエレクトロニクスカード毎に格納するようにしたので、ピンエレクトロニクスカードを交換しても再度タイミング補正を行う必要がなくなるという効果がある。

また、ピンエレクトロニクスカードの端子にスキュー調整ボードを接続して測定した結果を用いて補正値を算出するようにしたので、ピンエレクトロニクスカードの端子と、この端子とドライバ／比較器を接続しまた切り離すリレー間のタイミング補正を行う必要がなくなるという効果もある。

以下本発明を、図面を用いて詳細に説明する。図１は本発明に係る半導体試験装置の一実施例を示す構成図である。なお、図２と同じ要素には同一符号を付し、説明を省略する。図１において、３０はピンエレクトロニクスカードであり、ブロック３１ａ、３１ｂ、３１ｃ〜３１ｎおよび補正値記憶部３２で構成されている。Ａａ〜Ａｎはそれぞれピンエレクトロニクスカード１０における、ブロック３１ａ〜３１ｎの出力点である。なお、ピンエレクトロニクスカード３０は複数枚（例えばＭ枚）用いられる。

ブロック３１ａ〜３１ｎは同じ構成を有しており、タイミング発生・測定部１２、補正部１３、ドライバ１４、比較部１５およびリレー１６で構成されている。ドライバ１４の出力はリレー１６を介してピンエレクトロニクスカード１０の外部に出力される。外部からの入力はリレー１６を経由して比較器１５に入力され、この比較器１５の出力は補正部１３に入力される。

タイミング発生・測定部１２には基準クロックおよび比較器１５の出力が入力され、補正値が演算される。この補正値は補正値記憶部３２に出力、記憶される。補正部１３には補正値記憶部３２に記憶された補正値が入力され、この補正値によってドライバ１４および比較器１５のタイミングを補正する。

４０はスキュー調整ボードであり、ピンエレクトロニクスカード３０の端子に接続される。スキュー調整ボード４０はタイミング発生・測定部４１、基準ドライバ４２、基準比較器４３およびリレーマトリックス４４で構成されている。基準ドライバ４２の出力信号はリレーマトリックス４４を経由して各ピンエレクトロニクスカード３０に入力される。また、ピンエレクトロニクスカード３０からの信号は基準比較器４３に入力され、この基準比較器４３の出力はタイミング発生・測定部４１に入力される。さらに、ピンエレクトロニクスカード３０の出力端から基準ドライバ４２の出力端までの線路長と、ピンエレクトロニクスカード３０の出力端から基準比較器４３の入力端までの線路長が同じ長さになるように調整されている。

次に、この実施例の動作を説明する。タイミング発生・測定部１２から出力されたタイミング信号はドライバ１４に入力される。このドライバ１４の出力はリレー１６およびリレーマトリックス４４を経由して基準比較器４３に入力される。この基準比較器４３の出力はタイミング発生・測定部４１に入力される。タイミング発生・測定部４１は基準タイミングからの時間を測定し、保存する。この測定をＮ回（Ｎはピンエレクトロニクスカード３０に配置されているブロック３１ａ〜３１ｎの数）行い、それぞれのブロック出力の相対誤差が０または最小になる補正値を演算し、補正値記憶部３２に格納する。

また、タイミング発生・測定部４１から出力された基準信号は基準ドライバ４２に入力され、この基準ドライバ４２の出力はリレーマトリックス４４、リレー１６を経由して比較部１５に入力される。この比較部１５の出力はタイミング発生・測定部１２に入力される。タイミング発生・測定部１２は基準タイミングからの時間を測定して保存する。ブロック３１ａ〜３１ｎ内のタイミング発生・測定部１２でこの時間測定が行われるので、合計Ｎ回の測定が実行される。ブロック３１ａ〜３１ｎ内のタイミング発生・測定部１２は、測定されたＮ個の時間から相対誤差が０または最小になる補正値を演算し、この補正値を補正値記憶部３２に格納する。

ブロック３１ａ〜３１ｎ内の補正部１３は、補正値記憶部３２に記憶された前記２つの補正値を読み出し、これらの補正値に基づいてドライバ１４および比較器１５のタイミングを補正する。

使用されるピンエレクトロニクスカードの枚数をＭ、１枚のピンエレクトロニクスカードに配置されているブロックの数をＮとすると、Ｍ×Ｎ個のドライバ１４と比較器１５のタイミングは基準ドライバ４２と基準比較器４３を基準として相対的にタイミング補正される。

このように、この実施例ではピンエレクトロニクスカードの端子にタイミング発生・測定部４１、基準ドライバ４２および基準比較器４３が搭載されているスキュー調整ボード４０を接続し、このスキュー調整ボード４０を用いてピンエレクトロニクスカード内に配置されている複数のドライバおよび比較器の相対的なタイミングが０または最小になるような補正値を求め、この補正値をピンエレクトロニクスカード毎に記憶するようにした。これにより、リレー１６と出力点Ａｘ（ｘ＝ａ〜ｎ）間のタイミング補正が不要になり、かつピンエレクトロニクスカードを交換しても、再度タイミング調整を行う必要がなくなる。

本発明の一実施例を示す構成図である。 従来の半導体試験装置の構成図である。

符号の説明

１２、４１ タイミング発生・測定部
１３ 補正部
１４ ドライバ
１５ 比較器
１６ リレー
３０ ピンエレクトロニクスカード
３１ａ〜３１ｎ ブロック
３２ 補正値記憶部
４０ スキュー調整ボード
４２ 基準ドライバ
４３ 基準比較器
４４ リレーマトリックス

Claims (3)

1. 複数のピンエレクトロニクスカードを有し、被測定半導体との間で信号の授受を行い前記被測定半導体を試験する半導体試験装置において、
   前記各ピンエレクトロニクスカードには、自身で使用するタイミング補正値を格納したことを特徴とする半導体試験装置。
2. 被測定半導体との間で信号の授受を行い前記被測定半導体を試験する半導体試験装置において、
   被測定半導体に信号を出力し、この被測定半導体の出力信号を取り込んで処理する機能を有し、
   補正値が格納される補正値記憶部と、
   外部に信号を出力するドライバと、外部から取り込んだ信号のレベルを比較する比較器と、前記補正値記憶部に格納された補正値を用いて前記ドライバおよび前記比較器のタイミングを補正する補正部と、前記ドライバにタイミング信号を出力し、前記比較器の出力信号のタイミングを測定して、相対誤差が最小になる補正値を算出して前記補正値記憶部に格納するタイミング発生・測定部で構成される複数のブロックと、
   を具備した複数のピンエレクトロニクスカードと、
   前記ピンエレクトロニクスカードの端子に接続され、基準信号を出力する基準ドライバと、前記ピンエレクトロニクスカードの出力信号が入力され、そのレベルを比較する基準比較器と、前記基準ドライバに基準信号を出力し、前記基準比較器の出力から相対誤差が最小になる補正値を算出して接続されたピンエレクトロニクスカード内の補正値記憶部に格納するタイミング発生・測定部とを具備し、前記基準ドライバの出力端と前記ピンエレクトロニクスカードの端子間の線路長と前記基準比較器の入力端と前記ピンエレクトロニクスカードの端子間の線路長が等しくなるようにされたスキュー調整ボードと、
   を具備したことを特徴とする半導体試験装置。
3. 前記スキュー調整ボードはリレーマトリックスを内蔵し、このリレーマトリックスを経由してピンエレクトロニクスカードに信号を配信し、またピンエレクトロニクスカードから所望の信号を取り込むようにしたことを特徴とする請求項２記載の半導体試験装置。

Images