TWI426287B - 複雜時間量測的方法與裝置 - Google Patents
複雜時間量測的方法與裝置 Download PDFInfo
- Publication number
- TWI426287B TWI426287B TW100122439A TW100122439A TWI426287B TW I426287 B TWI426287 B TW I426287B TW 100122439 A TW100122439 A TW 100122439A TW 100122439 A TW100122439 A TW 100122439A TW I426287 B TWI426287 B TW I426287B
- Authority
- TW
- Taiwan
- Prior art keywords
- information
- time stamp
- event
- global
- time
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Debugging And Monitoring (AREA)
Description
本申請案主張2010年7月12日申請之美國臨時申請案第61/363,515號及美國非臨時申請案第13/013,495號之申請日期的權益,所述兩個申請案之內容以引用之方式併入本文中。
本發明是關於用於測試積體電路之自動測試設備(ATE)。
在ATE中,對於量測受測試元件(DUT)之不同接腳(pins)上的信號之間的複雜時序(timing)關係存在不斷增多的需求。對於測試混合式信號元件而言,尤其如此。在相當不確定的且鬆散地與不同ATE器具所產生之刺激有關的信號之間必須進行許多時間量測。這些時間量測顯著限制測試通過量(throughput)且抬高測試成本。
在此背景下,本發明之一或多個實施例的目標為提供一種ATE及供ATE中使用之方法,其解決以上所提及之問題中之至少一者。
此目標可由根據獨立項之裝置及方法達成。在附屬項中給出較佳實施例。
詳言之,所述目標是由一種裝置來達成,所述裝置包括多個系統模組,藉以系統模組包括時間量測單元
(TMU),且藉以所述時間量測單元包括全域時戳模組且所述全域時戳模組包括多個全域時戳核心。
所述全域時戳核心包括資訊接收部分,其用於接收至少兩個資訊,藉以使所接收之兩個資訊之第一資訊含有時脈資訊且所接收之兩個資訊之第二資訊含有同步資訊。所述全域時戳核心進一步包括事件接收部分,其用於在核心輸入事件時進行接收,從而允許多個全域時戳核心之同步資料擷取。所述全域時戳核心進一步包括:事件判定部分,其用於自出現於所述核心輸入上之所接收事件來判定所關注事件;及命令部分,其用於在判定了所關注事件時命令時戳記憶體記錄時戳計數器之當前狀態,所述當前狀態對應於所述時脈資訊。
所述全域時戳模組進一步包括供應部分,其用於對所述多個全域時戳核心供應共同時基,藉此引起所述多個全域時戳核心之同步資料擷取。
在電子元件且尤其在同步數位電路中,時脈資訊為特定類型之信號,其可在低狀態與高狀態之間振盪且可用以協調各電路之動作。時脈資訊是(例如)由時脈產生器產生。儘管使用更複雜之配置,但最常見之時脈信號呈具有50%占空比(duty cycle)之方波的形式,通常具有固定、恆定之頻率。將所述時脈資訊及/或時脈信號用於同步之電路可在時脈循環之上升邊緣、下降邊緣或在雙資料速率之情形下於時脈循環之上升邊緣及下降邊緣兩者處變為作用中(active)。
可存在廣泛的多種同步資訊的頻譜(spectrum),其包含同步開始之時間、同步所用之時間、何種訂用(subscription)得以同步、所述訂用之狀態、用於處理資料之時間,及更多項目。因此,本發明以如下方式解決分散式時間量測組件之同步的目標:較佳使多個全域時戳核心之資料擷取是在時間同步的情況下完成。
ATE中之同步有可能以不同方式進行。一種簡單方式由藉由使用(例如)「星狀觸發器」來執行自觸發器源至觸發器目的地或目的地的集合的高頻寬信號路徑組成。此觸發機制藉由針對各種目的地之大量個別纜線或某種「觸發匯流排」而併入類比多工器及選擇器。另一種方式由向量同步(「致能(enable)器具」或EINST)組成,所述向量同步取決於單一定序器(sequencer)及貫穿含有EINST符記之序列控制向量的測試器之分佈。
數位時間基準使系統時脈與向量時間之間的準確地以數位方式控制之相關致能(enable)。此程序可概述為如下:在測試中第一向量在時脈循環邊界上開始,每一後續向量在正好為所有先前向量時間之總和的稍後時間處開始,且每一後續向量之開始時間是由特定時脈循環及此循環之一部分(fraction)來定義。
核心輸入事件可為在測試期間由DUT引起之任何事件,而所關注事件較佳為由ATE或ATE之一些部分判定的來自正發生之核心輸入事件中的尤其有用之事件。
共同時基可為所述時脈資訊自身、所述時脈資訊之一
部分、所述同步資訊自身、所述同步資訊之一部分、以上資訊之任何組合或此等資訊之部分,或幫助使所述多個全域時戳核心之資料擷取同步的任何其他有用資訊。
可並行地在整個系統內之任何引起關注的信號上記錄事件之時戳,且並行地記錄所述時戳。接著可直接藉由計算不同時戳記錄之時差而執行時間量測。
歸因於記錄程序之並行本質,可並行地記錄許多不同時戳(例如,時間值)。在單一測試循環(通常由數位型樣驅動)之後,可能已記錄所有絕對量測。系統控制器接著可收集所有所需時戳且計算任何所需的相對時序結果。
以上所描述之方法可顯著縮短測試DUT所需要之測試時間。即使在多位點(multi-site)應用中,亦存在與單位點應用相比較而言非常有限之額外負擔。測試時間之附加可藉由讀回不同DUT之時戳值以及最終對結果進行計算來引起。本發明可因此導致在維持高的測試通過量的同時執行複雜時間量測。除了測試時間的改良以外,所描述之裝置亦可簡化負載板設計、減少負載板之成本且改良可靠性。
在本發明之實施例中,時間量測單元之輸入的數目至少與系統模組之朝向受測試元件之I/O埠的數目一樣多,較佳是與系統模組之朝向受測試元件之I/O埠的數目相同。
在本發明之另一實施例中,所述裝置包括按比例調整部分,其用於按比例調整不同時間量測單元之不同解析度
以提供統一的解析度。在本發明之另一實施例中,所述裝置包括內插部分,其用於將事件時間內插於時戳計數器之兩個值之間。
在本發明之又一較佳實施例中,所述裝置包括仿真部分(emulating section),其用於仿真用於比較類比信號之數位化值之類比比較器,藉以由比較類比信號之數位值之數位比較器來產生時戳。
所描述之系統架構並不限於跨所有全域時戳模組及全域時戳核心之相同硬體。時戳計數器可設計成針對不同信號群組而具有不同解析度。可以比數位接腳之比較器之解析度低的解析度來記錄慢信號(例如,電壓/電流(VI)源之信號比較器)。模組韌體或驅動器軟體可將不同硬體之不同解析度按比例調整為統一的解析度。因此,工作量可按比例來調整且具有(例如)可由不同元件來處置較低解析度信號及較高解析度信號之優勢,此情形可導致元件複雜性之進一步減小且因此導致測試成本之減少。
對於高解析度時間量測而言,全域時戳核心可含有額外之高解析度時間量測硬體。此硬體可將事件時間內插於全域時戳計數器之兩個鄰近值之間。高解析度時間量測硬體之值可與全域時戳計數器值一起儲存。
可存在如下情形:時戳是由除了如所描述之類比比較器及硬體以外之其他方法(例如,在無類比比較器可用之情況下,在以數位方式控制之VI源處)導出。相應地,功能性然後可由數位比較器來仿真(emulated),所述數位比
較器比較類比信號之數位化值且產生數位時戳。
在本發明之另一實施例中,所述裝置包括收集部分,其用於收集所述多個時間量測單元之經記錄之當前狀態(時戳值)。在本發明之又一實施例中,所述裝置包括計算部分,其用於基於所收集之時戳值來計算時差。
此外,本發明之目標是由一種供自動測試設備中使用之方法來達成,所述自動測試設備包括多個全域時戳核心。對於含有時間量測單元之每一系統模組而言,較佳的是供自動測試設備中使用之所述方法包括至少一全域時戳核心,對於含有時間量測單元之每一系統模組而言,更佳的是供自動測試設備中使用之所述方法包括一全域時戳核心。
所述全域時戳核心包括接收至少兩個資訊之步驟,藉以使所接收之兩個資訊之第一資訊含有時脈資訊,且所接收之兩個資訊之第二資訊含有同步資訊。
所述全域時戳核心進一步包括在核心輸入事件時進行接收的步驟,從而允許多個全域時戳核心之同步資料擷取。所述全域時戳核心進一步包括自出現於所述輸入核心上之所接收事件來判定所關注事件的步驟。所述全域時戳核心進一步包括以下步驟:在判定了所關注事件時,命令時戳記憶體記錄時戳計數器之當前狀態,所述當前狀態對應於時脈資訊。所述全域時戳模組方法進一步包括對所述多個全域時戳核心供應共同時基,從而引起所述多個全域時戳核心之同步資料擷取。
本發明之目標另外由一種供自動測試設備中使用之方法來達成,所述方法包括供自動測試設備中使用之全域時戳核心方法,所述全域時戳核心方法包括接收至少兩個資訊之步驟,藉以使所接收之兩個資訊之第一資訊含有時脈資訊且所接收之兩個資訊之第二資訊含有同步資訊。供自動測試設備中使用之所述全域時戳核心方法進一步包括有在核心輸入事件時進行接收的步驟,從而允許多個全域時戳核心之同步資料擷取。供自動測試設備中使用之所述全域時戳核心方法進一步包括自出現於所述核心輸入上之所接收事件來判定所關注事件的步驟。供自動測試設備中使用之所述全域時戳核心方法進一步包括有在判定了所關注事件時命令時戳記憶體記錄時戳計數器之當前狀態的步驟,所述當前狀態對應於所述時脈資訊。
在本發明之一實施例中,供自動測試設備中使用之所述全域時戳核心方法包括:可回應於所述同步資訊之重設資訊而重設所述時戳計數器。
在習知的自動測試設備內,所述時間量測是直接在專用TMU之各輸入之間執行、或在專用TMU之單一輸入上執行。對於每一量測而言,可讀回單一值。
現將僅藉由實例且參看隨附圖式來描述根據本發明之實施例之裝置及/或方法的一些實施例。
現將參看較佳實施例來描述本發明,所述實施例並不意欲限制本發明之範疇,而是用於例示本發明。在實施例
中描述之所有特徵及其組合並非皆為本發明所必不可少者。
在本說明書中,「部件A連接至部件B之條件」是指部件A及部件B以實體方式(physically)彼此直接連接的條件,且是指部件A及部件B經由不影響電性連接之其他部件而間接連接的條件。類似地,除了部件A與部件C或部件B與部件C直接彼此連接的條件以外,「部件C設於部件A與部件B之間的條件」亦是指所述部件經由不影響電性連接之其他部件而間接連接的條件。
以下所解釋之實施例是關於測試設備,且更具體而言,是關於用於測試受測試元件DUT的自動測試設備ATE。
圖1示意性地說明展示用於ATE中之時間量測之習知方法的簡化圖。在用於進行ATE中之時間量測的此習知設置中,不同的系統模組SYSMOD(如,數位模組、任意波形產生器/數位化器、可程式化電壓及電流(VI)源,等)經由負載板而接線至DUT。在ATE內存在可用之單獨的中央時間量測單元TMU。所述TMU含有用於時間量測之有限數目個的輸入IN。
必須針對其量測時間之任何DUT信號是經由特殊應用繼電器矩陣(relay matrix)而接線至TMU輸入IN。此繼電器矩陣可由ATE使用者以特殊應用方式來建立。此引起大量硬體工作量且增加先前技術系統中之負載板LB的複雜性。歸因於TMU之輸入IN的有限數目,必須連續地進
行時間量測。此事實促成彼等先前技術系統中較長的測試程式執行時間。
為了克服此等問題,本發明將分散式解決方案用於時間量測。在圖2中概述此新的系統方法。
圖2示意性地說明展示對用於根據本發明之系統時間量測之新方法之綜述的簡化圖。本發明描述用於分散式時間量測系統之方法及裝置。此系統允許ATE或其他準確量測設備中的複雜且並行之時間量測,其具有針對應用要求而修整之工作量及解析度。
每一系統模組含有TMU,所述TMU具有至少與至DUT之模組I/O之數目一樣多的輸入IN。因為此為全域系統特徵,所以此方法將被稱為全域時戳。圖2展示對全域時戳系統方法的綜述。
需要並行執行不同的時間量測以便保持測試通過量高且測試成本低。為了解決以上所描述之要求,本發明概述一種實現分散式時間量測功能的方法。所提議之方法使用現成的組件以便避免使用昂貴之專用時間量測元件且保持硬體工作量儘可能低。特定而言,本發明描述一種分散式時間量測系統,其允許可針對ATE通道之要求而按比例調整的不同解析度。
本發明描述一種分散式時間量測方法,其包含使所有分散式時間量測組件同步。可在所有器具之所有接腳上並行地記錄時間,同時可藉由減去不同事件之經記錄時間來計算各事件之間的時差。
圖3示意性地說明用於根據實施例之系統時間量測的新方法之全域時戳模組GTSM的方塊圖。
供自動測試設備中使用之裝置包括多個系統模組SYSMOD,藉以使系統模組SYSMOD包括時間量測單元TMU且藉以使所述時間量測單元TMU包括全域時戳模組GTSM。所述全域時戳模組GTSM包括多個全域時戳核心GTSC。
所述全域時戳核心GTSC包括資訊接收部分,其用於接收至少兩個資訊,藉以使所接收之兩個資訊之第一資訊含有時脈資訊CL_INF,且使所接收之兩個資訊之第二資訊含有同步資訊SYNC_INF。所述全域時戳核心GTSC進一步包括事件接收部分,其用於在核心輸入IN事件EV時進行接收,從而允許多個全域時戳核心GTSC之同步資料擷取。
所述全域時戳核心GTSC進一步包括:事件判定部分,其用於自出現於所述核心輸入IN上之所接收事件EV來判定所關注事件EV_INT;以及命令部分,其用於在判定了所關注事件EV_INT時命令時戳記憶體TSM記錄時戳計數器TSC之當前狀態(時戳值TS),所述當前狀態(時戳值TS)對應於時脈資訊CL_INF。
所述全域時戳模組GTSM進一步包括供應部分,其用於對所述多個全域時戳核心GTSC供應共同時基,藉此引起所述多個全域時戳核心GTSC之同步資料擷取。
在圖3中,所述裝置包括時間量測單元TMU之輸入
IN的數目至少與系統模組SYSMOD之朝向受測試元件之I/O埠的數目一樣多,較佳地,時間量測單元TMU之輸入IN的數目與系統模組SYSMOD之朝向受測試元件之I/O埠的數目相同。
所述裝置進一步包括一按比例調整部分(scaling section),其用於按比例調整不同時間量測單元TMU之不同解析度以用於提供統一的解析度,且所述裝置可包括內插部分,其用於將事件時間內插於時戳計數器TSC之兩個值之間。
如自圖3進一步可看出,所述裝置包括仿真部分,其用於仿真用於比較類比信號之數位化值之類比比較器,藉以由比較類比信號之數位值之數位比較器來產生時戳TS。另外,所述裝置包括:收集部分,其用於收集所述多個時間量測單元TMU之經記錄的時戳值TS;以及計算部分,其用於基於所述經收集之時戳值TS來計算時差。
此外,本發明提供一種供自動測試設備中使用之方法,所述自動測試設備包括多個全域時戳核心GTSC。對於含有時間量測單元TMU之每一系統模組SYS_MOD而言,較佳的是供自動測試設備中使用之所述方法包括至少一全域時戳核心GTSC,對於含有時間量測單元TMU之每一系統模組SYS_MOD而言,更佳的是供自動測試設備中使用之所述方法包括一個全域時戳核心GTSC。
全域時戳核心GTSC包括接收至少兩個資訊之步驟,藉以使所接收之兩個資訊之第一資訊含有時脈資訊
CL_INF,且所接收之兩個資訊之第二資訊含有同步資訊SYNC_INF。
所述全域時戳核心GTSC進一步包括有在核心輸入IN事件EV時進行接收的步驟,從而允許多個全域時戳核心GTSC之同步資料擷取。
所述全域時戳核心GTSC進一步包括自出現於所述核心輸入IN上之所接收事件EV來判定所關注事件EV_INT的步驟。所述全域時戳核心GTSC進一步包括以下步驟:在判定了所關注事件EV_INT時,命令時戳記憶體TSM記錄時戳計數器TSC之當前狀態(時戳值TS),所述當前狀態(時戳值TS)對應於時脈資訊CL_INF。
所述全域時戳模組GTSM方法進一步包括對所述多個全域時戳核心GTSC供應共同時基,從而引起所述多個全域時戳核心GTSC之同步資料擷取。
圖4示意性地說明展示全域時戳系統綜述的簡化圖。所述全域時戳模組可含有至所述模組之任何DUT I/O接腳的一個輸入。至全域時戳模組之輸入可為任何種類之信號,較佳為數位信號,最佳為已由所述模組自身內之比較器產生之數位信號。
在圖4中,使用兩個共同信號之集合使所有全域時戳模組同步。此實例並非對本發明之限制,因為用於使全域時戳模組同步的不同解決方案是有可能的。舉例而言,可使用兩個以上的共同信號,以及僅一個信號可用於使全域時戳模組同步。又,為了使全域時戳模組同步而使用的兩
個或兩個以上信號不必為相同信號。
在圖4中,此等信號為:GTS_CLOCK,其為用作任何全域時戳模組之時基的自由運行時脈信號;以及GTS_SYNC信號,其用以針對系統中之任何GTS模組內的任何通道來設定共同的「時間零」點。
所述核心亦可含有一種事件與預備(arming)單元EAU,其用以選擇出現於核心輸入IN上之所關注事件EV_INT。使用此單元,有可能避免記錄使用者並不關注之大量的時間事件資料。在核心CI之輸入上之有效事件EV的情形下,該事件與預備單元EAU產生至時戳記憶體TSM之寫入命令。如在圖5中可看出,藉由該事件與預備單元EAU的寫入命令WRITE,所述時戳記憶體TSM記錄時戳計數器TSC之當前狀態(時戳值TS)。
在本發明之實施例中,圖4中之全域時戳核心GTSC含有時戳計數器TSC,所述時戳計數器TSC對GTS_CLOCK邊緣計數且可由GTS_SYNC信號重設至其初始值。
所述系統內之任何時戳計數器TSC可同時展示同一時戳TS。因此,同時出現於任何系統接腳上之事件EV可使同一時戳TS被寫入至有關的時戳記憶體TSM。
圖5示意性地說明用於根據本發明之系統時間量測的新方法之全域時戳核心GTSC的方塊圖。
本發明進一步提供一種供自動測試設備中使用之方法,所述方法包括供自動測試設備中使用之全域時戳核心
GTSC方法,所述全域時戳核心GTSC方法包括接收至少兩個資訊之步驟,藉以使所接收之兩個資訊之第一資訊含有時脈資訊CL_INF且所述所接收之兩個資訊之第二資訊含有同步資訊SYNC_INF。
供自動測試設備中使用之所述全域時戳核心GTSC方法進一步包括有在核心輸入IN事件EV時進行接收的步驟,從而允許多個全域時戳核心GTSC之同步資料擷取。
供自動測試設備中使用之所述全域時戳核心GTSC方法進一步包括自出現於所述核心輸入CI上之所接收事件EV來判定所關注事件EV_INT的步驟。
供自動測試設備中使用之所述全域時戳核心GTSC方法進一步包括有在判定了所關注事件EV_INT時命令時戳記憶體TSM記錄時戳計數器TSC之當前狀態,所述當前狀態對應於時脈資訊CI。
在本發明之實施例中,供自動測試設備中使用之全域時戳核心GTSC方法包括可回應於同步資訊SYNC_INF之重設資訊而重設時戳計數器TSC。
熟習此項技術者將容易認識到,各種上述方法之步驟可由經程式化之電腦來執行。本文中,一些實施例亦意欲涵蓋程式儲存元件(例如,數位資料儲存媒體),所述程式儲存元件可為機器或電腦可所讀取且對指令之機器可執行或電腦可執行的程式進行編碼,其中所述指令執行所述的上述方法之一些或所有步驟。所述程式儲存元件可為(例如)數位記憶體、諸如磁碟及磁帶之磁性儲存媒體、硬碟
機或可以光學方式讀取之數位資料儲存媒體。所述實施例亦意欲涵蓋經程式化以執行上述方法之所述步驟的電腦。
上述描述及圖式僅說明本發明之原理。因此應瞭解,熟習此項技術者能夠設計出體現本發明之原理且包含於本發明之精神及範疇內的各種配置(儘管本文中未明確描述或展示)。另外,本文中所敍述之所有實例主要明確地意欲僅達成教育目的以輔助讀者理解本發明之原理及發明者所貢獻之概念以促進此項技術,且應被解釋為不限於此等特定敍述之實例及條件。此外,本文中敍述本發明之原理、態樣及實施例以及其特定實例的所有陳述意欲涵蓋其等效物。
可經由使用專用硬體以及能夠與適當軟體相結合而執行軟體的硬體來提供諸圖中所展示之各種元件的功能。當由處理器提供時,所述功能可由單一專用處理器提供、由單一共用處理器提供,或由多個個別處理器(其中一些可共用)提供。此外,不應將術語「處理器」或「控制器」之明確使用解釋為排他性地代表能夠執行軟體之硬體,且可隱含地包含(不限於)數位信號處理器(DSP)硬體、網路處理器、特殊應用積體電路(ASIC)、現場可程式化閘陣列(FPGA)、用於儲存軟體之唯讀記憶體(ROM)、隨機存取記憶體(RAM)及非揮發性儲存器。亦可包含習知的及/或定製的其他硬體。類似地,諸圖中所展示之任何開關僅為概念性的。其功能可經由程式邏輯之操作、經由專用邏輯、經由程式控制與專用邏輯之相互作用、或甚至
手動地來執行,如自上下文更具體地理解,特定技術可由實施者選擇。
熟習此項技術者應瞭解,本文中之任何方塊圖皆表示體現本發明之原理之說明性電路的概念圖。類似地,應瞭解,任何流程圖、狀態轉變圖、偽碼(pseudo code)及其類似者皆表示可實質上表示於電腦可讀媒體中且因此由電腦或處理器執行之各種程序,無論是否明確地展示了此電腦或處理器。
ATE‧‧‧自動測試設備
DUT‧‧‧受測試元件
EAU‧‧‧事件與預備單元
GTSC‧‧‧全域時戳核心
GTSM‧‧‧全域時戳模組
SYSMOD‧‧‧系統模組
TMU‧‧‧時間量測單元
TS‧‧‧時戳值
TSC‧‧‧時戳計數器
TSM‧‧‧時戳記憶體
圖1示意性地說明展示用於自動測試設備(ATE)中之時間量測之習知方法的簡化圖。
圖2示意性地說明展示針對本發明之系統時間量測之綜述的簡化圖。
圖3示意性地說明用於根據本發明之系統時間量測之全域時戳模組的方塊圖。
圖4示意性地說明展示針對本發明之系統時間量測之全域時戳系統綜述的簡化方塊圖。
圖5示意性地說明用於根據本發明之系統時間量測之全域時戳核心的方塊圖。
ATE‧‧‧自動測試設備
DUT‧‧‧受測試元件
SYSMOD‧‧‧系統模組
TMU‧‧‧時間量測單元
Claims (10)
- 一種供自動測試設備中使用之裝置,其包括多個系統模組(SYSMOD),藉以系統模組(SYSMOD)包括時間量測單元(TMU),藉以所述時間量測單元(TMU)包括全域時戳模組(GTSM),所述全域時戳模組(GTSM)包括多個全域時戳核心(GTSC),所述全域時戳核心(GTSC)包括:資訊接收部分,其用於接收至少兩個資訊,藉以使所接收之所述兩個資訊之第一資訊含有時脈資訊(CL_INF)且所接收之所述兩個資訊之第二資訊含有同步資訊(SYNC_INF),事件接收部分,其用於在核心輸入(IN)事件(EV)時進行接收,從而允許多個全域時戳核心(GTSC)之同步資料擷取,事件判定部分,其用於自出現於所述核心輸入(IN)上之所述所接收事件(EV)來判定所關注事件(EV_INT),以及命令部分,其用於在判定了所關注事件(EV_INT)時命令時戳記憶體(TSM)記錄時戳計數器(TSC)之時戳值(TS),所述時戳值(TS)對應於所述時脈資訊(CL_INF),且 所述全域時戳模組(GTSM)進一步包括供應部分,其用於對所述多個全域時戳核心(GTSC)供應共同時基,藉此引起所述多個全域時戳核心(GTSC)之同步資料擷取。
- 如申請專利範圍第1項之裝置,其中所述時間量測單元(TMU)之輸入的數目至少與所述系統模組(SYSMOD)之朝向受測試元件之I/O埠的數目一樣多。
- 如申請專利範圍第1或2項之裝置,其進一步包括按比例調整部分,其用於按比例調整不同時間量測單元(TMU)之不同解析度以提供統一的解析度。
- 如申請專利範圍第1或2項之裝置,其進一步包括內插部分,其用於將事件時間內插於時戳計數器(TSC)之兩個值之間。
- 如申請專利範圍第1或2項之裝置,其進一步包括仿真部分,其用於仿真用於比較類比信號之數位化值之類比比較器,藉以由比較類比信號之數位值之數位比較器來產生所述時戳值(TS)。
- 如申請專利範圍第1或2項之裝置,其進一步包括收集部分,其用於收集所述多個時間量測單元(TMU)之經記錄之所述時戳值(TS)。
- 如申請專利範圍第6項之裝置,其中包括計算部分,其用於基於經收集之所述時戳值(TS)來計算時差。
- 一種供自動測試設備中使用之全域時戳模組(GTSM)方法,其包括 多個全域時戳核心(GTSC),全域時戳核心(GTSC),其包括以下步驟接收至少兩個資訊,藉以使所接收之所述兩個資訊之第一資訊含有時脈資訊(CL_INF)且所接收之所述兩個資訊之第二資訊含有同步資訊(SYNC_INF),在核心輸入(CI)事件(EV)時進行接收,從而允許多個全域時戳核心(GTSC)之同步資料擷取,自出現於所述核心輸入(CI)上之所接收事件(EV)來判定所關注事件(EV_INT),以及在判定了所關注事件(EV_INT)時命令時戳記憶體(TSM)記錄時戳計數器(TSC)之時戳值(TS),所述時戳值(TS)對應於所述時脈資訊(CL_INF),且所述全域時戳模組方法(GTSM)進一步包括:對所述多個全域時戳核心(GTSC)供應共同時基,藉此引起所述多個全域時戳核心(GTSC)之同步資料擷取。
- 一種供自動測試設備中使用之全域時戳核心(GTSC)方法,其包括以下步驟接收至少兩個資訊,藉以使所接收之所述兩個資訊之第一資訊含有時脈資訊(CL_INF)且所接收之所述兩個資訊之第二資訊含有同步資訊(SYNC_INF),在核心輸入(CI)事件(EV)時進行接收,從而允許多個全域時戳核心(GTSC)之同步資料擷取,自出現於所述核心輸入(CI)上之所接收事件(EV)來 判定所關注事件(EV_INT),以及在判定了所關注事件(EV_INT)時命令時戳記憶體(TSM)記錄時戳計數器(TSC)之時戳值(TS),所述時戳值(TS)對應於所述時脈資訊(CL_INF)。
- 如申請專利範圍第9項之方法,其中可回應於所述同步資訊(SYNC_INF)之重設資訊而重設所述時戳計數器(TSC)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US36351510P | 2010-07-12 | 2010-07-12 | |
US13/013,495 US8938370B2 (en) | 2010-07-12 | 2011-01-25 | Method and apparatus for complex time measurements |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201202725A TW201202725A (en) | 2012-01-16 |
TWI426287B true TWI426287B (zh) | 2014-02-11 |
Family
ID=45439196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100122439A TWI426287B (zh) | 2010-07-12 | 2011-06-27 | 複雜時間量測的方法與裝置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8938370B2 (zh) |
JP (1) | JP5695985B2 (zh) |
DE (1) | DE102011051724B4 (zh) |
TW (1) | TWI426287B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012139042A2 (en) | 2011-04-08 | 2012-10-11 | Dexcom, Inc. | Systems and methods for processing and transmitting sensor data |
JP6538704B2 (ja) | 2013-11-07 | 2019-07-03 | デックスコム・インコーポレーテッド | 分析物値の伝送及び連続的監視のためのシステム及び方法 |
US10423468B2 (en) * | 2015-02-10 | 2019-09-24 | Red Hat, Inc. | Complex event processing using pseudo-clock |
US9891966B2 (en) | 2015-02-10 | 2018-02-13 | Red Hat, Inc. | Idempotent mode of executing commands triggered by complex event processing |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11190766A (ja) * | 1997-10-14 | 1999-07-13 | Schlumberger Technol Inc | テスターシステムにおける信号の測定 |
JP2003535344A (ja) * | 2000-05-31 | 2003-11-25 | テラダイン・インコーポレーテッド | Ateタイミング測定装置および方法 |
WO2006004829A2 (en) * | 2004-06-30 | 2006-01-12 | Teradyne, Inc. | Precise time measurement apparatus and method |
JP2008202956A (ja) * | 2007-02-16 | 2008-09-04 | Yokogawa Electric Corp | 半導体試験装置 |
TW200937027A (en) * | 2007-11-14 | 2009-09-01 | Yokogawa Electric Corp | Semiconductor test device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5025205A (en) | 1989-06-22 | 1991-06-18 | Texas Instruments Incorporated | Reconfigurable architecture for logic test system |
JP3368572B2 (ja) * | 1995-09-29 | 2003-01-20 | 株式会社アドバンテスト | 周期発生装置 |
US20090089623A1 (en) | 2007-09-28 | 2009-04-02 | Agilent Technologies, Inc | Event timing analyzer for a system of instruments and method of analyzing event timing in a system of intruments |
-
2011
- 2011-01-25 US US13/013,495 patent/US8938370B2/en active Active
- 2011-06-27 TW TW100122439A patent/TWI426287B/zh active
- 2011-06-29 JP JP2011144248A patent/JP5695985B2/ja active Active
- 2011-07-11 DE DE201110051724 patent/DE102011051724B4/de active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11190766A (ja) * | 1997-10-14 | 1999-07-13 | Schlumberger Technol Inc | テスターシステムにおける信号の測定 |
JP2003535344A (ja) * | 2000-05-31 | 2003-11-25 | テラダイン・インコーポレーテッド | Ateタイミング測定装置および方法 |
WO2006004829A2 (en) * | 2004-06-30 | 2006-01-12 | Teradyne, Inc. | Precise time measurement apparatus and method |
JP2008202956A (ja) * | 2007-02-16 | 2008-09-04 | Yokogawa Electric Corp | 半導体試験装置 |
TW200937027A (en) * | 2007-11-14 | 2009-09-01 | Yokogawa Electric Corp | Semiconductor test device |
Also Published As
Publication number | Publication date |
---|---|
TW201202725A (en) | 2012-01-16 |
DE102011051724A1 (de) | 2012-03-01 |
US20120010857A1 (en) | 2012-01-12 |
US8938370B2 (en) | 2015-01-20 |
JP5695985B2 (ja) | 2015-04-08 |
JP2012021981A (ja) | 2012-02-02 |
DE102011051724B4 (de) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1123513B1 (en) | Integrated multi-channel analog test instrument architecture | |
US6295623B1 (en) | System for testing real and simulated versions of an integrated circuit | |
US5768159A (en) | Method of simulating AC timing characteristics of integrated circuits | |
TWI426287B (zh) | 複雜時間量測的方法與裝置 | |
US10451653B2 (en) | Controlling a per-pin measurement unit | |
JP2013506853A (ja) | オシロスコープ及びその信号波形収集と表示の方法及びシステム | |
KR101239743B1 (ko) | 디지털 신호를 타임 스탬핑하기 위한 스트로브 기술 | |
JP2008510967A (ja) | 位相シフトした周期波形を使用する時間測定 | |
KR100995812B1 (ko) | 시험 장치, 시험 방법, 및 프로그램 | |
JP4152323B2 (ja) | 被測定lsiの試験装置 | |
WO2010061523A1 (ja) | 試験方法及びそれに用いられるプログラム製品 | |
US8144828B2 (en) | Counter/timer functionality in data acquisition systems | |
JPH0552907A (ja) | 電子部品等試験装置 | |
KR20140109531A (ko) | 반도체 테스트 장치 및 반도체 테스트 방법 | |
JP3269060B2 (ja) | Lsiテスタ | |
KR100506778B1 (ko) | 이벤트 기반 테스트 시스템을 위한 스캔 벡터 지원 | |
CN114326925A (zh) | 一种信号同步输出方法、装置、设备及介质 | |
JP3601680B2 (ja) | Icテスタ | |
CN100583052C (zh) | Pci测试卡 | |
Spinner et al. | Parallel Mixed Signal Testing as an Embedded Instrument | |
CN118605452A (zh) | 一种核电站数字化仪控系统的测试方法及系统 | |
CN114880180A (zh) | 一种mcu内部定时模块的测试系统及其测试方法 | |
JP4703952B2 (ja) | Ic試験装置 | |
CN110007218A (zh) | 数字电路产品测试装置 |