CN101019035A - 精确时间测量仪器和方法 - Google Patents

Abstract

一种时间测量系统，其使用通过直接数字合成生成的两个信号。所述生成信号具有相同的频率但是不同的相位。使用一个信号识别所述测量间隔的开始，使用另一个信号识别测量窗口，在所述测量窗口内，可以检测到用于指示所述测量间隔的终点的信号。所述时间测量系统被用作时域反射(TDR)系统的一部分。在线上将入射脉冲与所述第一信号同步并传送。在所述测量窗口内，将所述线上的信号和阈值进行比较以确定所述脉冲是否已经被反射并传送回所述源。通过利用不同的测量窗口反复地重复所述测量，可以确定所述反射脉冲的到达时间。该时域反射方法结合包含在用于测试半导体器件的自动测试设备中并用于校准所述测试设备。

Description

精确时间测量仪器和方法

技术领域

本申请主要涉及测试和测量设备，更准确地说涉及用于进行时变测量系统的校准。自动化测试设备(″测试器″)广泛地用于半导体器件的制造。在制造期间，对器件至少测试一次，经常数次。测试结果可用于从器件制造流水线上去除有缺陷的器件。在一些情况下，试验结果显示了制造设备的不当操作，并可用于通过识别工艺校正增加半导体器件成品率。在其他情况下，所述测试结果显示了可被用于对在测器件进行的校正。例如，存储器，可编程阵列逻辑器件以及类似装置经常包含冗余结构。如果测试显示一个结构有缺陷，则能够修改所述器件以冗余结构替换所述缺陷结构。在其他情况下，所述测试结果能被用于对部件进行″分级处理″(″binning〃)。不满足其预想使用规格的、但是可在降级规格下适当运行的器件可以被封装并以具有较低性能规格的低价出售。例如，当以高速运行时可能显示出有误但是在以较低速度操作时可以正常运行的器件。类似的，当在其温度范围的高端操作时显示有误、但是在较低温度下能够运行良好的器件。这些器件可以在标识出低于所述设计规格的其最大运行速度或者温度后予以封装出售。

为在半导体器件操作中检测误差，自动测试设备对所述器件施加激励信号并测量响应信号。测试设备包括许多“通道”(“channels”)。在任一周期，每个通道能够产生或者测量被施加至所述在测器件上的一个测试点的数值。通道可以包括附加的电路，其能够产生或者测量其他种类的信号。例如，一些通道包含用于生成程控频率的连续时钟的电路，或者用于测量在连续的脉冲之间的时差的电路。

图1以大大简化形式图例说明了测试器100。所示测试器100用于测试在测器件(DUT)110。测试器100包含中央控制器120。控制器120可以包括计算机工作站，其用作操作员接口以允许用户为所述测试器开发或者加载试验程序。控制器120还可以包括测试器主体，其提供多通道使用的或者与所述通道中的电路无关的集中资源，但是为简单起见省略该公知特征的细节。

测试器100包括多通道，130₁，130₂，...130_N。以多通道130₁而言，每个通道具有码型发生器140和定时生成器150。对于在测试期间的每个周期内，码型发生器140被编程用来指定：在通道130₁内的所述电路应该做什么。例如，它可以指定用于驱动DUT110的值或者来自DUT110的预期值。

定时生成器150制造定时信号，其控制信号变换生成的时间。例如，定时信号可以指定正生成信号的起点或者信号值与预期值进行比较的时间。为充分地测试DUT110，关键是控制施加激励信号的时间以及测量响应的时间。定时生成器150提供用于控制这些功能的信号。

通道130₁还包括引脚电子电路(pin electronics)160。引脚电子电路160包含用于驱动与DUT110相连接的线170₁的、或者测量在该线上的信号值的电路。

为驱动线170₁，引脚电子电路160包括驱动器162。驱动器162连接至触发器164。通过来自定时生成器150的信号依次对触发器164进行时钟控制。通过码型发生器140提供输入至触发器164的数据。在通过定时生成器150指定的时刻，触发器164促使通过码型发生器140指定的值被驱动至线170₁上。触发器164可以被称为“格式器”(“formatter”)。格式器在本领域是公知的，包括测试器内所有常见特征的全格式器为简单起见未予示出。

为读出在线170₁上的信号，引脚电子电路160包括比较器166。

比较器166的一个输入连接至线170₁。比较器166的基准输入耦合至可编程序基准值生成器——一般地，是一种存储了要被施加至数模转换器的数字输入的寄存器。比较器166的输出提供至锁存器180。通过定时生成器150生成的定时信号控制锁存器180。所述锁存器180的数据输出被提供至码型发生器140。以这种方法，引脚电子电路160指示出：在来自定时生成器150的信号所指令的时刻，所述线1701上的值是否具有特殊值。至于引脚电子电路160的驱动器部分，所述比较器部分是本领域所公知的，并且所示为简化版本。

定时生成器150提供信号，该信号用于控制引脚电子电路160上的信号的相对定时。为精确的测量所述DUT110的性能，必须使在引脚电子电路160上生成或者测量的信号的时间关联于那些信号到达或者离开DUT110的对应时间。必须考虑经由线1701时的转移时间。

为补偿该转移时间，一般地要校准测试器。为校准测试器，进行测量以确定经由线170₁的所述转移时间。程控时间值偏移一部分数量以补偿所述经由线170₁的转移时间。利用校准，引脚电子电路160上生成或者测量的所述信号是DUT110上的准确的信号指示。

用于测量经由线170₁的转移时间的一种方法是通过一种称为时域反射(TDR)的技术。图2图例了TDR。为进行TDR测量，测试设备100在线170₁上发射脉冲210。所述脉冲在t＝0的时刻发射，如A所示。

脉冲210沿170₁传播直到一段时间之后到达该线的终点，如B图t＝x所示。当该线是无终结的，或者是以与该线的阻抗不相匹配的低负载或者任意其他负载而终结的时，该脉冲的部分或者全部将反射回测试设备100。如C所示，脉冲210开始向测试设备100回传。

如D所示，在t＝2X时，脉冲210到达测试设备100。通过检测相对于脉冲发射时间的所述反射脉冲的时间，测试设备100能够确定经由线170₁的转移时间。

图3A...3B描述了测量方法，通过该方法，测试器100可以确定信号的边沿时间，其可以用来确定所述脉冲的到达时刻。该方法有时被称为“边沿检测”(edge find)法。利用寄存器168内的阈值H程控所述测试器(图1)。所述测试器在某一时刻发射脉冲，该时刻可以为t＝0。一段时间之后，锁存器180锁存所述比较器166的输出。

如图3A所示，所述测试器在相对于所述脉冲发射的T₁时刻发出锁存指令。在窗口312A之内，T₁时刻锁存比较器166对于线170₁ 上的信号值的测量效果非常粗糙。利用该次对比，测试器100可以确定T₁时刻的信号是否高于或者低于阈值H。

在所述窗口312A之内，所述脉冲310还没有到达测试器100并且在线170₁上的信号低于所述阈值H。因此，测试器100确定：在T₁时刻，在线170₁上的信号是LO，其意为脉冲310还没有到达引脚电子电路160。

然后在某一时刻发射另一脉冲，该时刻也可以再次设定为是t＝0的时刻。图3B说明了在相对于所述脉冲发射的T_1+D的时刻所进行的测量。在窗口312B的测量中，脉冲310没有到达测试器100并且所述信号依然低于所述阈值H。通过锁存在比较器166的输出的逻辑电平LO指示该测量。

图3C图例了相对于另一脉冲发射的时刻T_1+2D时所进行的测量。在测量窗口312C中，脉冲310已到达测试器100，且该信号高于阈值H。测试器100用逻辑电平HI指示该信号电平。

所述的一系列测量使得测试器100来确定：通过测试器100所发射的脉冲310将在发射后于T_1+D和T_1+2D的时刻之间的时间反射并到达测试器100。该信息使得可以计算经由线170₁的信号转移时间。该信号转移时间使得测试器100可以进行校正，以去除由线170₁内的信号延迟所引起的任何时测误差。

利用TDR进行校正非常方便，因为可以利用测试DUT110的测试器100内的电路来进行TDR测量。然而，该校正显示了脉冲310是在T_1+D和T_1+2D时刻之间到达。如果D是对于定时生成器150指定测试信号的最小增量，则该值限制了校正测量的分辨率。需要以尽可能的精确度校正测试器才好。还需要利用其他测量的测试器中存在的电路来校正测试器。

图4是可编程时钟生成电路的略图，诸如可以建立于测试器中，但是目前尚未用于定时校正。时钟生成电路400利用常被称为直接数字合成(DDS)的技术以生成时钟，CLOCK_L，其具有可编程频率。时钟生成电路400通过时钟信号MCLK被进行时钟控制。MCLK通常是固定频率时钟。可被设定为相对较低的频率，大约100MHz，从而可以在整个测试器100中被准确分配。该设计的更多细节以及对该种时钟生成电路的使用可以参见授予Gage等的美国专利6,188,253，其题为ANALOG CLOCK MODULE，在此引用其全部作为参考。

时钟生成电路400包括数值计数振荡器(NCO)410。更多设计细节以及NCO的使用可以参见2003年12月29日提交的序列号为10/748,488的未决美国专利申请，在此引用其全部作为参考。

NCO410包括累加器420。累加器420包括寄存器422，其由MCLK时钟控制。寄存器422的输入来自加法器424。加法器424对先前存储在寄存器422内的值和存储在寄存器426之内的值计算求和。

累加器420的输出用来对由正弦表430所表示的存储器进行寻址。正弦表430存储周期信号样本序列，通常为正弦波。随着累加器420内的数值的增加，正弦表输出与该正弦波上的若干点相对应的样本。所述序列内的值表现了相位接续滞后的正弦波上的各点。因此，所述累加器420内的值按时显示了在具体点上的所述正弦波的相位。

寄存器426内的值表明了样本和样本之间增加的相位的量。因此，改变寄存器426内的值即改变了所述输出波形的相位的变化率，即，频率。

通过正弦表430提供的正弦波的样本被输入至数模转换器432。转换器432的模拟输出被施加至滤波器434。滤波器434是平滑滤波器，用于建立尽可能接近纯正弦波的模拟信号。

然后将所述正弦波提供给限幅放大器436。限幅放大器436是高增益放大器，其将正弦波变换为方波。

所述限幅放大器输出的方波能够作为数字时钟，其具有的频率可通过改变寄存器426内的值来进行程控。然而，NCO420的用于其对频率进行程控的分辨率是有限的。所述分辨率取决于若干因素，诸如寄存器426的分辨率的位数以及存储在正弦表430内的正弦波的样本数。

若期望更高分辨率，可以使用频率定标电路440。通常，采用锁相环路(PLL)用作倍频器。所述锁相回路能够以整数数量对频率进行倍频，其可被程控。可以采用计数器用作分频器。计数器可以以整数数量分频，其也可以被程控。倍频器和分频器能够一起使用，以非整数数量对NCO输出的频率进行定标，该非整数数量和所述PLL提供的倍频乘数与所述计数器的分频除数之间的比率相等。

图4的方框图是时钟生成电路的简化框图。该电路的惯用元件未予专门示出。例如，未示出用于加载寄存器426的电路。同样地，未示出用于复位或者加载累加寄存器422的电路。然而，按常规，该电路包含在如图所示类型的时钟生成电路之内。

由于图4所示的时钟生成电路是公知的，目前未以下述方式使用该电路。此外，非常需要提供具有极高精度和特殊优点的时间测量，以对按照常规在测试器中的电路进行高分辨度测量。

发明内容

在一方面，本发明涉及时间测量仪器，其具有用于输出第一时钟信号的第一时钟生成电路和用于输出第二时钟信号的第二时钟生成电路。第一时钟生成电路包括第一数值计数振荡器，第二时钟生成电路包括第二数值计数振荡器。时钟输入耦合至第一计数振荡器和第二数值计数振荡器。时钟输入控制所述第一数值计数振荡器和第二数值计数振荡器增量的比率。至少一个序列生成器控制所述时间测量仪器的操作。所述序列生成器产生与第一时钟信号同步的第一控制信号和与第二时钟信号同步的第二控制信号。

在另一个方面，本发明涉及测试设备，其具有适合于被连接至至少一条线的测试点。所述测试设备具有驱动器电路，该驱动器电路具有输出和定时输入，所述输出耦合至所述测试点，所述定时输入用于控制所述驱动器驱动所述测试点上信号的时间。比较器电路具有耦合至所述测试点的输入和定时输入，所述定时输入用于控制所述比较器电路对测试点上信号值进行测量的时间。第一电路包括第一数值计数振荡器并具有耦合至所述驱动器电路的定时输入的输出。第二电路包括第二数值计数振荡器并具有耦合至所述比较器电路的定时输入的输出。导线传送第一电路和第二电路之间的同步信号。

在另一个方面，本发明涉及一种测量时差的方法。所述方法包含生成具有第一频率的第一时钟，所述受控频率响应于至少一个值。在响应至少一个数值，生成第二时钟以具有与所述第一频率相关联的第二频率，所述第二时钟的频率和相位受控的第一时钟的相位，响应于至少一个数值。测量间隔同步开始于第一时钟并同步终止于第二时钟。

根据本发明的仪器和方法可以应用于自动测试设备，诸如进行TDR测量。

附图说明

所述附图未有意按比例描绘。在所述附图中，在各个图形中所显示的相同的或者接近相同的组分通过同样的标记表示。出于清晰的考虑，在每个附图中可能不标注全部组分。附图包括：

图1是显示了可在现有技术中建立的测试器的框图；

图2是显示了公知TDR测量的略图；

图3A...3C是一系列略图，显示了用于测量所述信号定时的一种公知的″边沿检测″算法；

图4是现有技术时钟生成电路的框图；

图5是包含本发明的时间测量电路的框图；以及

图6是根据本发明的时间测量处理的流程图。

具体实施方式

本发明不限制于在该申请中的附图所图例的以及下文说明书中所涉及的组分的构造和排列的细节。本发明能够具有其他实施方式，并且可以以多种方式被实践或者被执行。此外，文中所用的措辞和术语仅出于说明性目的，未意在作出限制。文中所用的“包括”、“包含”、或者“具有”、“包含了”、“涉及”以及其变化均意在包括其后所列各项和其等价物以及附加项。

图5图解了可以用来进行比现有技术更精确的定时测量的电路。利用在测试器中惯用的电路可以很容易的完成具有毫微微秒的分辨率的时间测量。利用更高分辨率电路可以进行更高分辨率测量。在所示实施例中，利用所述电路进行TDR测量，诸如可以用来校准测试系统。

所述时间测量电路包括脉冲生成电路500A和500B。脉冲生成电路500A生成脉冲，该脉冲用于控制在时间测量开始时发射脉冲的时间。来自电路500A的脉冲对引脚电子电路160内的锁存器164进行时钟控制。图5未显示输入锁存器164的数据源。但是，当时钟控制锁存器164时，可以通过任意适当的装置设定用于引起脉冲生成的逻辑值。因此，可以将来自脉冲生成电路500A的信号设定为t＝0的建立时间，如图3A...3B所示。用于设定输入到锁存器164的具体方法并非关键所在。例如，可以通过码型发生器140来进行设定(图1)。

脉冲生成电路500B生成用于控制测量窗口的脉冲，诸如图3A...3C中的312A...312C。该脉冲时钟控制引脚电子电路160内的锁存器180。锁存器180的输出传输至序列生成器550B。以下将对图5内的时间测量电路执行边沿检测算法进行详细说明。序列生成器550B监视所述锁存器180的输出以确定何时检测到所述边沿。较为有利地是，能够对来自脉冲生成器500A和500B的信号的相对时间进行极精确地定时，以进行极精确的时间测量。脉冲生成电路500A接收被标识为D_SYNC的信号。D_SYNC是用于使得脉冲生成电路500A和500B彼此同步的指令。所述信号D_SYNC例如可以源自于码型发生器140发出的指令。类似于脉冲生成电路500A来构建脉冲生成电路500B。共同操作电路500A和500B以限定测量间隔的起点和终点。

脉冲生成电路500A包括NCO510A。NCO510A可以本领域公知的NCO，诸如NCO410(图4)。NCO510A通过基准时钟MCLK被时钟控制，并生成可编程频率的数字时钟。NCO510A产生的时钟传输至频率定标电路540A。频率定标电路540A产生多重时钟，其频率皆为NCO510A输出的频率的整数或者非整数倍数。所述时钟全部生成自相同源并且因此时序关联。频率定标电路540A可以是本领域公知的频率定标电路，诸如频率定标电路440(图4)。NCO510A生成时钟信号的具体频率不是本发明的关键所在。

利用确定所述D_SYNC信号开始时间测量。在所示实施例中，假定所述D_SYNC信号处在与频率定标电路540A输出的时钟相同的的时钟域(clock domain)中。“时钟域”是指通过单一时钟或为相关信号的时钟组所定时的电路。在数字设计中，优选地，对电路的输入发生在与定时所述电路内操作的时钟相关的时间。电路否则，所述电路会在输入信号施加之前执行操作，或者会在所述输入改变状态之后进行操作。这样的不同步会导致不期望的结果。因此，当在一个时域内生成的信号经过另一时域内的电路时，通常是将所述信号同步至所述新时域，诸如如果它们发生在与定时所述时域电路的时钟相关联的时间，则通过利用与时钟域内的新时域同步的时钟对该信号进行锁存。

至于图5的电路，作为用于启动指令以开始时间测量的电路的NCO510A和510B的输出很可能不在相同时域电路。可以应用部分同步。然而，用于从指令生成D_SYNC信号的具体同步方法不是本发明的关键，所以未显示所述同步的细节。

提供D_SYNC信号作为触发器514A的输入。通过频率定标电路540A产生的CLK_L1A对触发器514A时钟控制。触发器514A利用CLK_L1A调整D_SYNC信号。

触发器514A的输出提供作为多路器516A的开关输入之一。未特别示出多路器516A的控制输入。然而，对于时间测量，优选地，控制多路器516A将触发器514A的输出传送至触发器518A的输入。多路器516A的第二开关输入连接脉冲生成电路500B。该连接使得可以用脉冲生成电路500B的同步信号替代所述D_SYNC信号。对于常态时间测量不需要该交替连接，并且多路器516A可以完全省略。然而，能够用于调试和包括多路器516A的交替连接使得电路500A和500B能够包括相同的硬件。

通过提供至触发器514A的时钟的逻辑反相对触发器518A进行时钟控制。脉冲生成电路包括触发器518A使得电路500A和500B对称。它也可以用于调试所述电路。

触发器518A的输出提供至触发器520A。来自频率定标电路540A的CLK_L1对触发器520A进行时钟控制。该时钟的频率匹配用于驱动序列生成器550A的时钟的频率。在所示实施例中，以是MCLK的频率的4倍的频率对序列生成器550A进行时钟控制。触发器520A确保D_SYNC信号到达序列生成器550A的时间与对序列生成器550A进行时钟控制的时钟是同步的。

触发器520A的输出用作序列生成器550A的起始信号。序列生成器550A生成的输出信号传送至触发器552A。

通过CLK_L1时钟控制触发器552A，因此其输出同步于所述时钟。提供触发器552A的输出至引脚电子电路160以控制输出脉冲的生成。未显示引脚电子电路160的数据输入，但是优选地，在码型发生器发出启动所述时间测量的D_SYNC信号之前，诸如通过码型发生器140设定其为逻辑HI值。

如图所示触发器552A连接至在引脚电子电路160内的触发器164的时钟输入。如上所述，触发器164表示用于控制引脚电子电路160以产生所需信号的格式器或者其他电路。因此，响应于被断言的触发器552，发射诸如脉冲210的脉冲(图2)。因此，通过电路500A控制的时间发送该脉冲。通过CLK_L1控制该时间。

脉冲生成电路500B生成用于控制触发器180的脉冲。通过脉冲生成电路500生成的脉冲控制测量窗口的定时，诸如图3A...3C中的312A...312。

可以类似于脉冲生成电路500A构建脉冲生成电路500B。它包含NCO510B，优选地，其于与NCO510A构造相同。脉冲生成电路500B还包括频率定标电路540B，其与频率定标电路540A类似。

优选地，NCO510B编程以产生与NCO510A相同频率的信号。然而，通过NCO510B产生的信号相位偏移于通过NCO510A产生的信号相位。通过利用存储在他们的累加器诸如寄存器422中的不同的初值，同时启动NCO510A和NCO510B，能够产生具有相对相位差的两个信号。

脉冲生成电路500B包括触发器514B，用于接收信号D_SYNC_2。在所示实施例中，通过D_SYNC使脉冲生成电路500A和500B两者同步。在脉冲生成器电路500A和500B之间为对称提供D_SYNC_2输入并作为调试辅助。

多路器516B在结构上类似于多路器516A。多路器516B接收触发器514A和514B的输出作为开关输入。对于定时测量，配置多路器516B将触发器514A的输出切换成为触发器518B的输入。将触发器514A的输出切换为触发器518A和518B两者的输入，确保脉冲生成电路500A和500B两者收到来自相同源的同步信号。

触发器518B的输出代表了与通过NCO510B和频率定标电路540B生成的时钟CLK_L2A相同步的起始脉冲。优选地，CLK_L1A和CLK_LA具有相同频率。

触发器518B的输出耦合至触发器520B的数据输入。通过NCO510B和频率定标电路540B产生的时钟CLK_L2对触发器520B时钟控制。在所示实施例中，该时钟具有四倍于CLK_L2A的频率的频率。其与用于时钟控制序列生成器550B的频率相匹配。

序列生成器550B可以利用本领域公知的时序逻辑电路实现。其监视NCO510B诸如累加寄存器422内的数字值(图4)。序列生成器550B监视该值直到其检测到指示时间的值已从脉冲发射被传送至预期测量窗口诸如图3中的312A...312C。如果在该时间内，该值在该累加寄存器422中溢值，则序列生成器550B计算溢值数。在这种方法中，在累加寄存器422中的位数不对时间测量周期做出限制。

用于序列生成器550B寻轨的时间量是可编程的。在编程间隔的终点，序列生成器550B输出脉冲至触发器552B。通过NCO510B和频率定标电路540B生成的时钟对触发器552B进行时钟控制。因此，触发器552B的输出脉冲将与该时钟同步，其包括初始设定NCO510B所引进的任意相位偏移。

提供触发器552B的输出至引脚电子电路160引脚电子电路160内的触发器180。其控制比较运算的定时。在图3A...3C中所示的测量范围内，序列生成器550B设置所述测量窗口的时间。

在所述实施例中，提供所述触发器180的输出至序列生成器550B。序列生成器500B确定引脚电子电路的输出是否指示，表示被测时间间隔的终点边沿的值。序列生成器550A和550B控制测试器100以执行关于图6的所述功能。

图6说明了诸如图5所示的电路可用于形成TDR测量的过程。在步骤610，对于所述测量初始化序列生成器550A和550B。

在步骤612，编程NCO’s 510A和510B以产生具有相同频率但不同相位的时钟。可以通过在NCO510B的累加器422中存储初始值引入该相位偏移。

在步骤614，通过线170₁发送脉冲。在图5的所述实施例中，序列生成器550A响应于作为起动测量指令的D_SYNC信号生成该脉冲。所述起动测量指令还触发序列生成器550B以起动监视NCO510B的累加寄存器中的值。

在步骤616，所述处理等待直到到达程控测量窗口。如关于图3A...3C的以上所述，可以通过改变测量窗口的时间直至检测到边沿之前和之后的紧临时间，来实现″边沿检验″算法。以多个测量窗口程控时间重复所述测量操作直至检测到所述边沿。如图5所述，通过序列生成器550B监视NCO510B内的值确定所述测量窗口的时间。在比较时间，序列生成器550B发出脉冲，其在触发器552B内被调整，并被传送至引脚电子电路160。该脉冲触发所述比较运算，如步骤618所示。

在步骤620，通过序列生成器550处理所述比较器的输出以确定其是否表示了边沿。测量窗口之前紧临的值低于该阈值时，可以通过定位测量窗口检测到边沿，对于所述测量窗口，比较器166显示出在线170₁上的值超过了存储在寄存器168内的阈值。如果在步骤620没有检测到所述边沿，所述处理进行至步骤622。

在步骤622，增量所述测量窗口的时间。可以以多种方式增量所述测量窗口的时间。基于到达更高值的NCO510内的累加寄存器622，可以编程序列生成器550B以显示所述测量间隔的终点。可选地，在对触发器552B发出脉冲之前，可以编程序列生成器550B以计算NCO510B内的累加寄存器422的更多溢值。可选地，可以增加NCO510A和510B之间的初始相位差。

这些调整形式均可以用于提供所述测量间隔内的较大变化或者较小变化。对NCO510B内的累加寄存器的溢值数的调整可以认为是对所述测量窗口的粗调。NCO510A和510B之间的相对相位差的增加可以认为是对所述测量窗口时间的微调。

如图4所示，NCO可以具有具备多位分辨率的相位累加器，能够对所述测量窗口进行极精确控制。例如，利用具有48位分辨率和100MHz级的时钟的NCO，可以达到亚微微秒测量精度。具有半导体测试器中常见分辨率的电路可以很容易地产生几百毫微微秒的测量精度，并且这种电路可以容易地包含足够用于以阿秒范围内的精度进行测量时间的分辨率。

图6所示的处理过程反复地重复包括步骤614、616、618、620和622在内的回路。重复该回路直至检测到边沿的测量窗口。在该情况下，处理进行至步骤624。在步骤624，进行用于反映时差的计算，所述时差是指当在线170₁上发送脉冲的时间和所述边沿探测到该脉冲反射的时间之差。所述计算的时差反映了通过累加寄存器422的全部周期的数目，通过累加寄存器422的周期片段，以及在NCO510A和510B之间初始化编程的相位偏移。因为NCO510B对于每个MCLK周期增加了已知量，所述计算值可以被转换为实际时间。该时间测量可以具有甚高分辩率。如果相位增量寄存器426内的所述值以分数表示，则该测量的分辨率等于相位增量寄存器426内的最低有效位的值乘以MCLK的周期。

至此已说明了本发明得至少一个实施例得若干方面，应该理解，对于本领域的技术人员可以很容易的做出各种变化、修改和改进。

例如，显示是两个序列生成器550A和550B。如上所述的控制功能可以以任意适当的方式分配至硬件或者软件。所述实施例提供可使得脉冲生成电路500A和500B具有类似设计的优点。但是，单个序列生成器可以控制整个测量过程。可选地，可以通过码型发生器或者其他控制电路实现部分控制功能。

作为另一示例是这样的，通过偏移脉冲生成电路500B所生成的时钟的相位，控制由脉冲生成电路500A和500B所生成的时钟的相对相位。通过改变任一电路的相位可以引入相对相位差。

如据另一示例则是，显示了足够识别出边沿的逻辑HI的单次测量边沿。可以采用更多数据以降低测量过程上的噪声影响。实现该结果的一个方法是，仅在紧随LO至HI转变后接收HI值序列时，指示边沿。

可选地，对于每个测量窗口该测量可以重复多次。每个测量窗口具有与其相联系的多个值，允许用求均值的形式以降低所述噪声效应。在所述信号值等于所述阈值的测量窗口内，少量噪声可以使所述比较器输出高于或者低于该阈值。在相同测量窗口重复该测量将导致该测量有时为LO有时为HI。当信号值等于该阈值并且存在均匀分布的随机噪声时，该值将在50％的时间为HI并且50％的时间为LO。通过寻找其中信号是50％HI并且50％LO的测量窗口，可以在存在噪声的情况下精确的检测到边沿。

此外，应该理解，所述步骤次序不是关键的。例如，步骤624计算时差可以是步骤622增量测量窗口的一部分。可选地，步骤620不必属于所述反复进行的回路。可以首先在上全部可能的测量窗口采集数据，随后对该数据进行处理以找到包含边沿的窗口。

各种变更、修改和改进应认为属于本发明的一部分，并应认为包含在本发明的精神和范围内。因此，上述说明和附图仅是示例性的。

Claims (26)

1.一种时间测量仪器，包含

a)第一时钟生成电路，用于输出第一时钟信号，该第一时钟生成电路包含第一数值计数振荡器；

b)第二时钟生成电路，用于输出第二时钟信号，该第二时钟生成电路包含第二数值计数振荡器；

c)时钟输入，其耦合至所述第一数值计数振荡器和所述第二数值计数振荡器，所述时钟输入用于控制所述第一数值计数振荡器和所述第二数值计数振荡器增量的比率；

d)至少一个序列生成器，用于控制所述时间测量仪器的操作，所述至少一个序列生成器生成与所述第一时钟信号同步的第一控制信号和与所述第二时钟信号同步的第二控制信号。

2.根据权利要求1所述时间测量仪器，其中，所述第一时钟生成电路和所述第二时钟生成电路分别地包含第一直接数字合成电路和第二直接数字合成电路。

3.根据权利要求1所述仪器，其中，所述第一时钟生成电路还包含具有地址输入和输出的查找表，并且所述第一数值计数振荡器的输出被施加至所述查找表的地址输入。

4.根据权利要求3所述时间测量仪器，其中，所述第一时钟生成电路还包含具有数字输入和模拟输出的数模转换器，并且所述数字输入耦合至所述查找表的输出。

5.根据权利要求4所述时间测量仪器，其中，所述第二时钟生成电路还包含具有地址输入和输出的第二查找表，并且所述第二数值计数振荡器的输出施加至所述第二查找表的地址输入。

6.根据权利要求5所述时间测量仪器，其中，所述第二时钟生成电路还包含具有数字输入和模拟输出的第二数模转换器，并且所述数字输入耦合至所述第二查找表的输出。

7.根据权利要求1所述时间测量仪器，还包含具有定时输入的驱动器电路和具有定时输入的测量电路，其中，所述驱动器电路的定时输入耦合至所述第一控制信号并且所述测量电路的定时输入耦合至所述第二控制信号。

8.根据权利要求7所述时间测量仪器，其中，所述测量电路包含比较器。

9.根据权利要求8所述时间测量仪器，其中，所述驱动器电路和所述比较器电路在用于半导体器件的自动测试设备的通道中包含引脚电子电路。

10.根据权利要求7所述时间测量仪器，还包含第一触发器和第二触发器，所述第一触发器具有时钟输入和耦合至所述驱动器的输出，所述第二触发器具有时钟输入和耦合至所述比较器的数据输入，所述第一触发器的时钟输入耦合至所述第一控制信号，所述第二触发器的时钟输入耦合至所述第二控制信号。

11.一种测试设备，其具有适合于连接至至少一条线的测试点，所述测试设备包含：

a)驱动器电路，其具有输出和定时输入，所述输出耦合至所述测试点，所述定时输入用于对所述驱动器驱动所述测试点上的信号的时间进行控制；

b)比较器电路，其具有定时输入和耦合至所述测试点的输入，所述定时输入用于对所述比较器电路测量所述测试点上的信号值的时间进行控制；

c)第一电路，其包括第一数值计数振荡器，且其输出耦合至所述驱动器电路的定时输入；

d)第二电路，其包括第二数值计数振荡器，且其输出耦合至所述比较器电路的定时输入；以及

e)导线，用于在所述第一电路和所述第二电路之间传送同步信号。

12.根据权利要求11所述测试设备，其中，所述第一电路包含第一直接数字合成电路。

13.根据权利要求12所述测试设备，其中所述第二电路包含第二直接数字合成电路。

14.根据权利要求11所述测试设备，还包含主时钟，用于控制所述第一电路和所述第二电路以同步操作。

15.根据权利要求11所述测试设备，其中，所述测试设备包含具有多条通道的用于测试半导体器件的自动测试设备，其中每条通道具备引脚电子电路，所述驱动器电路和所述比较器电路包括所述自动测试设备的一个通道内的一部分引脚电子电路。

16.根据权利要求15所述自动测试设备，其包含主时钟，其中，所述第一数值计数振荡器和所述第二数值计数振荡器通过所述主时钟进行时钟控制。

17.一种测量时差的方法，包含：

a)生成具有第一频率的第一时钟，响应至少一个值控制所述频率；

b)响应于至少一个数值生成具有第二频率的第二时钟，所述第二频率与第一频率相关，所述第二时钟的频率和相位相对于第一时钟的相位被控；

c)与所述第一时钟同步开始测量间隔；以及

d)与所述第二时钟同步终止所述测量间隔。

18.根据权利要求17所述测量时差的方法，其中，所述第一时钟和所述第二时钟具有相同的频率和不同的相位。

19.根据权利要求18所述测量时差的方法，其中，利用包括了第一数值计数振荡器的第一直接数字合成电路生成所述第一时钟，其中所述第一数值计数振荡器具有第一相位增量寄存器，以及利用包括了第二数值计数振荡器的第二直接数字合成电路生成所述第二时钟，其中所述第二数值计数振荡器具有第二相位增量寄存器，其中，生成所述第一时钟和第二时钟包含对所述第一和第二相位增量寄存器载入相同值。

20.根据权利要求18所述测量时差的方法，其中，所述第一直接数字合成电路包括具有第一相位累加寄存器的第一数字计数振荡器，以及利用包括了第二数值计数振荡器的第二直接数字合成电路生成所述第二时钟，其中所述第二数值计数振荡器具有第二相位累加寄存器，其中，生成第一时钟和第二时钟包含对第一相位累加寄存器和第二相位累加寄存器进行初始化以使具有不同值。

21.根据权利要求19所述测量时差的方法，其中所述第一数值计数振荡器具有第一相位累加寄存器，所述第二数值计数振荡器具有第二相位累加寄存器，其中生成第一时钟和第二时钟包含对所述第一相位累加寄存器和第二相位累加寄存器进行初始化以使具有不同值。

22.根据权利要求17所述方法，还包含：

将信号和定义所述测量间隔终点上的事件的值进行比较。

23.根据权利要求22所述方法还包含：

将生成第一时钟、生成第二时钟、开始测量间隔、终止所述测量间隔和比较所述信号的步骤进行多次重复；以及

其中，对于所述多次重复的每一次，控制相对于第一时钟的所述第二时钟的相位以提供不同的相对相位。

24.根据权利要求22所述方法还包含：通过反复地开始测量间隔采集数据组；终止所述测量间隔以及比较所述信号值，并且对于每次比较生成所述数据组中的值；

其中，

i)对于多次重复中的每一次，控制相对于第一时钟的第二时钟的相位，提供相同的相对相位；

ii)比较信号的包含将所述信号与二进制阈值比较，以及定义事件使得所述数据组具有第一数值的指定百分比数值。

25.根据权利要求17所述方法还包含：

a)在所述测量间隔开始时发送信号；以及

b)在所述测量间隔终点处测量信号。

26.根据权利要求25所述方法，其中所述时间测量用于TDR测量。

Images