DE19822027A1

DE19822027A1 - Abtastzeitbasissystem

Info

Publication number: DE19822027A1
Application number: DE19822027A
Authority: DE
Inventors: Mark Joseph Woodward
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1997-09-11
Filing date: 1998-05-15
Publication date: 1999-03-18
Also published as: GB9818447D0; US5959479A; JPH11142442A; GB2329311A

Description

Eine Vielfalt von digitalen Systemen verarbeiten pseudozu fällige Bitfolgen (PRBSs; PRBS = Pseudorandom Bit Sequence). Beim Verifizieren der Leistung dieser Systeme ist es oftmals wünschenswert, die Signalform der pseudozufälligen Bitfolge bei verschiedenen Positionen innerhalb des Systems zu be obachten. Segmente der PRBS-Signalform können unter Ver wendung von abgetasteten Datenerfassungssystemen, wie z. B. Äquivalentzeitabtastoszilloskopen, neu aufgebaut werden.

Äquivalentzeitabtastsysteme tasten eine Signalform während wiederholter Zyklen der Signalform ab. Das Takten jeder neu en Abtastung wird zunehmend relativ zu jedem einer Folge von Auslöseereignissen oder Triggerereignissen verzögert, die synchron zu der Signalform sind. Wenn eine ausreichende An zahl von Abtastungen erfaßt wurde, wird das abgetastete Seg ment der Signalform neu aufgebaut, und die Charakteristika desselben werden auf einer Anzeige oder einem anderen Ausga begerät beobachtet. Äquivalentzeitabtastsysteme, die durch Agoston in dem U.S.P.N. 4,812,769 und dem U.S.P.N. 4,678,345 beschrieben sind, enthalten Oszillatoren, um Hinweissignale zu erzeugen, die das Takten des Signalformabtastens bestim men. Die Oszillatoren tragen jedoch zu einer Komplexität dieses Abtastsystemtyps bei.

Ein weiteres bekanntes Abtastsystem verwendet einen startba ren Oszillator, der synchron zu einem Auslöseereignis einge schaltet wird. Zyklen des Ausgangssignals des Oszillators werden gezählt, um Hinweissignale bei vorbestimmten Zeitver zögerungen relativ zu dem Auslöseereignis zu erzeugen. Die Frequenzstabilität des startbaren Oszillators wird jedoch beeinträchtigt, um die schnelle Einschaltzeit zu erreichen, was eine Unsicherheit in die Zeitverzögerungen einführt. Die Frequenzinstabilität begrenzt die Genauigkeit dieses Abtast systemtyps, da die Unverfälschtheit des Signalformneuaufbaus von dem genauen Steuern der Zeitverzögerung zwischen dem Auslöseereignis und dem Hinweissignal abhängt.

Die Aufgabe der vorliegenden Erfindung besteht darin ein Ab tastsystem zu schaffen, das eine niedrige Komplexität auf weist, und das genau wiederholte Signalformen, wie z. B. die Signalformen von pseudozufälligen Bitfolgen oder anderen di gitalen Signalen, die in digitalen Systemen vorhanden sind, neu aufbaut.

Diese Aufgabe wird durch ein Zeitbasissystem zum Abtasten einer Signalform synchron zu einem angelegten Taktsignal ge mäß Anspruch 1, durch ein Zeitbasissystem, das ein Hinweis signal zum Abtasten einer Signalform synchron zu einem ange legten Taktsignal erzeugt, gemäß Anspruch 6, und ein Zeit basissystem, das ein Hinweissignal zum Abtasten einer Si gnalform synchron zu einem angelegten Taktsignal erzeugt, gemäß Anspruch 11, gelöst.

Gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung weist ein Abtastzeitbasissystem eine niedrige Kom plexität auf, und dasselbe verwendet ein frequenzstabiles Taktsignal, das in den digitalen Systemen vorhanden ist, um genau die Signalformen der angelegten Signale neu auf zubau en, die synchron zu dem Taktsignal sind. Das Abtastzeitba sissystem liefert ein Hinweissignal, das eine genau steuer bare Zeitverzögerung relativ zu einem Auslöseereignis auf weist. Ein Intervallzähler ist programmiert, um eine spezi fizierte Anzahl der Zyklen des Taktsignals zu zählen, was eine Grobzeitverzögerungseinstellung des Hinweissignals vorsieht. Diese Grobzeitverzögerung ist in Zeitinkrementen einstellbar, die durch die Periode des Taktsignals bestimmt sind. Ein Feinverzögerungsgenerator, der durch den Endzähl wert des Intervallzählers ausgelöst wird, liefert die Fein einstellung der Zeitverzögerung des Hinweissignals. Der Intervallzähler und der Feinverzögerungsgenerator können programmiert werden, um zunehmend die Zeitverzögerung zwi schen dem Hinweissignal und dem Auslöseereignis relativ zu jedem Zyklus der Signalform zu variieren. Die Hinweissignale ermöglichen, wenn dieselben an einen Abtaster angelegt wer den, ausreichende Abtastungen, die erfaßt werden sollen, um ausgewählte Segmente der Signalform neu aufzubauen. Ein optionaler Vorteiler oder Prescaler, der in dem Abtastzeit basissystem umfaßt ist, teilt die Frequenz des Taktsignals, wenn das Taktsignal sich über der Betriebsfrequenz des In tervallzählers oder des Feinverzögerungsgenerators befindet.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein bekanntes Abtastsystem;

Fig. 2 ein Abtastzeitbasissystem, das gemäß dem bevorzug ten Ausführungsbeispiel der vorliegenden Erfindung aufgebaut ist;

Fig. 3 ein Schema eines Feinverzögerungsgenerators, der in dem Abtastzeitbasissystem von Fig. 2 umfaßt ist; und

Fig. 4 ein Taktdiagramm von Signalen, die in dem Abtast zeitbasissystem von Fig. 2 vorhanden sind.

Fig. 1 zeigt ein bekanntes Äquivalentzeitabtastsystem 10. Die Eingangssignalform, die abgetastet werden soll, wird an den Eingang 12 eines Abtasters 14 angelegt. Der Abtaster 14 erzeugt einen digitalen Wert 11, der die Amplitude der ange legten Eingangssignalform zu verschiedenen Zeitpunkten dar stellt, wie es durch ein Hinweissignal 13 bestimmt wird. Die Segmente der Eingangssignalform können aus den digitalen Werten 11 und aus den Zeitpunkten relativ zu einem Auslöse signal 15, bei denen die digitalen Werte erfaßt wurden, neu aufgebaut werden. Das Auslösesignal 15 wird an den Eingang 16 einer Auslöseerfassungsschaltung 18 angelegt. Sobald das Auslösesignal durch die Auslöseerfassungsschaltung 18 verar beitet ist, wird das Auslösesignal 15 an einen Feinverzöge rungszähler 20 angelegt. Der Feinverzögerungszähler 20 führt eine Zeitverzögerung gemäß einem programmierten Eingabewert in den Feinverzögerungszähler ein. Der Endzählwert 17 des Feinverzögerungszählers 20 startet den startbaren Oszillator 22, so daß die Phase des Ausgangssignals des startbaren Os zillators 22 mit dem Endzählwert 17 synchronisiert ist. Ein Zykluszähler 24 zählt die Anzahl der Zyklen des Ausgangs signals des startbaren Oszillators 22, um eine zusätzliche Zeitverzögerung gemäß einem zweiten programmierten Eingabe wert, der an den Zykluszähler 24 angelegt ist, einzuführen. Eine Gesamtzeitverzögerung von T = t1 + t2 + t_verschieden wird zwischen dem Triggersignal 15 und dem Hinweissignal 13 eingeführt, wobei t1 die Zeitverzögerung ist, die durch den Zykluszähler 24 eingeführt ist, wobei t2 die Zeitverzögerung ist, die durch den Feinverzögerungszähler 20 eingeführt wird, und t_verschieden die Zeitverzögerung ist, die durch die Schaltungsanordnung und die Signalausbreitungswege innerhalb des Äquivalentzeitabtastsystems 10 eingeführt wird.

Die Frequenzstabilität des startbaren Oszillators 22 wird beeinträchtigt, da der startbare Oszillator entworfen ist, so daß derselbe eine schnelle Einschaltzeit aufweist. Die frequenzstabilen Oszillatoren, die hohe Qs aufweisen, weisen allgemein lange Einschaltzeiten auf. Eine kurze Einschalt zeit wird auf Kosten der Frequenzstabilität erreicht. Die Frequenzinstabilität in dem startbaren Oszillator 22 führt Variationen und Unsicherheiten in die Zeitverzögerung T zwi schen dem Auslösesignal 15 und dem Hinweissignal 13 ein. Diese Unsicherheit in der Zeitverzögerung T begrenzt die Ge nauigkeit des Neuaufbaus der Eingangssignalform, die durch das Äquivalentzeitabtastsystem 10 geliefert wird, da der Signalformneuaufbau von der genauen Steuerung der Zeitver zögerung T abhängt.

Ungünstigerweise tritt die Unsicherheit der Zeitverzögerung T, die durch diesen Typ des Äquivalentzeitabtastsystems 10 eingeführt wird, sogar bei Anwendungen auf, bei denen das angelegte Auslösesignal 15 eine hohe Stabilität aufweist. Obwohl viele Typen von digitalen Systemen, wie z. B. diesel ben, die pseudozufällige Bitfolgen (PRBSs) oder andere digi tale Signale verarbeiten, sehr stabile, verfügbare Daten takte aufweisen, treten beispielsweise dennoch Fehler bei dem Neuaufbau der Eingangssignalformen auf, da die Zeitver zögerung bei diesem Typ eines Abtastsystems 10 von dem Zählen der Zyklen des Ausgangssignals des instabilen start baren Oszillators 22 abhängt. Typischerweise sind die Ein gangssignalformen der digitalen Signale innerhalb des digi talen Systems synchron zu dem Datentakt.

Fig. 2 zeigt ein Abtastzeitbasissystem 50, das gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung aufgebaut ist. Das Abtastzeitbasissystem 50 macht sich den synchronen sehr stabilen Datentakt 72, der in einer Vielfalt von digitalen Systemen 70 vorhanden ist, unter Verwendung des Taktsignals 55 von dem Datentakt 72 als einen Taktbezug zu nutze. Aus dem Taktsignal 55 wird ein Hinweissignal 53 erzeugt, das eine sehr genau steuerbare Zeitverzögerung relativ zu dem Taktsignal 55 aufweist. Ein Abtaster 56 emp fängt die angelegte Signalform 51 von dem digitalen System 70. Die Signalform 51 kann eine pseudozufällige Bitfolge (PRBS) oder ein anderer Typ eines Signals sein. Der Abtaster 56 empfängt ferner das Hinweissignal 53. Das Hinweissignal 53 wird durch das Abtastzeitbasissystem 50 erzeugt, und das selbe liefert Taktinformationen zu dem Abtaster 56, der ei nen digitalen Wert 61 erfaßt, der die Amplitude der ange legten Signalform 51 zu dem Abtastzeitpunkt darstellt. Die Zeitverzögerung des Hinweissignals 53 relativ zu dem Takt signal 55 wird relativ zu den Zyklen der Signalform 51 zu nehmend erhöht oder verringert, und wenn eine ausreichende Anzahl von geeignet beabstandeten Abtastungen in einem Speicher (nicht gezeigt) erfaßt wurde, wird das abgetastete Segment der Signalform 51 neu aufgebaut und auf einer CRT oder einem anderen Ausgabegerät (nicht gezeigt) angezeigt.

Bei vielen digitalen Systemen 70 wird die Signalform 51 des digitalen Signals aus dem Datentakt 72 unter Verwendung ei nes PRBS-Generators oder eines Strukturgenerators 74 abge leitet, und die angelegte Signalform 51 ist daher synchron zu dem Taktsignal 55. Fig. 4 zeigt ein Taktdiagramm der Si gnalform 51 einer PRBS, das einen Strukturbezugsmarkierer M umfaßt, und das Taktsignal 55, das an das Abtastzeitbasis system 50 angelegt ist.

Wie in Fig. 2 gezeigt, wird ein Intervallzähler 52 durch ei ne Steuerung 66, wie z. B. einen Mikroprozessor, program miert, oder der Intervallzähler empfängt Informationen von einem Speichergerät oder einer anderen Quelle, um eine vor definierte Anzahl von Zyklen des Taktsignals 55 zu zählen. Der Intervallzähler 52 dient als ein Grobverzögerungsgene rator und empfängt das Taktsignal 55 von dem Datentakt 72. Wenn der Intervallzähler 52 programmiert ist, um n1 Zyklen zu zählen, wird ein Endzählwert 57 mit einer Zeitverzögerung von n1.T_Takt Sekunden relativ zu dem Strukturbezugsmar kierer M erzeugt. T_Takt ist die Periode des Taktsignals 55. Der Strukturbezugsmarkierer M ist ein vorbestimmter Zyklus des Taktsignals 55, der ferner als das Auslöseereignis für das Abtastzeitbasissystem 50 durch einen Benutzer des Sy stems über den äußeren Auslöseeingang 71 bezeichnet werden kann.

Der Intervallzähler 52 liefert eine Zeitverzögerung mit ei ner Auflösung oder einer Schrittgröße gleich einem Vielfa chen der Periode T_Takt des Taktsignals 55. Beispielsweise wird, wenn das Taktsignal 55 eine Frequenz von 250 MHz auf weist, der Endzählwert 57 des Intervallzählers 52 von dem Strukturbezugsmarkierer M in Vier-Nanosekunden- (ns) In krementen verzögert.

Ein genauerer Neuaufbau eines spezifizierten Segments der angelegten Signalform 51 kann eine Zeitverzögerungsauflösung garantieren, die feiner als die Periode T_Takt des Takt signals 55 ist, wie es durch den Intervallzähler 52 ge liefert wird. Ein Feinverzögerungsgenerator 54, der durch den Endzählwert 57 des Intervallzählers 52 ausgelöst wird, liefert eine feinere Zeitverzögerungsauflösung als dieselbe, die durch den Intervallzähler 52 erreicht wird. Um eine fei ne Zeitverzögerungsauflösung bei dem Feinverzögerungsgenera tor 54 zu erreichen, wird die Anzahl der Bits B der Auf lösung des Feinverzögerungsgenerators 54 über eine Periode T_Takt des Taktsignals 55 geteilt, was zu einer Zeitver zögerungsauflösung gleich T_Takt/2^B führt. Beispielsweise ergeben eine Periode T_Takt eines Taktsignals 55, die gleich 4 ns ist, und ein 16-Bit-Feinverzögerungsgenerator 54 eine Zeitverzögerungsauflösung von 4 ns/2¹⁶, was kleiner als 100 Femtosekunden ist. Es können ferner andere Zeitdauern als T_Takt verwendet werden, es werden jedoch typischerweise Zeitdauern ausgewählt, die größer oder gleich T_Takt sind, um eine fortlaufende Zeitverzögerungseinstellung des Hinweis signals 53 relativ zu dem Auslöseereignis vorzusehen.

Die Kombination des Intervallzählers 52 und des Feinverzöge rungsgenerators 54 liefert eine Zeitverzögerung oder eine Verzögerungszeit für das Hinweissignal 53 relativ zu dem Auslöseereignis (dem Strukturbezugsmarkierer M), die ihre Stabilität und Genauigkeit aus dem Taktsignal 55 ableitet. Beispielsweise liefert ein 32-Bit-lntervallzähler 52 Ver zögerungszeiten von bis zu 2³².T_Takt, was für eine Takt signalperiode T_Takt von 4 ns etwa 17 Sekunden sind. Wenn lange Zeitverzögerungen durch den Intervallzähler 52 geliefert werden, sind kleine Zeitverzögerungsinkremente dennoch durch den Feinverzögerungsgenerator 54 erhaltbar.

Fig. 3 zeigt ein Schema des Feinverzögerungsgenerators 54, der in dem Abtastzeitbasissystem 50 umfaßt ist. Eine Kon stantstromquelle I liefert einen konstanten Strom zu einem Kondensator C, der zwischen einen Eingangsanschluß 58a eines Komparators 58 und einen Bezug, wie z. B. Masse M, gekoppelt ist, was eine Spannungsrampe an dem Eingangsanschluß 58a erzeugt. Die Spannungsrampe variiert linear mit der Zeit. Die Spannungsrampe wird durch Schließen des Schalters S neu eingestellt und die Rampe wird durch Öffnen des Schalters S ausgelöst oder neu gestartet. Der Schalter S wird durch den Intervallzähler 52 geöffnet, wenn der Endzählwert 57 des Intervallzählers 52 erreicht wird. Ein Digital-zu-Analog- Wandler (DAC; DAC = Digital-to-Analog-Converter) 59 ist an den Anschluß 58b des Komparators 58 gekoppelt. Die Zeitver zögerung zwischen dem Zeitpunkt, bei dem der Schalter S ge schlossen ist, und dem Zeitpunkt, bei dem der Ausgang 58c des Komparators 58 in den hohen Zustand übergeht, wird durch den programmierten Wert n2, der zu dem DAC 59 zugeführt wird, bestimmt. Die Auflösung des DAC 59 bestimmt die Zeit verzögerungsauflösung des Feinverzögerungsgenerators 54. Andere Typen von programmierbaren Verzögerungsgeneratoren können ferner in dem Abtastzeitbasissystem 50 verwendet wer den, wie z. B. dieselben, die mit einer analogen Schaltungs anordnung, einer digitalen Schaltungsanordnung, Verzöge rungsleitungen oder Speicherbauelementen implementiert sind.

Ein Benutzer des Abtastzeitbasissystems 50 hat die Option des Neuaufbauens von ausgewählten Segmenten der Signalform 51 einer PRBS, die bis zu mehreren Sekunden von dem Struk turbezugsmarkierer M positioniert sind, während das Abtasten der Signalform 51 bei den feinen Verzögerungsinkrementen beibehalten wird, die durch den Feinverzögerungsgenerator 54 bestimmt werden. Die Gesamtzeitverzögerung τ, die durch den Intervallzähler 52 und den Feinverzögerungsgenerator 54 ein geführt wird, ist gleich n1.T_Takt + n2.T_Takt/2^B + T_const, wobei n1 der Wert ist, der zu dem Intervallzähler 52 durch die Steuerung 66 programmiert wird, wobei n2 der Wert ist, der zu dem Feinverzögerungsgenerator 54 durch die Steu erung 66 programmiert wird, und wobei T_const eine zeitinva riante Verzögerung ist, die durch die Schaltungsanordnung und die Signalausbreitungswege innerhalb des Abtastzeit basissystems 50 eingeführt wird. Sowie sich die Zyklen der PRBS wiederholen, werden n1 und n2 systematisch eingestellt, was Taktinformationen zu dem Abtaster 56 liefert, so daß eine ausreichende Anzahl von geeignet beabstandeten Abta stungen oder digitalen Werten 61 erfaßt werden, um das aus gewählte Segment der Signalform 51 der PRBS neu aufzubauen. Fig. 4 zeigt drei digitale Werte 61, die bei den Zeitver zögerungen τ₁, τ₂ und τ₃ relativ zu dem Strukturbezugsmar kierer M erfaßt werden.

Ein Benutzer des Abtastzeitbasissystems 50 hat ferner die Option des Spezifizierens der Strukturlänge, die die Anzahl der Bits zwischen folgenden Strukturbezugsmarkierern M des angelegten digitalen Signals oder der PRBS ist. Sobald die Strukturlänge spezifiziert ist, können mehrere Segmente der Signalform 51 der PRBS während jedem der sich wiederholenden Zyklen des PRBS durch geeignetes Programmieren des Inter vallzählers 52 und des Feinverzögerungsgenerators 54 abge tastet werden. Die Gesamtzahl von erfaßten digitalen Werten 61 kann durch den verfügbaren Speicher (nicht gezeigt) be grenzt sein, um die digitalen Werte 61 von dem Abtaster 56 zu speichern, oder kann durch die Geschwindigkeit begrenzt sein, mit der der Intervallzähler 52 und der Feinverzöge rungsgenerator 54 neu eingestellt werden können. Die Posi tion des Strukturbezugsmarkierers M innerhalb des digitalen Signals oder der PRBS ist ferner durch einen Benutzer des Abtastzeitbasissystems 50 einstellbar.

Wenn die Eingangssignalform 51 sich wiederholt und wenn eine ausreichende Anzahl von redundanten digitalen Werten 61 bei entsprechenden Segmenten der Signalform 51 erfaßt wurden, kann ein Mitteln der redundanten digitalen Werte durchge führt werden, um das Signal-zu-Rausch-Verhältnis zu verbes sern, was folglich die Unverfälschtheit des neu aufgebauten Segments der Signalform 51 verbessert. Wenn die Eingangs signalform 51 sich nicht wiederholt, oder wenn ein Einzel wert-Neuaufbau einer sich wiederholenden Signalform 51 nicht erwünscht ist, kann eine Erfassung der digitalen Werte, die kumulative Segmente der Signalform 51 darstellen, durch das Abtastzeitbasissystem 50 erhalten werden. Die kumulativen Segmente können verwendet werden, um ein Augendiagramm der Eingangssignalform 51 und nicht einen Einzelwert-Neuaufbau der Signalform 51 aufzubauen. Wenn das verfügbare Taktsignal 55 synchron zu der Signalform 51 jedoch nicht periodisch ist, können Augendiagramme der Eingangssignalform 51 ferner unter Verwendung des Abtastzeitbasissystems 50 aufgebaut werden.

Die Betriebsfrequenz des Abtastzeitbasissystems 50 wird über die maximale Betriebsfrequenz des Intervallzählers 52 und des Feinverzögerungsgenerators 54 hinaus durch Umfassen ei nes optionalen Vorteilers 60, der das Taktsignal 55 emp fängt, und die Frequenz des Taktsignals 55 teilt, bevor dasselbe an den Intervallzähler 52 angelegt wird, erweitert. Das Teilungsverhältnis des Vorteilers 60 wird gemäß der Frequenz des Taktsignals 55 ausgewählt, um die Ausgabe des Vorteilers 60 innerhalb der Betriebsfrequenz des Intervall zählers 52 und des Feinverzögerungsgenerators 54 zu bringen.

Claims

1. Zeitbasissystem (50) zum Abtasten einer Signalform synchron zu einem angelegten Taktsignal (55), mit fol genden Merkmalen:
einem programmierbaren Zähler (52), der das Taktsignal (55) empfängt, und der einen Endzählwert (57) erzeugt, wenn eine programmierte Anzahl von Zyklen des Takt signals (55) gezählt wurde, wobei das Zählen bei dem Auftreten eines vordefinierten Zyklus der Zyklen ein geleitet wird;
einem programmierbaren Verzögerungsgenerator (54), der mit dem programmierbaren Zähler (52) gekoppelt ist, wobei derselbe den Endzählwert (57) empfängt und ein Hinweissignal (53) erzeugt, das von dem Endzählwert (57) gemäß einem programmierten Verzögerungswert ver zögert ist;
einem Abtaster (56), der mit einem Eingang des Zeit basissystems (50), der die Signalform (51) empfängt, gekoppelt ist, und der mit dem programmierbaren Ver zögerungsgenerator (54) gekoppelt ist, wobei derselbe das Hinweissignal (53) empfängt, wobei der Abtaster (56) einen digitalen Wert (61) erzeugt, der der Ampli tude der Signalform (51) zu einem Zeitpunkt ent spricht, der durch das Hinweissignal (53) bestimmt wird.

2. Zeitbasissystem (50) gemäß Anspruch 1, das ferner eine Steuerung (66) aufweist, die mit dem programmierbaren Zähler (52) gekoppelt ist, der die programmierte An zahl liefert, und die mit dem programmierbaren Verzö gerungsgenerator (54) gekoppelt ist, der den Program mierten Verzögerungswert liefert.

3. Zeitbasissystem (50) gemäß Anspruch 2, bei dem entwe der die programmierte Anzahl oder der Programmierte Verzögerungswert oder beide relativ zu Zyklen der Si gnalform variiert werden.

4. Zeitbasissystem (50) gemäß einem der Ansprüche 1 bis 3, bei dem der programmierbare Verzögerungsgenerator (54) einen Komparator (58), einen Kondensator (C), der zwischen einen ersten Anschluß (58a) des Komparators (58) und einen Bezug (M) gekoppelt ist, einen Digi tal-zu-Analog-Wandler (59), der mit einem zweiten Anschluß (58b) des Komparators gekoppelt ist, eine Konstantstromquelle (1), die mit dem ersten Anschluß (58a) des Komparators (58) gekoppelt ist, zum Zuführen von Strom zu dem Kondensator (C), und einen Schalter (S) aufweist, der parallel zu dem Kondensator (C) ge koppelt ist, wobei der Schalter (S) mit dem pro grammierbaren Zähler (52) gekoppelt ist, und derselbe gemäß dem Endzählwert (57) des programmierbaren Zäh lers (52) geöffnet wird.

5. Zeitbasissystem (50) gemäß Anspruch 3, bei dem die Si gnalform (51) eine pseudozufällige Bitfolge aufweist, und bei dem der vorbestimmte Zyklus der Zyklen des Taktsignals (55) ein Strukturbezugsmarkierer innerhalb der pseudozufälligen Bitfolge ist.

6. Zeitbasissystem (50), das ein Hinweissignal (53) zum Abtasten einer Signalform (51) synchron zu einem ange legten Taktsignal (55) erzeugt, wobei das Zeitbasis system (50) folgende Merkmale aufweist:
einen programmierbaren Zähler (52), der das Taktsignal (55) empfängt, und der einen Endzählwert (57) erzeugt, wenn eine programmierte Anzahl von Zyklen des Taktsi gnals (55) gezählt wurde, wobei das Zählen bei dem Auftreten eines vorbestimmten Zyklus der Zyklen einge leitet wird; und
einen programmierbaren Verzögerungsgenerator (54), der mit dem programmierbaren Zähler gekoppelt ist, wobei derselbe den Endzählwert (57) empfängt und das Hin weissignal (53) verzögert von dem Endzählwert (57) ge mäß einem programmierten Verzögerungswert erzeugt.

7. Zeitbasissystem (50) gemäß Anspruch 6, das ferner eine Steuerung (66) aufweist, die mit dem programmierbaren Zähler (52) gekoppelt ist, der die programmierte An zahl liefert, und mit dem programmierbaren Verzöge rungsgenerator (54) gekoppelt ist, der den program mierten Verzögerungswert liefert.

8. Zeitbasissystem (50) gemäß Anspruch 7, bei dem entwe der die programmierte Anzahl oder der programmierte Verzögerungswert oder beide relativ zu der Signalform variiert werden.

9. Zeitbasissystem (50) gemäß Anspruch 7 oder 8, bei dem der programmierbare Verzögerungsgenerator (54) einen Komparator (58), einen Kondensator (C), der zwischen einen ersten Anschluß (58a) des Komparators (58) und einen Bezug (M) gekoppelt ist, einen Digital-zu-Ana log-Wandler (59), der mit einem zweiten Anschluß (58b) des Komparators (58) gekoppelt ist, eine Konstant stromquelle (1), die mit dem ersten Anschluß (58a) des Komparators (58) gekoppelt ist, zum Zuführen von Strom zu dem Kondensator (C), und einen Schalter (S), der parallel zu dem Kondensator (C) gekoppelt ist, auf weist, wobei der Schalter (S) mit dem programmierbaren Zähler (52) gekoppelt ist, und derselbe gemäß dem Endzählwert (57) des programmierbaren Zählers (52) geöffnet wird.

10. Zeitbasissystem (50) gemäß Anspruch 7, bei dem die Signalform (51) eine pseudozufällige Bitfolge auf weist, und bei dem der vordefinierte eine Zyklus der Zyklen des Taktsignals (55) ein Strukturbezugsmar kierer innerhalb der pseudozufälligen Bitfolge ist.

11. Zeitbasissystem (50), das ein Hinweissignal (53) er zeugt, zum Abtasten einer Signalform (51) synchron zu einem angelegten Taktsignal (55), wobei das Zeitbasis system (50) folgende Merkmale aufweist:
einen Vorteiler (60), der das Taktsignal (55) emp fängt, und der die Frequenz des Taktsignals (55) durch ein vorbestimmtes Teilungsverhältnis teilt;
einen programmierbaren Zähler (52), der mit dem Vor teiler (60) gekoppelt ist, wobei derselbe das geteilte Taktsignal (55) empfängt, und der einen Endzählwert (57) erzeugt, wenn eine programmierte Anzahl von Zyk len des geteilten Taktsignals (55) gezählt wurde, wo bei das Zählen bei dem Auftreten eines vorbestimmten Zyklus der Zyklen eingeleitet wird; und
einen programmierbaren Verzögerungsgenerator (54), der mit dem programmierbaren Zähler (52) gekoppelt ist, wobei derselbe den Endzählwert (57) empfängt und der selbe das Hinweissignal (53) verzögert von dem End zählwert (57) gemäß einem programmierten Verzögerungs wert erzeugt.

12. Zeitbasissystem (50) gemäß Anspruch 11, das ferner eine Steuerung (66) aufweist, die mit dem programmier baren Zähler (52) gekoppelt ist, der die programmierte Anzahl liefert, und die mit dem programmierbaren Ver zögerungsgenerator (54) gekoppelt ist, der den pro grammierten Verzögerungswert liefert.

13. Zeitbasissystem (50) gemäß Anspruch 12, bei dem ent weder die programmierte Anzahl oder der programmierte Verzögerungswert oder beide relativ zu Zyklen der Si gnalform variiert werden.

14. Zeitbasissystem (50) gemäß Anspruch 12, bei dem der Vorteiler (60) mit der Steuerung (66) gekoppelt ist, und das Teilungsverhältnis durch die Steuerung (66) ausgewählt wird.

15. Zeitbasissystem (50) gemäß einem der Ansprüche 11 bis 14, das ferner einen Abtaster (56) aufweist, der mit einem Eingang des Zeitbasissystems (50), der die Si gnalform empfängt, gekoppelt ist, und der mit dem programmierbaren Verzögerungsgenerator (54) gekoppelt ist, wobei derselbe das Hinweissignal (53) empfängt, wobei der Abtaster (56) einen digitalen Wert (61) erzeugt, der der Amplitude der Signalform (51) zu einem Zeitpunkt entspricht, der durch das Hinweissi gnal (53) bestimmt wird.

16. Zeitbasissystem (50) gemäß Anspruch 12, bei dem die Signalform (51) eine pseudozufällige Bitfolge auf weist, und bei dem der vordefinierte Zyklus des Takt signals (55) ein Strukturbezugsmarkierer innerhalb der pseudozufälligen Bitfolge ist.