DE4331375C2 - Pseudozufällig sich wiederholendes Abtasten eines Signals - Google Patents

Description

Diese Erfindung bezieht sich auf elektronische Schaltungen und im besonderen auf Testgeräte. Vornehmlich bezieht sich die Erfindung auf eine Schaltung zum Abtasten eines Ein­ gangssignals zur Anzeige auf einem digitalen Oszilloskop.

In einem digitalen Oszilloskop wird ein Eingangssignal zu­ erst durch Abtasten des Signals bei diskreten Zeitinter­ vallen digitalisiert, um einen digitalen Wert des Signals bei jedem Zeitintervall zu erhalten. Jeder dieser Abtast­ werte wird dann auf der Kathodenstrahlröhre des Oszilloskops angezeigt.

Es gibt drei Verfahren nach dem Stand der Technik, die her­ kömmlicherweise zum Abtasten des Signals verwendet werden:

• - Echtzeitabtasten,
• - sequenziell sich wiederholendes Abtasten, und
• - zufällig sich wiederholendes Abtasten.

Beim Echtzeitabtasten wird das Signal während seines Ver­ laufs in Echtzeit abgetastet. Es gibt eine einfache eins-zu eins-Entsprechung zwischen den Abtastwerten und den Zeiten, bei denen diese genommen wurden. Das heißt, alle Abtastwerte werden während eines einzelnen Eingangsschwingungsverlaufs­ zyklus genommen. Der Vorteil der Echtzeitabtastung ist es, daß sie alle ihre Messungen über einen Zyklus der Eingabe durchführt, und deshalb ist sie zum Abtasten eines Impulses mit einem einzigen Spitzenwert mit hohem Durchsatz tauglich. Der Nachteil der Echtzeitabtastung besteht darin, daß es unmöglich ist, sie auf sehr schnelle Signale oder auf Signale mit großer Bandbreite anzuwenden, da der Abtasttakt mindestens zweimal schneller sein muß als die höchste Frequenzkomponente des Eingangssignals.

Beim sequenziellen Abtasten werden einer oder mehrere Ab­ tastwerte des Signals für jeden Zyklus des Eingangsschwin­ gungsverlaufs digitalisiert. Das Eingangssignal muß sich deshalb wiederholen, und das Oszilloskop muß fähig sein, einen Triggerpunkt innerhalb der sich wiederholenden Schwingungsform festzustellen. Mit jedem aufeinander­ folgenden Triggern des Oszilloskops werden neue Abtastwerte genommen. Jeder neue Abtastpunkt ist weiter von dem Trigger­ punkt verschoben als der vorhergehende Abtastwert, und die Verzögerung wird nach jedem Trigger um einen festen Betrag bezüglich der Verzögerung des vorhergehenden Triggers er­ höht. Dieses Verfahren garantiert, daß mindestens ein Ab­ tastwert bei jedem Trigger genommen wird, es ist deshalb beim Erhalten des Schwingungsverlaufs schneller als das zufällig sich wiederholende Abtasten und hat folglich einen höheren Durchsatz. Der Nachteil des sequenziellen Abtastens besteht darin, daß es nur positive Zeiten abtasten kann, das heißt, es kann nur Abtastwerte nach dem Trigger nehmen.

Zufällig sich wiederholendes Abtasten ist dem sequenziellen Abtasten ähnlich, außer daß das Signal konstant mit einer Rate, die durch den Abtasttakt des Oszilloskops, nicht durch das Eingangssignal, festgelegt wird, abgetastet und digi­ talisiert wird. Nachdem jeder Abtastwert genommen ist, wird die Zeitbeziehung zwischen der Zeit des Abtastwerts und des Triggers des Schwingungsverlaufs hergestellt. Nachdem eine Anzahl von Abtastwerten genommen wurde, wird das Signal re­ konstruiert und auf der Anzeige des Oszilloskops angezeigt. Der Vorteil des zufällig sich wiederholenden Abtastens be­ steht darin, daß die Schwingungsform vor und nach dem Trig­ gerort abgetastet werden kann, dieses Verfahren des Ab­ tastens ist jedoch beim Erhalten des Signals über Zeitbe­ reiche, die viel kürzer als die Abtasttaktperiode ist, lang­ sam und hat folglich einen geringen Durchsatz. Zum Erhalten von Zeitbereichen, die kleiner als die Abtasttaktperioden sind, ist eine gültige (innerhalb des Zeitbereichs) Ab­ tastung nicht bei jedem Triggerereignis garantiert. Tatsäch­ lich ist die Wahrscheinlichkeit, daß ein Abtastwert inner­ halb des Erfassungszeitbereichs liegt, bei jeglichem gege­ benen Trigger gleich (Erfassungszeitbereich)/(Abtasttakt­ periode).

Folglich gibt es bei den Abtastverfahren gemäß dem Stand der Technik einen Mangel. Echtzeitabtastung hat einen hohen Durchsatz und ist zum Abtasten negativer und positiver Zeiten um das Triggerereignis tauglich, es ist jedoch auf­ grund der Schaltungsgeschwindigkeitsbegrenzungen nur auf Signale mit geringer bis mittlerer Bandbreite anwendbar. Se­ quenzielles Abtasten hat eine hohe Bandbreite und einen ho­ hen Durchsatz, es kann jedoch nur positive Zeiten nach dem Triggerereignis abtasten. Zufällig sich wiederholendes Ab­ tasten hat eine hohe Bandbreite und kann negative und posi­ tive Zeiten abtasten, es hat jedoch einen geringen Durch­ satz, besonders bei schnellen Abtastgeschwindigkeiten.

Die DE 41 32 294 A1 offenbart eine Vorrichtung zum Digitali­ sieren analoger Signale mit einem analogen Oszilloskop, bei der für Abtastpunkte des Signals in sich wiederholender Weise ein digitalisierender Pegel mit dem Signalwert an dem Abtastpunkt verglichen wird. Bei dieser Technik muß sich das Eingangssignal wiederholen, und das Oszilloskop muß fähig sein, einen Triggerpunkt innerhalb der sich wiederholenden Schwingungsform festzustellen.

Folglich besteht in Fachkreisen ein Bedarf an einem System, das Daten sowohl bei negativen als auch bei positiven Zeiten um das Triggerereignis herum erfaßt, das zum Erfassen sehr schneller Signale fähig ist und das die Signale zur Anzeige schnell erfassen kann, um einen hohen Durchsatz zu liefern. Es besteht in Fachkreisen ferner ein Bedarf an einem Abtast­ system, das den hohen Durchsatz des sequenziellen Abtastens und die negative Zeitabtastungsfähigkeit des zufällig sich wiederholenden Abtastens hat. Die vorliegende Erfindung er­ füllt diese und andere Anforderungen.

Es ist die Aufgabe der vorliegenden Erfindung, eine Schal­ tung zum Senden eines Abtastsignals innerhalb eines digita­ lisierenden Oszilloskops zu schaffen, mit der Signale mit einer hohen Bandbreite abgetastet werden können.

Diese Aufgabe wird durch eine Schaltung gemäß Anspruch 1 gelöst.

Es ist ein Vorteil der erfindungsgemäßen Schaltung, daß sie Eingangssignale sowohl vor als auch nach einem Triggerereig­ nis abtastet.

Es ist ein weiterer Vorteil der erfindungsgemäßen Schaltung, daß sie solche Signale abtastet, während ein hoher Durchsatz geschaffen wird.

Die Erfindung schafft eine Schaltung, die zum Abtasten schneller Signale, zum Abtasten negativer und positiver Zei­ ten um das Triggerereignis herum und zum schnellen Aufbauen des Schwingungsverlaufs zur Anzeige tauglich ist. Die Schal­ tung erreicht dies durch Erfassen negativer und positiver Zeiten auf zwei unterschiedlichen Wegen. Positive Zeitinfor­ mationen werden unter Verwendung einer modifizierten Form des sequenziellen Abtastens erfaßt, nachdem das sequenzielle Abtasten das Signal für Abtastwerte, die nach dem Triggerer­ eignis auftreten, schnell aufbauen kann.

Für Abtastwerte, die vor dem Triggerereignis auftreten, ver­ wendet das System eine modifizierte Form des zufällig sich wiederholenden Abtastens. Die Modifikation umfaßt das Abta­ sten des Schwingungsverlaufs bevor zugelassen wird, daß jeg­ liches Triggerereignis auftritt, und durch Qualifizieren jedes Triggerereignisses derart, daß ein Triggerereignis nur erkannt wird, wenn es in einem programmierbaren Zeitfenster nach einem Abtastwert auftritt.

Ein bevorzugtes Ausführungsbeispiel der Erfindung wird nach­ folgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Blockdiagramm eines Oszilloskops, das die Er­ findung enthält;

Fig. 2 ein Blockdiagramm der Schaltung der Erfindung;

Fig. 3 ein Zeitdiagramm der Abtastung nach einem Trigger­ ereignis; und

Fig. 4 ein Zeitdiagramm des Abtastens vor einem Triggerer­ eignis.

Fig. 1 zeigt ein Blockdiagramm eines digitalen Oszilloskops, das die Schaltung für die pseudozufällig sich wiederholende Abtastung der vorliegenden Erfindung ausführt. Bezugnehmend auf Fig. 1 enthält das digitale Oszilloskop 102 eine zen­ trale Verarbeitungseinheit (CPU = Central Prozessing Unit) 104, die einen Prozessor und einen Speicher zur Programm- und Datenspeicherung enthält. Die CPU 104 tauscht über einen Systembus 106 mit einer Abtastschaltung 108 und mit einer Schaltung mit einer pseudozufällig sich wiederholenden Zeit­ basis 110 der vorliegenden Erfindung Daten aus. Die CPU 104 tauscht ebenfalls mit einer Anzeige 112 zum Anzeigen der Signale für einen Anwender des Systems Daten aus.

Die Triggerschaltung 116 empfängt ein Eingangssignal 114 und bestimmt einen Triggerpunkt innerhalb des Signals. Die Ab­ tastschaltung 108 empfängt ein Abtasttaktsignal 124 und ta­ stet das Eingangssignal 114 ab, wobei digitale Werte erzeugt werden. Die digitalen Werte werden an die CPU 104 über den Bus 106 geschickt, wo sie akkumuliert werden und einer An­ zeige des Signals, das auf dem Eingangssignal 114 empfangen wird, eingebaut werden. Das Signal, das im Speicher der CPU 104 aufgebaut wurde, wird dann an die Anzeige 112 geschickt.

Die Schaltung mit pseudozufällig sich wiederholender Zeitba­ sis 110 der vorliegenden Erfindung erzeugt ein Triggerakti­ vierungssignal 120, das der Triggerschaltung 116 mitteilt, ob die Triggerereignisse erkannt werden. Wenn die Triggerer­ eignisse erkannt werden, untersucht die Triggerschaltung 116 das Signal, das auf dem Eingangssignal 114 empfangen wird, und bestimmt, wann ein Triggerereignis auftritt. Wenn ein Triggerereignis auftritt, schickt die Triggerschaltung 116 ein Triggersignal 122 zu der Schaltung mit pseudozufällig sich wiederholender Zeitbasis 110. Die Schaltung mit pseudo­ zufällig sich wiederholender Zeitbasis 110 sendet ebenfalls ein Abtasttaktsignal 124 an die Abtastschaltung 108, das der Abtastschaltung 108 mitteilt, wann Abtastwerte des Eingangs­ signals 114 genommen werden. Die CPU 104, die Anzeige 112, die Triggerschaltung 116 und die Abtastschaltung 108 sind in Fachkreisen gut bekannt und werden deshalb nicht weiter be­ schrieben.

Fig. 2 zeigt ein genaues Blockdiagramm der Schaltung mit pseudozufällig sich wiederholender Zeitbasis 110 aus Fig. 1. Bezugnehmend auf Fig. 2 enthält die Schaltung 110 einen Ab­ tasttaktgenerator 204, der verwendet wird, um das Abtast­ taktsignal 124 zu erzeugen. Der Abtasttaktgenerator 204 ist ein durch-N-teilender Hinunterzähler, der parallel über den Systembus 106 geladen werden kann. Ein Zeitbasistaktsignal 240 (ZB-Taktsignal) eines stabilen Oszillators ist sowohl mit dem Takteingang des Abtasttaktgenerators 204 als auch mit anderen Schaltungen verbunden. Die Abtastwerte werden durch Laden einer anfänglichen Zahl in den Abtasttaktgen­ erator 204 erzeugt, was dem Zeitbasistaktsignal 240 erlaubt, den Abtasttaktgenerator herunterzusetzen, bis seine Zahl Null erreicht, zu welcher Zeit ein abschließender Zählstand erzeugt wird, der den Abtasttakt 124 erzeugt. Der Abtast­ taktgenerator 204 wird dann wieder mit derselben oder einer neuen Zahl geladen und der Prozeß wiederholt sich.

Eine zusätzliche Schaltung könnte verwendet werden, um die Wieder-Ladungs-Operation durchzuführen und um die CPU 104 (Fig. 1) von der Last des Wieder-Ladens zu befreien.

Eine Interpolatorschaltung wird verwendet, um die Zeit zwi­ schen dem Auftreten eines Triggers und des nächsten Auf­ tretens eines Abtasttakts zu messen. Die Interpolatorschal­ tung umfaßt einen groben Interpolator 206, der eine Zähler­ schaltung ist, ein D-Flip-Flop 212, ein zweites D-Flip-Flop 214, UND-Gatterschaltungen 228 und 230 und eine feine Inter­ polatorschaltung 216. Die feine Interpolatorschaltung 216 mißt die Zeit zwischen dem Auftreten eines Triggersignals und der nächsten ansteigenden Flanke des Zeitbasistakt­ signals 240. Der grobe Interpolator 206 zählt dann die Zyklen des Zeitbasistaktsignals zwischen der ersten anstei­ genden Flanke des Zeitbasistaktsignals nach dem Auftreten eines Triggers und dem Auftreten des nächsten Abtasttakt­ signals 124.

Der feine Interpolator 216 führt eine analoge Zeitmessung durch und verwendet eine Zeitstreckungsschaltung. Der feine Interpolator 216 könnte zum Beispiel eine Kapazität mit einer schnellen Rate aufladen und sie dann mit einer nied­ rigen Rate entladen, während er die Taktzyklen zählt, um festzustellen, wieviel Zeit zwischen dem Auftreten des Trig­ gers und dem Auftreten der ersten ansteigenden Flanke des Zeitbasistakts nach dem Triggerimpuls verstrichen ist. Andere gut bekannte feine Interpolatorschaltungen können ebenfalls verwendet werden.

Wenn ein Triggersignal (TRIG) 122 empfangen wird, veranlaßt das Signal den Ausgang eines UND-Gatters 228, FIC-Signal 252, auf einen hohen logischen Pegel zu gehen, was den feinen Interpolator 216 in Gang setzt. Das UND-Gatter 228 wird aktiviert, weil sein anderer Eingang, der invertiert ist, mit dem Q-Ausgang 248 des D-Flip-Flops 212 verbunden ist, und dieser Ausgang vor dem Empfang eines Triggers auf einem niedrigen logischen Pegel ist. Der feine Interpolator 216 beginnt dann die Zeit zu messen und wird fortfahren, die Zeit zu messen, bis das FIC-Signal 252 auf einen niedrigen logischen Pegel geht. Bei der nächsten ansteigenden Flanke des Zeitbasistaktsignals 240 wird das D-Flip-Flop 212 ge­ setzt. Dies wird veranlassen, daß der Ausgang des UND-Gat­ ters 228 auf einen niedrigen logischen Pegel geht, was den feinen Interpolator 216 anhält. Folglich mißt der feine In­ terpolator die Zeit zwischen dem Auftreten des TRIG-Signals 122 und der ersten ansteigenden Flanke des Zeitbasistaktsig­ nals 240.

Wenn der Q-Ausgang des D-Flip-Flops 212, der das SYNC-TRIG- Signal 248 ist, auf einen hohen logischen Pegel geht, geht der Ausgang des UND-Gatters 230, CIC-Signal 250, in einen hohen logischen Pegel über, um den groben Interpolator 206 zu aktivieren. Der grobe Interpolator zählt dann die Zeit­ basistaktsignalzyklen bis ein Abtasttakt 124 auftritt. Wenn der Abtasttakt 124 auftritt, setzt er das D-Flip-Flop 214 und der Ausgang dieses Flip-Flops veranlaßt, daß der Ausgang des UND-Gatters 230 auf einen niedrigen logischen Pegel geht, was den groben Interpolator 206 deaktiviert. Die CPU 104 (Fig. 1) kann die Werte aus dem feinen Interpolator 216 und aus dem groben Interpolator 206 über den Bus 106 aus­ lesen und den Betrag an Zeit feststellen, der zwischen dem TRIG-Signal 122 und dem Auftreten des Abtasttakts 124 aufge­ treten ist.

Der Betrieb der restlichen Teile aus Fig. 2 wird in Verbin­ dung mit der Beschreibung von Fig. 3 und 4 im Folgenden be­ schrieben. Fig. 3 zeigt ein Zeitdiagramm der Signale aus Fig. 2, während die Schaltung Abtastwerte nach einem Trig­ gerereignis erfaßt, das heißt, während einer positiven Zeit. Das Zeitdiagramm aus Fig. 4 zeigt Signale aus Fig. 2, wäh­ rend die Schaltung Abtastwerte vor einem Triggerimpuls er­ faßt, das heißt, während einer negativen Zeit.

Wenn bei einer positiven Zeit abgetastet wird, setzt die CPU 104 das NEG/POS-Signal 246 auf einen niedrigen logischen Pegel, um zu verhindern, daß das UND-Gatter 224 den Abtast­ taktgenerator 204 aktiviert. Der Abtasttaktgenerator wird deshalb nicht aktiviert bis ein Triggersignal 122 empfangen wird. Wenn das Triggersignal 122 empfangen wird, veranlaßt es das ODER-Gatter 226, den Abtasttaktgenerator 204 zu aktivieren. Sobald der Abtasttaktgenerator 204 aktiviert ist, erzeugt er ein Abtasttaktsignal wie oben beschrieben. Mit dem Auftreten jedes Abtasttaktsignals wird ein Post- TRIG-Abtastwert-Zähler 210 vermindert. Der PostTRIG-Abtast­ wert-Zähler 210 wird durch die CPU 104 über den Bus 106 ge­ laden und der geladene Wert bestimmt die Anzahl von Abtast­ werten, die für jedes Triggerereignis genommen werden. Folg­ lich ist die Schaltung tauglich, mehr als einen Abtastwert pro Triggerereignis zu nehmen, wenn im positiven Zeitbereich abgetastet wird, der Post-TRIG-Abtast-Zähler 210 könnte jedoch derart auf einen Wert von Eins gesetzt werden, daß nur ein einziger Abtastwert pro Triggerereignis genommen wird. Nachdem die erwünschte Anzahl von Abtastwerten genom­ men wurde, geht der abschließende Zählstandsausgang 258 des Post-TRIG-Abtast-Zählers 210 auf einen hohen logischen Pegel, um anzuzeigen, daß die Erfassung abgeschlossen ist.

Eine zusätzliche Schaltung (nicht gezeigt) könnte zu dem pa­ rallelen Lasteingang des Abtasttaktgenerators 204 hinzuge­ fügt werden, um einen Post-Trigger-Abtastverzögerungswert in den Abtasttaktgenerator zu laden, um den Abtasttaktgenerator zu einer zeitlichen Verzögerung nach dem Trigger vor dem Er­ zeugen des ersten Abtatstakts 124 zu veranlassen. Dies er­ zeugt die unterschiedliche Verzögerung nach jedem Trigger­ impuls, die für sequenzielles Abtasten verwendet wird. Da­ nach könnte ein zweiter Wert in den Abtasttaktgenerator 204 geladen werden, um das Zeitintervall zwischen aufeinander­ folgenden Abtasttakten zu setzen. Für langsamere Signale könnten diese zwei unterschiedlichen Werte aus der CPU 104 geladen werden, für schnellere Signale wäre jedoch eine zu­ sätzliche Schaltung wünschenswert. Diese zusätzliche Schal­ tung umfaßt ein Register, um den zweiten Wert zu halten, nachdem der erste Wert direkt von der CPU 104 geladen werden kann.

Fig. 3 zeigt ein Zeitdiagramm der Signale während der posi­ tiven Zeiterfassung. Bezugnehmend auf Fig. 3 ist das Zeit­ basistaktsignal 240 ein kontinuierlich laufendes Taktsignal. Wenn ein Triggerimpuls 122 auftritt, wird das FIC-Signal 252 aktiviert, um den feinen Interpolator 216 in Gang zu setzen. Bei der nächsten ansteigenden Flanke des Zeitbasistaktsig­ nals 240 nach dem Triggerereignis wird der Abtasttaktgene­ rator 204 aktiviert und er zählt bis zum Auftreten des er­ sten Abtasttakts 124 hinunter. Zu dieser selben Zeit geht das FIC-Signal 252 auf einen niedrigen logischen Pegel, um den feinen Interpolator zu deaktivieren.

Der Abtasttaktgenerator 204 fährt fort zu laufen, bis der Post-TRIG-Abtast-Zähler 210 auf Null erniedrigt ist und das Signal "Erfassung beendet" 258 setzt.

Bei der negativen Zeiterfassung arbeitet die Schaltung in einer unterschiedlichen Art. Die CPU 104 setzt das NEG/POS Signal 246, um eine negative Zeiterfassung anzuzeigen, was dem Ausgang des UND-Gatters 224 erlaubt, auf einen hohen lo­ gischen Pegel zu gehen, wenn das Signal "Beginne Erfassung" 244 auf einen hohen logischen Pegel geht. Wenn der Ausgang des UND-Gatters 224 auf einen hohen Ausgang geht, aktiviert er das ODER-Gatter 226, das seinerseits den Abtasttakt­ generator 204 aktiviert. Danach wird der Abtasttaktgenerator 204 Abtasttakte 124 wie oben beschrieben erzeugen.

Bei der negativen Zeiterfassung ist es wünschenswert, einige Abtastwerte vor dem Erlauben eines Triggerereignisses zu nehmen. Dies wird durch Laden eines Wertes in einen PRÄ- TRIG-Abtastzähler 208 erreicht. Sobald ein Wert in den PRÄ- TRIG-Abtastzähler 208 geladen ist, und das Signal "Beginne Erfassung " 244 aktiviert ist, wird der PRÄ-TRIG-Abtastzäh­ ler 208 bei jedem Auftreten des Abtasttakts 124 erniedrigt. Wenn der PRÄ-TRIG-Abtastzähler 208 Null erreicht, aktiviert das abschließende Zählstandausgangssignal 254 einen Eingang des UND-Gatters 232. Das UND-Gatter 209 hält das abschließende Zählstandsausgangssignal 254 bis zum nächsten Erfas­ sungszyklus auf einem hohen logischen Pegel.

Der andere Eingang an das UND-Gatter 232 ist von der Trig­ gerqualifiziererschaltung. Die Triggerqualifiziererschaltung umfaßt einen Beginne-Triggerqualifizierer-Zähler 218 und Be­ endetriggerqualifiziererzähler 220 als auch ein Setze/Rück­ setze Flip-Flop 222. Die Triggerqualifiziererschaltung ist entworfen, um einem Trigger zu erlauben, innerhalb eines festen Zeitfensters, das bei einer definierten Zeit vor jedem Abtasttakt beginnt, aufzutreten. Die Verzögerung zwischen diesem Triggerqualifiziererfenster und dem nächsten Abtasttakt ist durch Laden eines anfänglichen Wertes in den Beginnetriggerqualifizierer 218, der den Betrag der Verzö­ gerung, nachdem ein Signal "Beginne Erfassung" 244 auf einen hohen logischen Pegel geht, vor dem Beginn des ersten Quali­ fiziererfensters definiert, programmierbar. Ein zweiter Wert wird in den Beendetriggerqualifiziererzähler 220 geladen, der den Betrag der Zeit definiert, nachdem das Signal "Be­ ginne Erfassen" 244 auf einen hohen logischen Pegel geht, bevor das erste Triggerqualifiziererfenster endet. Diese zwei Werte werden über den Bus 106 durch die CPU 104 gela­ den. Nachdem die Werte geladen sind, aktiviert das Auftreten des Signals "Beginne Erfassen" 244 beide Zähler und sie be­ ginnen hinunterzuzählen. Nachdem der PRÄ-TRIG-Abtastzähler 208 auf einen hohen logischen Pegel geht, wird der Beginne- Triggerqualifizierer-Zähler 218 auf Null erniedrigt, und sein abschließender Zählstandsausgang 268 setzt das Setze/Rücksetze Flip-Flop 222, das das UND-Gatter 232 aktiviert und ebenfalls veranlaßt, daß das Trigger­ aktivierungssignal 120 auf einen hohen logischen Pegel geht. Der Wert, der in den Beendetriggerqualifiziererzähler 220 geladen wurde, ist größer als der Beginne-Triggerzähler­ qualifizierer-Wert, der Beendetriggerqualifiziererzähler fährt deshalb fort erniedrigt zu werden, um ein Trigger­ aktivierungsfenster zu erzeugen. Wenn der Beende-Trigger­ qualifizierer-Zähler 220 Null erreicht, setzt sein ab­ schließender Zählstandausgang 270 das Setze/Rücksetze Flip- Flop 222 zurück, was veranlaßt, daß das Triggeraktivierungs­ signal 120 auf einen niedrigen logischen Pegel geht. Wie der Abtasttaktgenerator 240 wird jeder Triggerqualifizierer­ zähler, der den abschließenden Zählstand erreicht, mit dem Abtasttaktperiodenwert geladen. Dies stellt sicher, daß das Triggerqualifiziererfenster sich mit derselben periodischen Rate wie der Abtasttakt und mit derselben Phasenbeziehung wiederholt.

Die Interpolatorschaltung, die oben beschrieben wurde, ar­ beitet auf dieselbe Art wie für die positive Zeiterfassung.

Fig. 4 zeigt ein Zeitdiagramm einer negativen Zeiterfassung. Bezugnehmend auf Fig. 4 ist das Zeitbasistaktsignal ein freilaufender Takt. Wenn das Signal "Beginne Erfassung" 244 auftritt, wird der Abtasttaktgenerator 204 aktiviert und der Abtasttakt 124 beginnt damit, periodische Signale auszuge­ ben. Der Beginnetriggerqualifiziererzähler 218 wird eben­ falls aktiviert und wird für eine Zeitdauer erniedrigt; im Beispiel aus Fig. 4 ist der Beginnetriggerqualifiziererzäh­ ler 218 mit einem Wert geladen, der ihn veranlaßt, für zwei Abtasttaktzeiten erniedrigt zu werden. Nachdem das Beginne­ triggerqualifizierersignal 268 auf Null erniedrigt wurde, wird es auf Eins gesetzt. In dem Beispiel aus Fig. 4 ist der Beendetriggerqualifiziererzähler 220 mit einem Wert geladen, der ihn veranlaßt, für eine Zeit von vier Zeitbasistaktzyk­ len erniedrigt zu werden. Deshalb erreicht der Beendetrig­ gerqualifiziererzähler 220 nach dem Erniedrigen auf Null den Wert Null und das Beendetriggerqualifizierersignal 270 wird auf einen hohen logischen Pegel gesetzt. Der Abtasttaktge­ nerator 204, der Beginnetriggerqualifiziererzähler 218 und der Beendetriggerqualifiziererzähler 220 sind alle anfäng­ lich mit verschiedenen Werten geladen, um sie zu veranlas­ sen, den endgültigen Zählstand zu unterschiedlichen Zeiten zu erreichen. Sie laden jedoch von da an alle denselben Wert, so daß jeder den abschließenden Zählstand bei dersel­ ben periodischen Rate erreicht.

In dem Beispiel aus Fig. 4 ist der PRÄ-TRIG-Abtastzähler 208 mit einem Wert von Zwei geladen, folglich wurde er zu dem Zeitpunkt des ersten Auftretens des Beginn- und Beende-Trig­ gerqualifizierungssignals noch nicht auf Null erniedrigt. Deshalb ist das Triggeraktivierungssignal während dieser ersten Beginne- und Beende-Triggerqualifiziererzeiten nicht aktiv. Nachdem der PRÄ-TRIG-Zähler auf Null erniedrigt wur­ de, aktiviert das nächste Auftreten des zweiten Abtasttakts 124 seinen Ausgang und danach wird das Auftreten des Begin­ netriggerqualifizierer 268 veranlassen, daß das Triggerakti­ vierungssignal 120 aktiviert ist.

Sobald das Triggeraktivierungssignal 120 aktiv ist, wird die Schaltung Triggerereignisse erkennen. Wenn ein Triggerer­ eignis auftritt, während das Triggeraktivierungssignal 120 aktiv ist, wird die Interpolatorschaltung aufgrund des Auf­ tretens des Triggersignals 122 aktiviert. Zu dieser Zeit wird das FIC-Signal 252 aktiviert, was den feinen Inter­ polator aktiviert und bei der ansteigenden Flanke des nächsten Zeitbasistaktsignals 240 wird das CIC-Signal 250 aktiviert werden, was den groben Interpolator 206 aktiviert. Auf diese Art wird die Interpolatorschaltung die Zeit zwischen dem Triggerereignis und dem Auftreten des nächsten Abtasttakts messen. Dies aktiviert die CPU 104, um das Auf­ treten des Triggerereignisses zu verwenden, das Ausgangs­ signal aufzubauen.

In einigen Zeitbereichen, können sowohl negative als auch positive Zeitdaten während eines einzelnen Triggers erfaßt werden. Dieser Fall arbeitet wie der negative Fall, außer daß der Post-TRIG-Abtastzähler ebenfalls verwendet wird.

Wie oben beschrieben ist, verwendet die Schaltung mit pseu­ dozufällig sich wiederholender Abtastung der vorliegenden Erfindung eine modifizierte Form des sequenziellen Ab­ tastens, um Abtastwerte während positiver Zeiten zu erfas­ sen. Der Durchsatz ist höher als beim zufällig sich wieder­ holenden Abtasten, weil die Wahrscheinlichkeit, daß ein Ab­ tastwert innerhalb des Erfassungszeitbereiches landet, (Er­ fassungszeitbereich)/(Zeitbasistaktperiode) ist, und da die Zeitbasistaktperiode viel geringer sein kann als die Abtasttaktperiode. Die Schaltung verwendet ebenfalls eine Form des zufällig sich wiederholenden Abtastens, um Signale während der negativen Zeiten zu erfassen, die Schaltung qualifiziert jedoch das zufällig sich wiederholende Abtasten mit der Triggerqualifizierungsschaltung und mit dem PRÄ- TRIG-Abtastzähler, was folglich den Erfassungsdurchsatz ver­ bessert.

Claims (4)

1. Schaltung zum Senden eines Abtastsignals (124) inner­ halb eines digitalisierenden Oszilloskops (102), wobei das Abtastsignal (124) verwendet wird, um eine Ana­ log/Digital-Umwandlung des Signaleingangs des digi­ talisierenden Oszilloskops (102) zu veranlassen, ge­ kennzeichnet durch folgende Merkmale:
eine Einrichtung zum Erzeugen eines negativen Zeit­ signals (246), wobei das negative Zeitsignal (246) auf einen Wert von Eins gesetzt wird, wenn die Abtast­ signale (124) vor einem Auftreten eines Triggersignales (122) gesendet werden, und wobei das negative Zeit­ signal (246) auf einen Wert von Null gesetzt wird, wenn die Abtastsignale (124) nach einem Auftreten des Trig­ gersignals (122) gesendet werden;
eine Einrichtung (110) zum Senden eines Abtastsignals (124) mindestens einmal nach einem Auftreten des Trig­ gersignals (122), wenn das negative Zeitsignal (246) Null ist;
eine programmierbare Triggerqualifiziererschaltungsein­ richtung (218, 220) zum Erzeugen eines Triggerquali­ fizierungssignals (262), das eine erste programmierbare Zeitdauer nach dem Senden eines jeden Abtastsignals (124) beginnt, und das eine zweite programmierbare Zeitdauer nach dem Senden eines jeden Abtastsignals (124) endet; und
eine Einrichtung (110) zum Senden eines Abtastsignals (124) zu einer zufälligen Zeit vor einem Auftreten des Triggersignals (122), und zum Beibehalten von Daten, die durch die digitale Umwandlung, die durch das Ab­ tastsignal (124) veranlaßt wurden, erhalten wurden, wenn das negative Zeitsignal (246) Eins ist und wenn das Triggersignal (122) ferner zusammen mit dem Trig­ gerqualifizierersignal auftritt.

2. Schaltung nach Anspruch 1 ferner gekennzeichnet durch eine programmierbare Zählereinrichtung (210) zum Zählen, wie oft das Abtastsignal (124) gesendet ist, nach jedem Auftreten des Triggersignals (122).

3. Schaltung nach Anspruch 1 oder 2, ferner gekennzeichnet durch eine Einrichtung (206, 216) zum Messen der Zeitdauer zwischen einem Auftreten des Triggersignals (122) und einer Zeit, zu der das Abtastsignal (124) gesendet wird, wenn das negative Zeitsignal (246) Null ist.

4. Schaltung nach einem der Ansprüche 1 bis 3, ferner ge­ kennzeichnet durch eine Einrichtung (208, 254) zum Blockieren des Trigger­ signals (122), bis eine programmierbare Anzahl von Ab­ tastsignalen (124) gesendet wird, wenn das negative Zeitsignal (246) Eins ist.