JP2014016840A - ウオッチドッグタイマ回路 - Google Patents
ウオッチドッグタイマ回路 Download PDFInfo
- Publication number
- JP2014016840A JP2014016840A JP2012154253A JP2012154253A JP2014016840A JP 2014016840 A JP2014016840 A JP 2014016840A JP 2012154253 A JP2012154253 A JP 2012154253A JP 2012154253 A JP2012154253 A JP 2012154253A JP 2014016840 A JP2014016840 A JP 2014016840A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- processing unit
- watchdog timer
- clock signal
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【課題】本発明は、演算処理装置の種類毎に閾値を作成する必要を無くすことができ、製造コストを低減できるウオッチドッグタイマ回路を提供することを目的とするものである。
【解決手段】ウオッチドッグタイマ回路には、ウオッチドッグタイマ3、発振子4及び動作制御部5が設けられている。ウオッチドッグタイマ3は、演算処理装置1からのクリア制御1aが所定時間途絶えた場合に演算処理装置1の暴走を検出する。発振子4は、演算処理装置1が動作状態のときに演算処理装置1にクロック信号4aを供給し、演算処理装置1が非動作状態のときに演算処理装置1へのクロック信号4aの供給を停止する。動作制御部5は、発振子4から演算処理装置1へのクロック信号4aの供給が停止されているときに、ウオッチドッグタイマ3の動作を無効にする。
【選択図】図1
【解決手段】ウオッチドッグタイマ回路には、ウオッチドッグタイマ3、発振子4及び動作制御部5が設けられている。ウオッチドッグタイマ3は、演算処理装置1からのクリア制御1aが所定時間途絶えた場合に演算処理装置1の暴走を検出する。発振子4は、演算処理装置1が動作状態のときに演算処理装置1にクロック信号4aを供給し、演算処理装置1が非動作状態のときに演算処理装置1へのクロック信号4aの供給を停止する。動作制御部5は、発振子4から演算処理装置1へのクロック信号4aの供給が停止されているときに、ウオッチドッグタイマ3の動作を無効にする。
【選択図】図1
Description
本発明は、演算処理装置の暴走を検出するウオッチドッグタイマ回路に関する。
従来用いられていたこの種のウオッチドッグタイマ回路としては、例えば下記の特許文献1等に示されている構成を挙げることができる。すなわち、従来構成では、演算処理装置の消費電力を監視して、消費電力が所定の閾値未満となった場合に演算処理装置が非動作状態であることを検出してウオッチドッグタイマの動作を無効にしている。
ここで、演算処理装置が非動作状態であるときの消費電力は、演算処理装置の種類により異なる。上記のような従来構成では、演算処理装置の消費電力が閾値未満となった場合にウオッチドッグタイマの動作を無効にするので、演算処理装置の種類毎に閾値を作成する必要があり、製造コストが増大している。
本発明は、上記のような課題を解決するためになされたものであり、その目的は、演算処理装置の非動作状態を検出するための閾値を演算処理装置の種類毎に作成する必要を無くすことができ、製造コストを低減できるウオッチドッグタイマ回路を提供することである。
本発明に係るウオッチドッグタイマ回路は、演算処理装置からのクリア制御が所定時間途絶えた場合に演算処理装置の暴走を検出するウオッチドッグタイマと、演算処理装置が動作状態のときに演算処理装置にクロック信号を供給し、演算処理装置が非動作状態のときに演算処理装置へのクロック信号の供給を停止する発振子と、発振子から演算処理装置へのクロック信号の供給が停止されているときに、ウオッチドッグタイマの動作を無効にする動作制御部とを備える。
本発明のウオッチドッグタイマ回路によれば、動作制御部は、発振子から演算処理装置へのクロック信号の供給が停止されているときに、ウオッチドッグタイマの動作を無効にするので、演算処理装置の非動作状態を検出するための閾値を演算処理装置の種類毎に作成する必要を無くすことができ、製造コストを低減できる。
以下、本発明を実施するための形態について、図面を参照して説明する。
実施の形態1.
図1は、本発明の実施の形態1によるウオッチドッグタイマ回路を示す構成図である。図において、ウオッチドッグタイマ回路には、演算処理装置1、電源2、ウオッチドッグタイマ3、発振子4及び動作制御部5が含まれている。演算処理装置1は、例えばコンピュータ又はCPU等により構成されるものであり、電源2から供給される電力により動作する。演算処理装置1の状態には、所定のプログラムに従って演算処理を行う動作状態と、演算処理を休止して電力消費を抑制する非動作状態(スリープモード又はスタンバイモード)とが含まれている。
実施の形態1.
図1は、本発明の実施の形態1によるウオッチドッグタイマ回路を示す構成図である。図において、ウオッチドッグタイマ回路には、演算処理装置1、電源2、ウオッチドッグタイマ3、発振子4及び動作制御部5が含まれている。演算処理装置1は、例えばコンピュータ又はCPU等により構成されるものであり、電源2から供給される電力により動作する。演算処理装置1の状態には、所定のプログラムに従って演算処理を行う動作状態と、演算処理を休止して電力消費を抑制する非動作状態(スリープモード又はスタンバイモード)とが含まれている。
ウオッチドッグタイマ3は、演算処理装置1に接続された素子である。このウオッチドッグタイマ3は、電源2から供給される電力により動作し、演算処理装置1が暴走していないか否か(正常に動作しているか否か)を監視する。具体的には、ウオッチドッグタイマ3は、演算処理装置1が正常に動作しているときに所定間隔で演算処理装置1からクリア制御1aを受け、演算処理装置1からのクリア制御1aが所定時間途絶えた場合に演算処理装置1の暴走を検出する。
ここで、演算処理装置1は、非動作状態のときにクリア制御1aを行わない。このため、演算処理装置1が非動作状態のときにもウオッチドッグタイマ3の動作を有効としていると、ウオッチドッグタイマ3が演算処理装置1の暴走を誤検出してしまう。従って、演算処理装置1が非動作状態のときには、ウオッチドッグタイマ3の動作が無効とされる必要がある。
発振子4は、演算処理装置1に接続された素子であり、演算処理装置1が動作状態のときに演算処理装置1にクロック信号4aを供給する。クロック信号4aは、演算処理装置1の演算処理に利用される。また、発振子4は、演算処理装置1の状態が動作状態から非動作状態に移行する際に演算処理装置1から停止指令1bを受けて、演算処理装置1へのクロック信号4aの供給を停止する。すなわち、発振子4は、演算処理装置1が非動作状態のときに演算処理装置1へのクロック信号4aの供給を停止する。
動作制御部5は、演算処理装置1とは別個に設けられた例えばIC等の素子により構成されたものであり、ウオッチドッグタイマ3及び発振子4に接続されている。動作制御部5は、発振子4から演算処理装置1へのクロック信号4aの供給状態を監視して、発振子4から演算処理装置1にクロック信号4aが供給されているときにウオッチドッグタイマ3の動作を有効とし、発振子4から演算処理装置1へのクロック信号4aの供給が停止されているときにウオッチドッグタイマ3の動作を無効とする。
このようなウオッチドッグタイマ回路では、動作制御部5は、発振子4から演算処理装置1へのクロック信号4aの供給が停止されているときに、ウオッチドッグタイマ3の動作を無効にするので、演算処理装置1の種類に拘わらず、発振子4から演算処理装置1へのクロック信号4aの供給の有無という1つの基準に従って演算処理装置1の非動作状態を検出し、ウオッチドッグタイマ3の動作を無効にすることができる。これにより、演算処理装置1の非動作状態を検出するための閾値を演算処理装置1の種類毎に作成する必要を無くすことができ、製造コストを低減できる。
1 演算処理装置
3 ウオッチドッグタイマ
4 発振子
4a クロック信号
5 動作制御部
3 ウオッチドッグタイマ
4 発振子
4a クロック信号
5 動作制御部
Claims (1)
- 演算処理装置からのクリア制御が所定時間途絶えた場合に前記演算処理装置の暴走を検出するウオッチドッグタイマと、
前記演算処理装置が動作状態のときに前記演算処理装置にクロック信号を供給し、前記演算処理装置が非動作状態のときに前記演算処理装置への前記クロック信号の供給を停止する発振子と、
前記発振子から前記演算処理装置への前記クロック信号の供給が停止されているときに、前記ウオッチドッグタイマの動作を無効にする動作制御部と
を備えていることを特徴とするウオッチドッグタイマ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012154253A JP2014016840A (ja) | 2012-07-10 | 2012-07-10 | ウオッチドッグタイマ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012154253A JP2014016840A (ja) | 2012-07-10 | 2012-07-10 | ウオッチドッグタイマ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014016840A true JP2014016840A (ja) | 2014-01-30 |
Family
ID=50111452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012154253A Pending JP2014016840A (ja) | 2012-07-10 | 2012-07-10 | ウオッチドッグタイマ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014016840A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05257751A (ja) * | 1991-11-28 | 1993-10-08 | Nec Corp | マイクロコンピュータ |
JPH06332755A (ja) * | 1993-05-19 | 1994-12-02 | Mitsubishi Electric Corp | ウォッチドッグタイマ回路 |
JP2010224759A (ja) * | 2009-03-23 | 2010-10-07 | Fujitsu Ten Ltd | 電子制御装置、異常監視方法 |
-
2012
- 2012-07-10 JP JP2012154253A patent/JP2014016840A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05257751A (ja) * | 1991-11-28 | 1993-10-08 | Nec Corp | マイクロコンピュータ |
JPH06332755A (ja) * | 1993-05-19 | 1994-12-02 | Mitsubishi Electric Corp | ウォッチドッグタイマ回路 |
JP2010224759A (ja) * | 2009-03-23 | 2010-10-07 | Fujitsu Ten Ltd | 電子制御装置、異常監視方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2766788B1 (en) | System and method for determining thermal management policy from leakage current measurement | |
CN107278283B (zh) | 用于在低功率状态期间管理嵌入式控制器的功率的技术 | |
JP2007094929A (ja) | 印刷システム、及びプリンタホスト装置 | |
TWI492040B (zh) | 處理器、資訊處理設備、及電力消耗管理方法 | |
US8250393B2 (en) | Power management method and related chipset and computer system | |
JP6130520B2 (ja) | 多重系システムおよび多重系システム管理方法 | |
KR20110082132A (ko) | 전력 관리 장치, 전력 관리 방법 및 전압 변환기 | |
JP2008098774A (ja) | 半導体集積回路装置 | |
JP2013187590A5 (ja) | 情報処理装置、情報処理装置の制御方法、プログラム、及び記録媒体 | |
US20150146235A1 (en) | Image forming apparatus, method for controlling the same, and storage medium | |
JP6148129B2 (ja) | 情報処理装置、ファームウェア更新方法およびファームウェア更新プログラム | |
JP2014016840A (ja) | ウオッチドッグタイマ回路 | |
JP5884268B2 (ja) | 無停電電源装置用停止制御システム | |
TWI392315B (zh) | 網路介面裝置及相關省電方法 | |
JP7063692B2 (ja) | ウォッチドッグタイマ監視システム | |
JP5483465B2 (ja) | コンピュータシステム、及び省電力制御方法 | |
JP5954816B2 (ja) | 電源制御装置及び情報処理装置並びに電源制御方法 | |
JP2011034381A (ja) | 電源供給制御装置 | |
JP4479002B2 (ja) | Cpuの省電力機能を有する機器のデバッグシステム及び方法 | |
KR101573841B1 (ko) | 컴퓨터의 대기전력 저감방법 | |
JP2011013914A (ja) | 省電力制御装置、および省電力制御方法 | |
JP2006085497A (ja) | 冷却方法、冷却システム、および冷却プログラム | |
JP2017162407A (ja) | 半導体装置 | |
JP2004326334A (ja) | 通信カードシステム、通信カードおよびホスト | |
KR20070034174A (ko) | 디바이스 절전 구동시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151027 |