JP6148129B2 - 情報処理装置、ファームウェア更新方法およびファームウェア更新プログラム - Google Patents

情報処理装置、ファームウェア更新方法およびファームウェア更新プログラム Download PDF

Info

Publication number
JP6148129B2
JP6148129B2 JP2013187457A JP2013187457A JP6148129B2 JP 6148129 B2 JP6148129 B2 JP 6148129B2 JP 2013187457 A JP2013187457 A JP 2013187457A JP 2013187457 A JP2013187457 A JP 2013187457A JP 6148129 B2 JP6148129 B2 JP 6148129B2
Authority
JP
Japan
Prior art keywords
firmware
update
central processing
processing unit
cpu load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013187457A
Other languages
English (en)
Other versions
JP2015055916A (ja
Inventor
金芳 齋藤
金芳 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2013187457A priority Critical patent/JP6148129B2/ja
Publication of JP2015055916A publication Critical patent/JP2015055916A/ja
Application granted granted Critical
Publication of JP6148129B2 publication Critical patent/JP6148129B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、情報処理装置、ファームウェア更新方法およびファームウェア更新プログラムに関し、特に、情報処理装置に設けられた中央処理装置の負荷状況によりファームウェアを更新するか否かを判断する情報処理装置、ファームウェア更新方法およびファームウェア更新プログラムに関する。
コンピュータ等の情報処理装置は、一般的に、中央処理装置（以下、「ＣＰＵ」と言う。）と、各種の電子回路と、該情報処理装置の基本的動作を制御したり、各種の該電子回路等の動作状況を監視したり、こうして監視した動作状況を記憶装置に記録したりするファームウェアとを備えている。
係るファームウェアに何らかの不具合が発見された場合には、当該ファームウェアを、係る不具合を修正した新しいファームウェアに更新する必要があり、そして、この更新は情報処理装置の通常の運用中に行なわれる場合がある。
なお、ファームウェアの更新に関する関連技術として、特許文献１および特許文献２には、複数のＯＳを複数のパーティションで動作させるようなシステムにおいて、他のパーティションの運用に影響を与えることなく、パーティション単位のファームウェアの更新を行うための技術が記載されている。
また、特許文献３には、計算機サーバシステムのファームウェアを更新するために必要なシステム停止時間を最小限に抑えるための技術が記載されている。
さらに、ファームウェアの更新とは直接関連しないが、特許文献４には、あるラックに搭載されている複数のＣＰＵブレード装置上のＢＭＣのいずれか１つを、当該ラック全体の消費電力制御部に設定し、各該ブレード装置のＣＰＵ負荷情報に基づいて、電力供給制御を自動的に行うことができる技術が記載されている。
特開２００６−１４６７０９号広報 特開２０１１−１４５９１０号広報 特開２００６−２６００５８号広報 特開２０１２−１７３９２６号広報
しかしながら、上述したように、ファームウェアの更新を情報処理装置の通常の運用中に行う場合、情報処理装置が行っている通常の業務処理を一旦中断して更新を行うが、ＣＰＵの負荷が高くなる業務処理を行っている時に更新を実行すると、当該業務処理の遂行に多大な影響を与えることになってしまうという問題点がある。
なお、特許文献１乃至４には、ＣＰＵの負荷状況とファームウェアの更新の時期との関係については何ら記載されていない。
本発明の目的は、上述の問題点を解決した情報処理装置を提供することにある。
本発明の情報処理装置は、
中央処理装置と、
各種の電子回路からなる電子回路群と、
前記中央処理装置および前記電子回路群の基本的動作を制御するファームウェアを記憶したファームウェア記憶手段と、
ファームウェア更新手段と
を備え、
前記ファームウェアの更新の指示に応答して、前記ファームウェア更新手段は、
前記中央処理装置の負荷状況を示すＣＰＵ負荷値を計測し、該ＣＰＵ負荷値が予め定めたＣＰＵ負荷閾値未満になった場合に、前記中央処理装置で実行されているオペレーティングシステムプログラムおよびアプリケーションプログラムの実行を一時的に停止させ、前記ファームウェア記憶手段に記憶された前記ファームウェアを更新用ファームウェアで書き換えた後、前記オペレーティングシステムプログラムおよび前記アプリケーションプログラムの実行を再開させる。
本発明のファームウェア更新方法は、
ファームウェアの更新の指示を受け取る更新指示受取ステップと、
前記更新の指示に応答して、中央処理装置の負荷状況を示すＣＰＵ負荷値を計測し、該ＣＰＵ負荷値が予め定めたＣＰＵ負荷閾値未満になった場合に、前記中央処理装置で実行されているオペレーティングシステムプログラムおよびアプリケーションプログラムの実行を一時的に停止させ、ファームウェア記憶手段に記憶され、少なくとも前記中央処理装置の基本動作を制御するファームウェアを更新用ファームウェアで書き換えた後、前記オペレーティングシステムプログラムおよび前記アプリケーションプログラムの実行を再開させる更新ステップと
を含む。
本発明のファームウェア更新プログラムは、
中央処理装置と、各種の電子回路からなる電子回路群と、中央処理装置および電子回路群の基本的動作を制御するファームウェアを記憶したファームウェア記憶手段とを含むコンピュータに、
前記ファームウェアの更新の指示に応答して、前記中央処理装置の負荷状況を示すＣＰＵ負荷値を計測し、該ＣＰＵ負荷値が予め定めたＣＰＵ負荷閾値未満になった場合に、前記中央処理装置で実行されているオペレーティングシステムプログラムおよびアプリケーションプログラムの実行を一時的に停止させ、前記ファームウェア記憶手段に記憶されたファームウェアを更新用ファームウェアで書き換えた後、前記オペレーティングシステムプログラムおよび前記アプリケーションプログラムの実行を再開させる更新処理
を実行させる。
本発明には、ファームウェアの更新を情報処理装置の通常の運用中に行う場合、アプリケーションプログラムの処理への影響をできるだけ少なくすることができるという効果がある。
図１は、本発明の実施形態を示すブロック図である。 図２は、本発明の実施形態におけるファームウェア更新手段１４の動作を示すフローチャートである。
次に、本発明の実施形態について図面を参照して詳細に説明する。
図１は本発明の実施形態を示すブロック図である。
図１を参照すると、本実施形態は、情報処理装置１０と、外部記憶装置２０とから構成される。
情報処理装置１０は、ＣＰＵ１５と、各種の電子回路からなる電子回路群１１と、ファームウェア１６を記憶した不揮発性メモリからなるファームウェア記憶手段１２と、ＣＰＵ１５で実行されるオペレーティングシステムプログラム（以下、「ＯＳ」と言う。）および複数のアプリケーションプログラム並びに種々のデータを記憶した記憶手段１３と、ファームウェア更新手段１４とを備える。
ファームウェア更新手段１４は、ＣＰＵ１５と、ファームウェア記憶手段１２と、外部記憶装置２０とに接続される。このファームウェア更新手段１４は、専用のハードウェアで実現しても良いし、ＣＰＵ１５等で実行されるプログラムで実現しても良い。
ファームウェア１６は、情報処理装置１０の基本的動作を制御したり、電子回路群１１の動作状況を監視したり、こうして監視した動作状況を記憶手段１３に記録したりするある種のプログラムである。
外部記憶装置２０は、更新用ファームウェア２１を記憶している。
次に、本実施形態の動作について詳細に説明する。
図２は、ファームウェア更新手段１４の動作を示すフローチャートである。
今、ファームウェア１６に不具合が予め発見され、その不具合を修正した更新用ファームウェア２１が作成され、外部記憶装置２０に予め記憶されているものとする。
図２を参照すると、ファームウェア更新手段１４は、情報処理装置１０が各種のアプリケーションプログラムを実行中に、利用者から入力装置（図示せず）を介してファームウェアの更新の指示を受け取ると、まず、ＣＰＵの負荷状況を示すＣＰＵ負荷値の計測を実行する（ステップＳ１０）。ＣＰＵ負荷値は、例えば、ＣＰＵの使用率、一定時間毎のＣＰＵ使用率の平均値または実行中のプログラムの数等である。
次に、ファームウェア更新手段１４は、ステップＳ１０で計測したＣＰＵ負荷値が所定のＣＰＵ負荷閾値以上であるか否かを判断する（ステップＳ１１）。
ステップＳ１１において、ＣＰＵ負荷値が所定のＣＰＵ負荷閾値以上である場合は（ステップＳ１１で「ＹＥＳ」の場合）、ファームウェア更新手段１４は、新たに、ＣＰＵ負荷値の計測を実行した後、ステップＳ１１の処理を再度実行する。
一方、ステップＳ１１において、ＣＰＵ負荷値が所定のＣＰＵ負荷閾値未満である場合（ステップＳ１１で「ＮＯ」の場合）、ファームウェア更新手段１４は、ＯＳおよびアプリケーションプログラムの実行を一時的に停止させる（ステップＳ１２）。
次に、ファームウェア更新手段１４は、外部記憶装置２０から更新用ファームウェア２１を取得し、ファームウェア記憶手段１２に格納されているファームウェア１６を、更新用ファームウェア２１で書き換える（ステップＳ１３）。
その後、ファームウェア更新手段１４は、ステップＳ１２で一時的に実行を停止させたＯＳおよびアプリケーションプログラムの実行を再開させ、ファームウェア更新処理を終了する（ステップＳ１４）。
なお、ステップＳ１２でＯＳおよびアプリケーションプログラムの実行の一時的な停止は、例えば、使用するＣＰＵ１５がインテル（登録商標）社製のＣＰＵであるならば、「システム管理モード（ＳＭＭ：Ｓｙｓｔｅｍ Ｍａｎａｇｅｍｅｎｔ Ｍｏｄｅ）」を使用して実現できる。
システム管理モードはＣＰＵの動作モードの一つであり、ＣＰＵは、「システム管理割り込み（ＳＭＩ：Ｓｙｓｔｅｍ Ｍａｎａｇｅｍｅｎｔ Ｉｎｔｅｒｒｕｐｔ）」と呼ばれる最高の優先度を持った割り込みを契機にこのモードに遷移する。
ＣＰＵは、上記システム管理割り込みを受信すると、ＯＳやアプリケーションプログラムを実行するための制御情報等をＳＭＲＡＭ（Ｓｙｓｔｅｍ Ｍａｎａｇｅｍｅｎｔ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ばれる専用のメモリ領域に退避し、ＯＳやアプリケーションプログラムの実行を中止し、上記ＳＭＲＡＭに予め格納されているＳＭＩハンドラと呼ばれるプログラムを実行する。
そして、ＳＭＩハンドラに含まれるｒｓｍ命令（Ｒｅｔｕｒｎ ｆｒｏｍ Ｓｙｓｔｅｍ Ｍａｎａｇｅｍｅｎｔ ｉｎｓｔｒｕｃｔｉｏｎ命令）によって、ＣＰＵは、システム管理モードに遷移する以前の状態に復帰する。
以上、説明したように、本実施形態では、ファームウェアの更新を情報処理装置の通常の運用中に行う場合、アプリケーションプログラムの処理への影響をできるだけ少なくすることができるという効果がある。
その理由は、ファームウェア更新手段１４がＣＰＵ１５の負荷状況を示すＣＰＵ負荷値を計測し、予めに設定した所定のＣＰＵ負荷閾値よりＣＰＵ負荷値が小さい場合のみ、アプリケーションプログラム等の実行を停止させ、ファームウェア記憶手段１２に記憶されたファームウェア１６を更新用ファームウェア２１で書き換えるためである。
１０ 情報処理装置
１１ 電子回路群
１２ ファームウェア記憶手段
１３ 記憶手段
１４ ファームウェア更新手段
１５ ＣＰＵ
１６ ファームウェア
２０ 外部記憶装置
２１ 更新用ファームウェア

Claims (7)

  1. 中央処理装置と、
    各種の電子回路からなる電子回路群と、
    前記中央処理装置および前記電子回路群の基本的動作を制御するファームウェアを記憶したファームウェア記憶手段と、
    ファームウェア更新手段と
    を備え、
    前記ファームウェアの更新の指示に応答して、前記ファームウェア更新手段は、
    前記中央処理装置の負荷状況を示すＣＰＵ負荷値を計測し、該ＣＰＵ負荷値が予め定めたＣＰＵ負荷閾値未満になった場合に、前記中央処理装置で実行されているオペレーティングシステムプログラムおよびアプリケーションプログラムの実行を一時的に停止させ、前記ファームウェア記憶手段に記憶された前記ファームウェアを更新用ファームウェアで書き換えた後、前記オペレーティングシステムプログラムおよび前記アプリケーションプログラムの実行を再開させる
    ことを特徴とする情報処理装置。
  2. 前記更新用ファームウェアは外部に設けられた外部記憶装置に予め記憶されている
    ことを特徴とする請求項１記載の情報処理装置。
  3. 前記中央処理装置で実行される前記オペレーティングシステムプログラムおよび前記少なくとも一つのアプリケーションプログラム並びに種々のデータを記憶する記憶手段を備える
    ことを特徴とする請求項１または２記載の情報処理装置。
  4. ファームウェアの更新の指示を受け取る更新指示受取ステップと、
    前記更新の指示に応答して、中央処理装置の負荷状況を示すＣＰＵ負荷値を計測し、該ＣＰＵ負荷値が予め定めたＣＰＵ負荷閾値未満になった場合に、前記中央処理装置で実行されているオペレーティングシステムプログラムおよびアプリケーションプログラムの実行を一時的に停止させ、ファームウェア記憶手段に記憶され、少なくとも前記中央処理装置の基本動作を制御するファームウェアを更新用ファームウェアで書き換えた後、前記オペレーティングシステムプログラムおよび前記アプリケーションプログラムの実行を再開させる更新ステップと
    を含むことを特徴とするファームウェア更新方法。
  5. 前記更新用ファームウェアは外部に設けられた外部記憶装置に予め記憶されている
    ことを特徴とする請求項４記載のファームウェア更新方法。
  6. 中央処理装置と、各種の電子回路からなる電子回路群と、中央処理装置および電子回路群の基本的動作を制御するファームウェアを記憶したファームウェア記憶手段とを含むコンピュータに、
    前記ファームウェアの更新の指示に応答して、前記中央処理装置の負荷状況を示すＣＰＵ負荷値を計測し、該ＣＰＵ負荷値が予め定めたＣＰＵ負荷閾値未満になった場合に、前記中央処理装置で実行されているオペレーティングシステムプログラムおよびアプリケーションプログラムの実行を一時的に停止させ、前記ファームウェア記憶手段に記憶されたファームウェアを更新用ファームウェアで書き換えた後、前記オペレーティングシステムプログラムおよび前記アプリケーションプログラムの実行を再開させる更新処理
    を実行させることを特徴とするファームウェア更新プログラム。
  7. 前記更新用ファームウェアは外部に設けられた外部記憶装置に予め記憶されている
    ことを特徴とする請求項６記載のファームウェア更新プログラム。
JP2013187457A 2013-09-10 2013-09-10 情報処理装置、ファームウェア更新方法およびファームウェア更新プログラム Active JP6148129B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013187457A JP6148129B2 (ja) 2013-09-10 2013-09-10 情報処理装置、ファームウェア更新方法およびファームウェア更新プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013187457A JP6148129B2 (ja) 2013-09-10 2013-09-10 情報処理装置、ファームウェア更新方法およびファームウェア更新プログラム

Publications (2)

Publication Number Publication Date
JP2015055916A JP2015055916A (ja) 2015-03-23
JP6148129B2 true JP6148129B2 (ja) 2017-06-14

Family

ID=52820300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013187457A Active JP6148129B2 (ja) 2013-09-10 2013-09-10 情報処理装置、ファームウェア更新方法およびファームウェア更新プログラム

Country Status (1)

Country Link
JP (1) JP6148129B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016166799A1 (ja) * 2015-04-13 2016-10-20 三菱電機株式会社 制御システム及びプログラマブルロジックコントローラ
JP6894266B2 (ja) * 2017-03-09 2021-06-30 Ｎｅｃプラットフォームズ株式会社 情報処理装置、管理制御装置のプログラム更新制御方法及びプログラム更新制御プログラム
JP6696927B2 (ja) * 2017-03-21 2020-05-20 西日本電信電話株式会社 クラスタシステム、クラスタシステムのアップデート管理装置、アップデート振分装置、アップデート管理方法、アップデート振分方法及びプログラム
JP2021158537A (ja) * 2020-03-27 2021-10-07 パナソニックＩｐマネジメント株式会社 ハンズフリー装置、データ転送方法、およびプログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131077A (ja) * 1997-07-14 1999-02-02 Nec Corp 情報処理システム及びそのファームウェア置換方法
JP2011154437A (ja) * 2010-01-26 2011-08-11 Alpine Electronics Inc 共用プログラムの更新システム
JP5629927B2 (ja) * 2010-11-12 2014-11-26 クラリオン株式会社 車載機のオンライン更新方法
US9223611B2 (en) * 2010-12-28 2015-12-29 Microsoft Technology Licensing, Llc Storing and resuming application runtime state

Also Published As

Publication number Publication date
JP2015055916A (ja) 2015-03-23

Similar Documents

Publication Publication Date Title
US9389937B2 (en) Managing faulty memory pages in a computing system
US8782643B2 (en) Device and method for controlling communication between BIOS and BMC
CN110083494B (zh) 在多核心环境中管理硬件错误的方法和装置
US9910664B2 (en) System and method of online firmware update for baseboard management controller (BMC) devices
US9372717B2 (en) Interruption of chip component managing tasks
JP6148129B2 (ja) 情報処理装置、ファームウェア更新方法およびファームウェア更新プログラム
US10877548B2 (en) Context switches with processor performance states
CN109313604B (zh) 用于压缩虚拟存储器的动态配置的计算系统、装置和方法
US20150121104A1 (en) Information processing method, information processing apparatus, and non-transitory computer-readable storage medium
US20160357623A1 (en) Abnormality detection method and information processing apparatus
US9128754B2 (en) Resource starvation management in a computer system
JP2013225208A (ja) 情報処理装置、情報処理方法、及びプログラム
US10928883B2 (en) System management device
US9652259B2 (en) Apparatus and method for managing register information in a processing system
US9430306B2 (en) Anticipatory protection of critical jobs in a computing system
WO2016087002A1 (en) Voltage regulator mechanism, electronic device, method and computer program
JP2016066139A (ja) 車両制御装置
US20130014113A1 (en) Machine operation plan creation device, machine operation plan creation method and machine operation plan creation program
JP2013050839A (ja) 情報処理装置、情報処理方法、及び情報処理プログラム
US10228882B2 (en) Semiconductor device and memory access control method
JP6049961B1 (ja) Ｃｐｕ監視装置
JP6222354B2 (ja) 情報処理装置、制御方法及び制御プログラム
US20160350147A1 (en) Control method and control device
US20230125616A1 (en) Concept for Determining and Handling a Mismatch Between an Expected and a Current System Configuration
JP5906807B2 (ja) 演算処理装置及びストール監視方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170518

R150 Certificate of patent or registration of utility model

Ref document number: 6148129

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150