KR101573841B1 - 컴퓨터의 대기전력 저감방법 - Google Patents

컴퓨터의 대기전력 저감방법 Download PDF

Info

Publication number
KR101573841B1
KR101573841B1 KR1020150003969A KR20150003969A KR101573841B1 KR 101573841 B1 KR101573841 B1 KR 101573841B1 KR 1020150003969 A KR1020150003969 A KR 1020150003969A KR 20150003969 A KR20150003969 A KR 20150003969A KR 101573841 B1 KR101573841 B1 KR 101573841B1
Authority
KR
South Korea
Prior art keywords
power
computer
standby power
power control
control target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150003969A
Other languages
English (en)
Inventor
이일라
채기병
Original Assignee
주식회사 에이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이텍 filed Critical 주식회사 에이텍
Priority to KR1020150003969A priority Critical patent/KR101573841B1/ko
Application granted granted Critical
Publication of KR101573841B1 publication Critical patent/KR101573841B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)

Abstract

컴퓨터의 종료상태에서 마더보드(motherboard)의 기능 최소화를 통해 소모되는 대기전력을 저감할 수 있도록 한 컴퓨터의 대기전력 저감방법에 관한 것으로서, (a) 컴퓨터의 종료 여부를 확인하는 단계; (b) 상기 (a)단계의 확인 결과 컴퓨터의 종료시 초기 대기전력을 공급하는 단계; (c) 바이오스상에서 전원 제어 대상을 추출하는 단계; (d) 상기 추출한 전원 제어 대상의 전원을 차단하여 대기전력을 절감하는 단계; (e) 상기 (d) 단계와 같이 전원 제어 대상의 전원을 차단한 상태에서, 컴퓨터 부팅이 이루어지는 확인하는 단계; (f) 상기 (e)단계의 확인 결과 컴퓨터의 부팅이 이루어지면 상기 전원 제어 대상에 전원을 공급해주는 단계를 포함한다.

Description

컴퓨터의 대기전력 저감방법{Method for standby power-saving in computer}
본 발명은 컴퓨터의 대기전력 저감에 관한 것으로, 더욱 상세하게는 컴퓨터의 종료상태에서 마더보드(motherboard)의 기능 최소화를 통해 소모되는 대기전력을 저감할 수 있도록 한 컴퓨터의 대기전력 저감방법에 관한 것이다.
데스크톱 컴퓨터와 휴대용 컴퓨터와 같은 장치는 사용시 연산 등을 수행하는 본체와 연산 결과 등을 디스플레이해주기 위한 모니터가 한 쌍으로 결합하여 동작하게 된다. 이러한 컴퓨터는 현재 업무를 하는 회사는 물론 식당이나 가정에서도 적게는 한대에서 많게는 그 수를 헤아리기 어려울 정도로 많이 사용하고 있다. 현재 가정이나 회사에서 컴퓨터 1대 없는 경우가 극히 드물다 할 정도로 컴퓨터는 이미 대중화되어있다.
컴퓨터는 사용자의 전원 스위치 조작에 의해서 전원이 공급되거나 차단되는 데, 사용자는 사용시마다 컴퓨터의 전원을 켜고, 사용하지 않을 경우 전원을 오프하는 것이 번거로워 사용 여부와는 무관하게 하루 종일 컴퓨터를 켜놓는 경우가 다반사이다. 따라서 사용하지 않을 경우에는 전력 낭비가 발생한다. 특히, 컴퓨터와 같은 장치는 동작시 신속하게 동작하기 위해 메인 전원이 차단된 상태에서도 대기전원을 이용하여 최소한의 장치를 활성화한다. 예컨대, 메인 전원이 차단된 상태에서도 마더보드에 +5V의 대기전원이 공급되어, 대기 전력을 소모하게 되는 것이다.
전력 낭비를 방지하기 위해서, 컴퓨터에서는 절전 모드를 구비하고, 키보드 입력 등을 검출하여, 일정 시간 동안 키보드 입력이 없는 경우에는 자동으로 절전 기능을 수행하여 전력 낭비를 방지하게 된다.
이러한 절전 장치들은 컴퓨터의 사용 상태를 검출하여 메인 전원을 제어하는 방식으로서, 대기전력을 소모하게 된다.
따라서 컴퓨터에서 대기전력 등의 소모를 제거하여 전원을 절감하기 위한 다양한 노력들이 연구되고 있으며, 그러한 노력들 중 하나가 하기의 <특허문헌 1> 대한민국 등록특허 등록번호 10-1277197호(2013.06.13. 등록)에 개시되었다.
<특허문헌 1>에 개시된 종래기술은 전력을 수신하는 입력부, 사용자의 입력에 따라 상기 전력을 변환하여 주전력을 출력하는 주전력 제어부; 센서로부터 이벤트 감지신호를 수신하고 상기 주전력이 출력되고 있지 않은 경우, 상기 전력을 변환하여 대기전력을 출력하는 대기전력 제어부를 포함한다.
이러한 종래기술은 대기전력을 제공하는 시간을 줄여 대기전력을 줄이게 된다.
대한민국 등록특허 등록번호 10-1277197호(2013.06.13. 등록)
그러나 상기와 같은 종래기술은 이벤트 신호 감지 여부 및 메인 전원의 사용 유무에 따라 대기전력을 제어하는 방식으로서, 사용자가 기기를 사용하거나 사용하지 않는 경우를 반복하는 경우에는 잦은 대기전력 온/오프 제어로, 오히려 잦은 기기의 온/오프 동작으로 기기의 사용 시간을 단축하거나 손상을 유발할 수 있는 단점이 있었다.
또한, 일반적인 컴퓨터 및 종래기술들은 컴퓨터 종료상태에서 PC의 마더보드에 +5V의 대기전원이 공급되며, 마더보드는 이러한 대기전원을 이용하여 시스템을 깨울 수 있는 상태(부팅할 수 있는 상태)를 유지하게 되므로, 컴퓨터 종료상태에서도 전력을 소모하는 단점이 있다.
본 발명의 목적은 상기한 바와 같은 종래기술 및 일반적인 컴퓨터에서 발생하는 제반 문제점을 해결하기 위한 것으로, 컴퓨터의 종료상태에서 마더보드(motherboard)의 기능 최소화를 통해 소모되는 대기전력을 저감할 수 있도록 한 컴퓨터의 대기전력 저감방법을 제공하는 것이다.
본 발명의 다른 목적은 컴퓨터에서 PCH와 CPU 구동 및 운영을 담당하는 소규모 운영체제인 바이오스(BIOS; Basic Input/Output System)의 기능을 최소화하여 대기전력의 소모를 줄일 수 있도록 한 컴퓨터의 대기전력 저감방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에 따른 컴퓨터의 대기전력 저감방법은 (a) 컴퓨터의 종료 여부를 확인하는 단계; (b) 상기 (a)단계의 확인 결과 컴퓨터의 종료시 초기 대기전력을 공급하는 단계; (c) 바이오스상에서 전원 제어 대상을 추출하는 단계; (d) 상기 추출한 전원 제어 대상의 전원을 차단하여 대기전력을 절감하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 컴퓨터의 대기전력 저감방법은 (e) 상기 (d) 단계와 같이 전원 제어 대상의 전원을 차단한 상태에서, 컴퓨터 부팅이 이루어지는 확인하는 단계; (f) 상기 (e)단계의 확인 결과 컴퓨터의 부팅이 이루어지면 상기 전원 제어 대상에 전원을 공급해주는 단계를 포함하는 것을 특징으로 한다.
상기에서 (c)단계는 마더보드에서 시스템을 부팅할 수 있는 대상에 공급해주는 최소한의 전원을 제외하고, 나머지 기능을 하는 부분을 전원 제어 대상으로 추출하는 것을 특징으로 한다.
상기에서 (c)단계의 전원 제어 대상은 PCI 계통 디바이스, TPM(depend on device), PCIE to PCI Bridge, PCH(Platform Controller Hub), LAN(Local Area Network), SPI ROM, 식별 LED 중 적어도 어느 하나 이상을 포함하는 것을 특징으로 한다.
상기에서 식별 LED는 마더보드의 전원 동작 상태를 확인할 수 있는 식별 LED인 것을 특징으로 한다.
본 발명에 따르면 컴퓨터의 종료상태에서 마더보드(motherboard)의 기능 최소화를 통해 소모되는 대기전력을 저감할 수 있는 장점이 있다.
또한, 본 발명에 따르면 컴퓨터에서 PCH와 CPU 구동 및 운영을 담당하는 소규모 운영체제인 바이오스(BIOS; Basic Input/Output System)의 기능을 최소화하여 대기전력의 소모를 줄일 수 있는 장점이 있다.
도 1은 본 발명이 적용되는 컴퓨터의 마더보드에 장착되는 디바이스의 개략 구성도,
도 2는 본 발명의 바람직한 실시 에에 따른 컴퓨터의 대기전력 저감방법을 보은 흐름도.
이하 본 발명의 바람직한 실시 예에 따른 컴퓨터의 대기전력 저감방법을 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명이 적용되는 컴퓨터의 마더보드에 장착되는 디바이스의 개략 구성도이다.
본 발명이 적용되는 컴퓨터의 마더보드((motherboard)에는 중앙처리장치(CPU)(10), PCH(Platform Controller Hub)(20)가 장착 또는 내장된다. 여기서 마더보드는 메인보드(mainboard)라고도 하며, 컴퓨터 내에서 기본회로와 부품들이 내장 및 탑재되는 보드를 의미한다. 마더보드에 포함되는 컴퓨터 부품들은 중앙처리장치(CPU), 마이크로프로세서, 보조프로세서, 메모리, 바이오스(Bios), 확장슬롯, 접속회로, PCH(Platform Controller Hub) 등이 있다.
여기서 중앙처리장치(10)에는 그래픽 카드(PCI-E Graphics)(31)와 시스템 메모리인 DDR3 메모리(32)가 연결된다. 아울러 PCH(20)에는 통합 디스플레이 유닛(Integrated Display)(41)과 주변장치(Peripherals Unit)(42)가 연결된다.
상기 중앙처리장치(10)는 컴퓨터 시스템 전체를 제어하는 장치로서, 다양한 입력장치로부터 자료를 받아서 처리한 후 그 결과를 출력장치로 보내는 일련의 과정을 제어하고, 조정하는 역할을 한다.
이러한 중앙처리장치(10)에는 그래픽 카드(31)를 구동하기 위한 그래픽 드라이버(iGFX)(11), 시스템 메모리를 구동하기 위한 IMC(Integrated Management Controller)(12)를 포함한다.
상기 플랫폼 컨트롤러 허브(PCH)(20)는 노스 브리지와 사우스 브리지를 사용하고, 최초의 인텔 5시리즈에 등장 이전의 인텔 허브 아키텍처의 후속인 2008년경 도입 인텔 마이크로 칩의 일종이다. PCH(20)는 인텔의 CPU와 함께 사용되는 특정 데이터 경로 및 지원 기능을 제어한다. 시스템 클록 제공, 통합 디스플레이(41)와 인터페이스, 칩셋 통합 그래픽 프로세서를 지원하기 위한 기능을 포함한다.
이러한 플랫폼 컨트롤러 허브(20)는 디스플레이(21), IME(Input Method Editor)(22), 입출력 컨트롤러(23), 실시간 클록 발생기(24) 등을 포함한다.
한편, 상기 마더보드에는 상기 CPU(10)와 PCH(20)의 구동 및 운용을 담당하는 소규모 운영체제인 바이오스(BIOS(Basic Input/Output System)가 탑재된다. 이러한 바이오스는 시스템 입력 전압 및 전류 제어, 장치별 통신 방식 및 세팅 값 등을 규정하고 운영하는 역할을 한다.
도 2는 본 발명에 따른 컴퓨터의 대기전력 저감방법을 보인 흐름도로서, S는 단계(step)를 나타낸다.
본 발명에 따른 컴퓨터의 대기전력 저감방법은 (a) 컴퓨터의 종료 여부를 확인하는 단계(S10); (b) 상기 (a)단계의 확인 결과 컴퓨터의 종료시 초기 대기전력을 공급하는 단계(S20); (c) 바이오스상에서 전원 제어 대상을 추출하는 단계(S30); (d) 상기 추출한 전원 제어 대상의 전원을 차단하여 대기전력을 절감하는 단계(S40); (e) 상기 (d) 단계와 같이 전원 제어 대상의 전원을 차단한 상태에서, 컴퓨터 부팅이 이루어지는 확인하는 단계(S50); 및 (f) 상기 (e)단계의 확인 결과 컴퓨터의 부팅이 이루어지면 상기 전원 제어 대상에 전원을 공급해주는 단계(S60)를 포함한다.
이와 같이 구성된 본 발명의 바람직한 실시 예에 따른 컴퓨터의 대기전력 저감방법을 구체적으로 설명하면 다음과 같다.
컴퓨터에 전원 공급 장치인 SMPS를 통해 대기 전원(+5V)이 마더보드에 공급되는 상태에서, 사용자가 전원 스위치를 온 하면, 마더보드의 중앙처리장치(10)는 부팅 동작을 한다. 부팅이 이루어진 후 전원이 필요로 한 곳에는 상기 SMPS를 통해 구동용 전원이 공급된다.
이후, 사용자가 컴퓨터를 종료하기 위해 전원 스위치를 오프하거나 시스템 상에서 키보드나 마우스를 이용하여 컴퓨터 끄기(종료)라는 항목을 선택하면, 중앙처리장치(10)는 컴퓨터 시스템을 종료하게 된다(S10).
컴퓨터 시스템이 종료 상태로 전환한 상태에서, 상기 SMPS에서는 지속적으로 대기전력(대기전원)(+5V)을 마더보드에 공급한다(S20).
마더보드의 바이오스는 컴퓨터 시스템의 상태가 종료 상태이면, 단계 S30으로 이동하여 전원 제어 대상을 추출한다. 여기서 전원 제어 대상은 컴퓨터 종료 상태에서 불필요한(범용적으로 사용하지 않는) 기능을 의미한다. 즉, +5V의 대기전원을 이용하여 시스템을 깨울 수 있는(부팅할 수 있는) 상태를 유지하기 위한 기능을 수행하는 부분만을 제외하고, 나머지 기능을 수행하는 부분을 전원 제어 대상으로 추출한다.
여기서 바이오스 상에서 시스템을 부팅할 수 있는 부분을 제외한 나머지 전원 제어 대상은, PCI 계통 디바이스(PCI1(depend on device), PCIE X1(depend on device), PCIE X16(depend on device), PCI2(depend on device), TPM(depend on device), PCIE to PCI Bridge, PCH(Platform Controller Hub), LAN(Local Area Network), SPI ROM, 식별 LED 중 적어도 어느 하나 이상을 포함할 수 있다.
상기에서 TPM(depend on device)은 각 슬롯/헤더에 장착되는 장치에 따라서 소비 전력이 다르지만 장치에 관계없이 차단한다.
아울러 PCIE to PCI Bridge는 통상 0.2A의 전력을 소모하게 된다. 이러한 소모전력은 이론상 MAX값이다. PCIE 장치를 추가 장착하여 동작시키기 위한 추가 확장용 컨트롤러 기능을 한다.
다음으로, PCH는 0.25A의 전력을 소모하게 된다. 이값도 이론상 MAX값이다. H61이하 칩셋 보드에서 Device Pipe Line 할당을 하기 위해 대기 전원을 소모하고 있는 항목으로, 이는 Boot 속도를 빠르게 하기 위한 목적으로 지속적 전원 인가 상태를 유지하고 있다. H81이상 칩셋 보드에서는 CPU에서 이 기능을 수행하도록 설계되어 있다.
LAN은 통상 0.16A의 전력을 소모하게 된다. Network 통신 라인을 통해 Packet 신호를 받아서 시스템을 켤 수 있는 기능을 담당하고 있으나, 기능 사용이 미비하다. Network 통신 라인의 상태를 표시하는 Indicator LED 2종을 이용한다.
SPI ROM은 통상 0.004A의 전력을 소모하게 된다. ROM에서는 각 장치의 Micro code를 인지하고 있고 부팅이 될 경우 각 장치의 ID 및 주소값을 할당한다. 시스템 종료시 ROM을 off상태로 유지하다가, 전원 인가시 ROM을 먼저 wake-up 시킨 후 장치 할당하도록 수정할 수 있다.
식별 LED는 통상 0.006A의 전력을 소모하게 된다. 마더보드의 전원 동작 상태를 확인할 수 있는 Indicator LED이다.
다음으로, 단계 S40에서는 상기와 같은 시스템의 부팅을 제외한 나머지 기능에 대한 전원 차단을 수행한다. 이렇게 시스템 부팅을 제외한 나머지 기능에 대한 전원을 차단하게 되면, 기존에 사용하는 대기전력을 절감할 수 있게 된다.
예컨대, 본 발명은 컴퓨터 종료 후 마더보드에서 시스템을 부팅할 수 있는 기능을 제외한 나머지 기능에 대한 전원을 차단하여, 대기전력을 절감하게 되는 것이다.
한편, 상기와 같이 대기전력을 절감하고 있는 상태에서 단계 S50에서와 같이 컴퓨터 부팅이 이루어지면, 단계 S60으로 이동하여 전원 제어 대상에 다시 정상적으로 구동용 전원을 공급하여, 동작을 복귀시키게 된다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시 예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시 예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.
본 발명은 컴퓨터와 같이 대기전력을 사용하는 장치에서, 대기전력을 절감하는 기술에 효과적으로 적용된다.
10: 중앙처리장치
11: 그래픽 드라이버(iGFX)
12: IMC(Integrated Management Controller)
20: PCH

Claims (5)

  1. 컴퓨터의 대기전력을 저감하는 방법으로서,
    (a) 컴퓨터의 종료 여부를 확인하는 단계;
    (b) 상기 (a)단계의 확인 결과 컴퓨터의 종료시 초기 대기전력을 공급하는 단계;
    (c) 바이오스상에서 전원 제어 대상을 추출하는 단계; (d) 상기 추출한 전원 제어 대상의 전원을 차단하여 대기전력을 절감하는 단계를 포함하는 것을 특징으로 하는 컴퓨터의 대기전력 저감방법.
  2. 청구항 1에 있어서, (e) 상기 (d) 단계와 같이 전원 제어 대상의 전원을 차단한 상태에서, 컴퓨터 부팅이 이루어지는 확인하는 단계; (f) 상기 (e)단계의 확인 결과 컴퓨터의 부팅이 이루어지면 상기 전원 제어 대상에 전원을 공급해주는 단계를 포함하는 것을 특징으로 하는 컴퓨터의 대기전력 저감방법.
  3. 청구항 1에 있어서, 상기 (c)단계는 마더보드에서 시스템을 부팅할 수 있는 대상에 공급해주는 최소한의 전원을 제외하고, 나머지 기능을 하는 부분을 전원 제어 대상으로 추출하는 것을 특징으로 하는 컴퓨터의 대기전력 저감방법.
  4. 청구항 1 또는 청구항 3에 있어서, 상기 (c)단계의 전원 제어 대상은 PCI 계통 디바이스, TPM(depend on device), PCIE to PCI Bridge, PCH(Platform Controller Hub), LAN(Local Area Network), SPI ROM, 식별 LED 중 적어도 어느 하나 이상을 포함하는 것을 특징으로 하는 컴퓨터의 대기전력 저감방법.
  5. 청구항 4에 있어서, 상기 식별 LED는 마더보드의 전원 동작 상태를 확인할 수 있는 식별 LED인 것을 특징으로 하는 컴퓨터의 대기전력 저감방법.




KR1020150003969A 2015-01-12 2015-01-12 컴퓨터의 대기전력 저감방법 Active KR101573841B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150003969A KR101573841B1 (ko) 2015-01-12 2015-01-12 컴퓨터의 대기전력 저감방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150003969A KR101573841B1 (ko) 2015-01-12 2015-01-12 컴퓨터의 대기전력 저감방법

Publications (1)

Publication Number Publication Date
KR101573841B1 true KR101573841B1 (ko) 2015-12-02

Family

ID=54883563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150003969A Active KR101573841B1 (ko) 2015-01-12 2015-01-12 컴퓨터의 대기전력 저감방법

Country Status (1)

Country Link
KR (1) KR101573841B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102096368B1 (ko) * 2019-02-07 2020-04-03 주식회사 한성 디스플레이기의 소비전력 저감장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200326981Y1 (ko) 2003-06-03 2003-09-19 에너맥스 테크놀로지 코포레이션 전원이 차단된 후 시스템을 냉각시키는 냉각팬이 구비된전원공급장치
JP2011090423A (ja) 2009-10-21 2011-05-06 Lenovo Singapore Pte Ltd コンピュータおよび電源装置
JP2011232901A (ja) 2010-04-27 2011-11-17 Lenovo Singapore Pte Ltd 待機電力の低減が可能な情報機器および電力の制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200326981Y1 (ko) 2003-06-03 2003-09-19 에너맥스 테크놀로지 코포레이션 전원이 차단된 후 시스템을 냉각시키는 냉각팬이 구비된전원공급장치
JP2011090423A (ja) 2009-10-21 2011-05-06 Lenovo Singapore Pte Ltd コンピュータおよび電源装置
JP2011232901A (ja) 2010-04-27 2011-11-17 Lenovo Singapore Pte Ltd 待機電力の低減が可能な情報機器および電力の制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102096368B1 (ko) * 2019-02-07 2020-04-03 주식회사 한성 디스플레이기의 소비전력 저감장치

Similar Documents

Publication Publication Date Title
US8745417B2 (en) Computer system and notebook computer, and method for controlling computer system
KR101182222B1 (ko) 컴퓨터시스템 및 그 제어방법
US9367446B2 (en) Computer system and data recovery method for a computer system having an embedded controller
KR100471056B1 (ko) 컴퓨터시스템 및 컴퓨터시스템의 대기모드제어방법
US8250393B2 (en) Power management method and related chipset and computer system
KR101739501B1 (ko) 컴퓨터 시스템의 대기전력 차단 및 에너지 절감 방법
KR101692538B1 (ko) Gpio 포트를 이용한 컴퓨터 시스템의 절전 장치 및 방법
JP2007249660A (ja) 情報処理装置およびシステムステート制御方法
CN105824393A (zh) 片上系统、管理其功率的方法和电子装置
KR101753338B1 (ko) Pwm 제어 신호를 이용한 컴퓨터 시스템의 단계적인 대기전력 절감 장치 및 방법
US9244521B2 (en) Supporting runtime D3 and buffer flush and fill for a peripheral component interconnect device
JP2009524126A (ja) モバイル計算装置及びそのデータパケッジ受け取り方法
US20120278542A1 (en) Computer system and sleep control method thereof
TW201321958A (zh) 電腦系統的電源供應器及其供電方法
ES2933101T3 (es) Método de ahorro de energía del ordenador y método de reactivación del ordenador
KR101573841B1 (ko) 컴퓨터의 대기전력 저감방법
US20110060923A1 (en) Port Power Control
US9207742B2 (en) Power saving operating method for an electronic device by disabling a connection port to a touch device before the touch device enters power-saving mode
KR101978323B1 (ko) Gpio 포트를 활용한 효율적인 전력관리 장치 및 방법
TW201133219A (en) Power supply circuit for computer
CN102594575A (zh) 控制服务器休眠与唤醒的系统及方法
US20150123875A1 (en) Power management device and method
CN104348514B (zh) 集成电路、电子装置与其运作方法
CN101493723A (zh) 计算装置和方法
CN109739561B (zh) 防止电子装置进入休眠状态的方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150112

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20151117

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20151126

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20151127

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20181126

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20191126

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20191126

Start annual number: 5

End annual number: 5