DE1958019B2 - - Google Patents

Info

Publication number
DE1958019B2
DE1958019B2 DE19691958019 DE1958019A DE1958019B2 DE 1958019 B2 DE1958019 B2 DE 1958019B2 DE 19691958019 DE19691958019 DE 19691958019 DE 1958019 A DE1958019 A DE 1958019A DE 1958019 B2 DE1958019 B2 DE 1958019B2
Authority
DE
Germany
Prior art keywords
oscillator
input
circuit
arrangement according
pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691958019
Other languages
English (en)
Other versions
DE1958019A1 (de
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of DE1958019A1 publication Critical patent/DE1958019A1/de
Publication of DE1958019B2 publication Critical patent/DE1958019B2/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1604Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Manipulation Of Pulses (AREA)
  • Safety Devices In Control Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Details Of Garments (AREA)

Description

358 019
Die vorliegende Erfindung betrifft eine Anordnung frequenz, ζ. B. 2>'5 MHz. Dieser Kristalloszillator ist bei parallel arbeitenden Maschinen, vorzugsweise \ mit einer, Schaltung verbunden, die_. Reqhtecksignale Rechnern, die einen aus einer Anzahl von Oszilla- abgibt, z. B. ein Emitterfolger. Diese Rechtecktoren, die jeweils zu einer bestimmten Maschine, ge- signale laufen durch einen Verstärkers, dessen Einhören, so anschaltet, daß er synchrone Taktfrequenz- 5 zelheiten in Verbindung mit F i g. 2 erklärt werden, impulse an die parallel arbeitenden Maschinen sen- Jeder Oszillator ist direkt mit einem Eingang α eines det. UND-Verknüpfungsgliedes 4 verbunden, die zusam-
Bei parallel arbeitenden Rechnern ist es notwen- men mit einem zweiten UND-Verknüpfungsglied 5 dig, wie es z. B. aus dem Aufsatz »Das Fernsprech- zu jedem Rechner gehört. Der andere Eingang b des amtmit speicherprogrammierter Steuerung in Tumba«, io ersten UND-Verknüpfungsgliedes 4 und der erste Ericsson Review Nr. 3/1968, S. 92, hervorgeht, daß Eingang« des zweiten UND-Verknüpfungsgliedes 5 die Oszillatorimpulse der entsprechenden Rechner sind mit einer bistabilen Kippstufe 6 verbunden, welsynchron arbeiten, da jede Operation in einem Rechner ehe so eingestellt ist, daß ein Potential konstant an exakt mit der entsprechenden Operation in dem das UND-Verknüpfungsglied 4 geliefert wird. Der parallel arbeitenden Rechner zusammenfallen muß! 15 andere Eingang b des anderen UND-Verknüpfungs-In der Regel ist jede Rechnereinheit mit einem, gliedes 5 ist direkt mit dem Oszillator la verbunden, Oszillator ausgerüstet, der die Taktfrequenz aussen- der zu dem benachbarten Rechner gehört. Der bedet. Es ist bekannt, daß. wenn zwei Rechner parallel nachbarte Rechner enthält ebenfalls einen Emitterarbeiten, die beiden Oszillatoren einander steuern folger 2 α und einen Verstärker 3 α. Die bistabile Der Synchronismus geht jedoch leicht verloren, wenn 20 Kippstufe 6 wird durch eine Detektorschaltung 7 ge-Fehler in den Oszillatorschaltungen auftreten. Weiter- triggert, die die Oszillator- oder Taktimpulse überhin treten Konstruktionsschwierigkeiten auf, wenn wacht.
man solche Synchronisationsschaltungen erzielen will, Die Detektoreinheit 7 besteht aus einer Schaltung,
bei denen einzelne Fehler nicht den Verlust der Takt- die die Dauer der Oszillatorimpulse überwacht, wobei frequenz in beiden Rechnern zur Folge haben. 35 diese Schaltung mit einer Spannungspegel-Diskrimi-
Der vorliegenden Erfindung liegt die Ajjfgabe zu- natorschaltung verbunden ist. Die die Dauer der Osgrunde, eine Anordnung zu schaffen, di'e~eine Ver- zillatorimpulse überwachende Schaltung besteht aus bindung des einen Oszillators mit zwei parallel arbei- einem ersten Verstärker 71 mit einer dazugehörigen tenden Rechnern bewirkt, so daß beide Rechher ein Integrätionsschaltung 72 und einem zweiten Verstär- und denselben Oszillator verwenden, und zwar in 30 ker 73 mit einer dazugehörigen Integrationsschaltung solcher Weise, daß, wo auch immer in den Oszil- 74. Der zweite Verstärker 73 ist mit einem Inverter 75 latorsteuer- oder -schaltkreisen ein einziger Fehler ,verbunden....Die Integrationsschaitung 72 gibt: demauftritt, die Rechnereinheiten synchrone Taktf requen- nach ein Signal ab, dessen Amplitude von der Dauer zen empfangen. Bei einem Fehler, in diesem Oszülar ...: eines Oszillatorimpulses abhängt. Die Integrationstor wird der andere Oszillator automatisch einge- 35 schaltung 74 gibt ein Signal ab, dessen Amplitude von schaltet, damit er Synchronisationsimpulse an die der Pause zwischen zwei Oszillatorimpulsen abhängt, beiden parallel arbeitenden Rechner sendet. Die beiden Integrationsschaltungen 72 bzw. 74 sind
Diese Aufgabe wird gemäß der Erfindung durch jeweils mit einem Eingang eines Spannungsdiskrimieine Anordnung gelöst, die dadurch gekennzeichnet nators 76 verbunden, der z. B. aus einem Schmittist, daß ein erster Oszillator direkt mit einem ersten 40 Trigger oder einem Differenzverstärker besteht. Der Eingang eines ersten von zwei UND-Verknüpfungs- Ausgang der Diskriminatorschaltung liegt an dem gliedern, die zu den entsprechenden Maschinen ge- Setzeingang der bistabilen Kippstufe. Der Rücksetzhören, verbunden ist, wobei der andere Eingang des eingang der bistabilen Kippstufe ist auf die gleiche ersten UND-Verknüpfungsgliedes und ein erster Ein- Weise'mit der zweiten Detektoreinheit verbunden, die gang des zweiten UNp-Verknüpfungsgliedes mit einer 45 mit der Einheit 7 identisch ist und in der Figur nicht bistabilen Kippstufe verbunden sind, während der gezeigt wird. Die beiden Eingänge der bistabilen Kippzweite Eingang des zweiten UND-Verknüpfungs-· stufe 6 arbeiten demnach mit den Schaltungen zugliedes direkt mit einem zweiten Oszillator verbun- sammen, die die Dauer der Oszillatorimpulse von den den ist, der zu einer benachbarten Maschine gehört, Oszillatoren 1 bzw. la überwachen. In einer ent- und daß die bistabile Kippstufe durch eine: Ein- 50 sprechenden:Weise, wird die Kippstufe 6a durch ähnheit getriggert wird, die die Oszillatorimpulse über- liehe Schaltungen gesteuert, die in der Figur nicht wacht. gezeigt werden.
Ein Ausführungsbeispiel der Erfindung wird mit Die oben beschriebene Anordnung arbeitet auf die
Hilfe der Zeichnungen erklärt. folgende Weise. Der Kristalloszillator1 "erzeugt eine
F i g. 1 vereinfachtes Schaltbild der Anordnung, ■ 55 Oszillatprfrequenz; die erstens auf die zur einen
Fig. 2 vereinfachtes Schaltbild eines Verstärkers. "Rechnereinheit A gehörende Petektoreinheit und
in der Anordnung. zweitens auf die1 zur anderen Rechnereinheit B ge-
F i g. 1 zeigt die Anordnung gemäß der Erfindung hörende Detektoreinheit gegeben wird. Diese Impulse
in der Anwendung bei zwei parallel arbeitenden des Oszillators laufen direkt zum ersten Eingang a
Rechnern. 60 der UND-Verknüpfungsglieder 4 bzw. 4 a, wobei der
Die Anordnung soll dementsprechend in der Lage andere Eingang b der Schaltungen mit den bistabilen
sein, einen der beiden zu den entsprechenden Rech- Kippstufen 6 bzw. 6 a verbunden ist. Da sich die ''
nern gehörenden Oszillatoren so zu schalten, daß bistabilen Kippstufen im Zustand »1« befinden, was '; dieser Oszillator synchrone Taktfrequenzimpulse an bedeutet, daß ein Signal an dem anderen Eingang b die beiden parallel arbeitenden Rechner senden 65 der UND-Verknüpfungsglieder 4 bzw. 4 a empfangen
kann. wird, kann das Oszillatorsignal, welches die Taktfre- ,
Gemäß F i g. 1 verwendet die Anordnung einen quenz des Rechners darstellt, durch die UND-Ver-
Kristalloszillator 1 mit einer bestimmten Oszillator- knüpfungsglieder 4 bzw. 4 a hindurch und weiter
durch die ODER-Verknüpfungsglieder 8 bzw. 8 a zu den Rechnereinheiten A bzw. B.
Wenn aus irgendeinem Grund die Impulse des Oszillators verschwinden oder sich in ihrer Dauer ändern, beeinflussen die Detektoreinheiten die Pegeldiskriminatoren, die wiederum die bistabilen Kippstufen 6 bzw. 6 α beeinflussen, wodurch die Kippstufen ihren Zustand ändern und Signale an dem Eingang α des anderen der UND-Verknüpfungsglieder 5 bzw. 5 α empfangen werden. Demnach läuft die Taktfrequenz des Oszillators la durch die UND-Verknüpfungsglieder 5 bzw. 5 α und über die ODER-Verknüpfungsglieder 8 bzw. 8 a zu den Rechnereinheiten A bzw. B.
Die Verstärker 3 bzw. 3 a sind so entworfen, daß die Dauer der Taktfrequenzimpulse und die Dauer der Impulspausen beeinflußt werden kann, um die Schaltungen 71, 72 bzw. 73, 74 zu prüfen.
In F i g. 2 wird eine Ausführungsform eines solchen Verstärkers gezeigt. Der Leiter 10 vom Emitterfolger ist dabei mit einem Eingang eines ODER-Verknüpfungsgliedes 31 verbunden, dessen anderer Eingang mit einem Leiter 11 verbunden ist. Der Ausgang des ODER-Verknüpfungsgliedes 31 liegt an einem der Eingänge eines UND-Verknüpfungsgliedes 32, dessen anderer invertierender Eingang mit einem Leiter 12 in Verbindung steht. Der Ausgang des UND-Verknüpfungsgliedes liegt an einem Verstärker 33, dessen Ausgang mit einem Leiter 13 verbunden ist.
Aus der Figur geht hervor, daß ein Potential am Leiter 11 zum Dehnen der Impulse verwendet werden kann, während ein Potential am Leiter 12 zum Dehnen der Impulspausen verwendet werden kann.
Weiterhin ist es notwendig, daß die Kippstufen 6 und 6 a den gleichen Zustand einnehmen, wenn der Prozeß beginnt, und für diesen Zweck sind die Eingangsleiter der Kippstufen 6 und 6 a mit ODER-Verknüpfungsgliedern 61, 60 bzw. 61a, 60 a versehen, wobei die ersten Eingänge der ODER-Verknüpfungsglieder 61 und 61 α miteinander und mit einem Eingang verbunden sind, der mit »Oszillator 1« bezeichnet ist. Die ersten Eingänge der ODER-Verknüpfungsglieder 60 und 60 a sind in einer ähnlichen Weise miteinander und mit einem mit »Oszillator 2« bezeichneten Eingang verbunden, so daß einer der Oszillatoren zu Beginn des "Prozesses ausgewählt werden kann.

Claims (6)

Patentansprüche:
1. Anordnung bei parallel arbeitenden Maschinen, vorzugsweise Rechnern, die einen aus einer Anzahl von Oszillatoren, welche jeweils zu einer bestimmten Maschine gehören, so anschaltet, daß er synchrone Taktfrequenzimpulse an die parallel arbeitenden Maschinen sendet, dadurch gekennzeichnet, daß ein erster Oszillator direkt mit einem ersten Eingang (α) eines ersten (4) von zwei (4, 5) UND-Verknüpfungsgliedern, die zu den entsprechenden Maschinen gehören, verbunden ist, wobei der andere Eingang (b) des ersten UND-Verknüpfungsgliedes (4) und ein erster Eingang (α) des zweiten UND-Verknüpfungsgliedes (5) mit einer bistabilen Kippstufe (6) verbunden sind, während der zweite Eingang (b) des zweiten UND-Verknüpfungsgliedes (5) direkt mit einem zweiten Oszillator (la) verbunden ist, der zu einer benachbarten Maschine (B) gehört, und daß die bistabile Kippstufe (6) durch eine Einheit (7) getriggert wird, die die Oszillatorimpulse überwacht.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Detektoreinheit (7) eine Schaltung (71, 72, 73, 74) enthält, die die Dauer der Oszillatorimpulse und der Impulspausen überwacht und diesen Zeiten proportionale Signale erzeugt, und mit einer Spannungspegel-Diskriminatorschaltung (76) verbunden ist.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die diese Zeiten überwachende Schaltung aus einem ersten Verstärker (71), dessen Eingang mit dem Oszillator und dessen Ausgang mit einer ersten Integrationsschaltung (72) verbunden ist, und aus einem zweiten Verstärker (73) besteht, dessen Eingang über einen Inverter mit dem Oszillator und dessen Ausgang mit der zugehörigen Integrationsschaltung (74) verbunden ist, wobei die Ausgänge der Integrationsschaltungen mit der Spannungspegel-Diskriminatorschaltung (76) verbunden sind.
4. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Spannungspegeldiskriminatorschaltung (76) aus einem Schmitt-Trigger oder einem Differenzverstärker besteht.
5. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die bistabile Kippstufe (6) von Detektoreinheiten (7), die zu dem entsprechenden Oszillator gehören, sowie durch Detektoreinheiten getriggert wird, die mit den zu benachbarten Maschinen gehörenden Oszillatoren verbunden sind.
6. Anordnung nach mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß sie eine Schaltung (31, 32, 33) zur Steuerung der Detektoreinheit (7) durch Drehung der Dauer der Oszillatorimpulse aufweist.
Hierzu 1 Blatt Zeichnungen
DE19691958019 1968-11-15 1969-11-13 Anordnung bei parallel arbeitenden Maschinen Pending DE1958019A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE15508/68D SE326321B (de) 1968-11-15 1968-11-15

Publications (2)

Publication Number Publication Date
DE1958019A1 DE1958019A1 (de) 1970-05-21
DE1958019B2 true DE1958019B2 (de) 1970-11-26

Family

ID=57808726

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691958019 Pending DE1958019A1 (de) 1968-11-15 1969-11-13 Anordnung bei parallel arbeitenden Maschinen

Country Status (9)

Country Link
US (1) US3628158A (de)
BE (1) BE741722A (de)
DE (1) DE1958019A1 (de)
DK (1) DK123193B (de)
FR (1) FR2023424A1 (de)
GB (1) GB1287780A (de)
NL (1) NL6917159A (de)
NO (1) NO122159B (de)
SE (1) SE326321B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3201864A1 (de) * 1982-01-22 1983-08-04 Robert Bosch Gmbh, 7000 Stuttgart Einrichtung zum synchronisieren taktgesteuerter datenverarbeitungsanlagen

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2059797B1 (de) * 1970-12-04 1972-05-25 Siemens Ag Taktversorgungsanlage
DE2204703C3 (de) * 1971-02-22 1981-05-27 Società Italiana Telecomunicazioni Siemens S.p.A., 20149 Milano Schaltungsanordnung zum Einführen eines Ersatz-Taktsignals in ein PCM-Übertragungssystem
US3795872A (en) * 1972-09-18 1974-03-05 Bell Telephone Labor Inc Protection scheme for clock signal recovery arrangement
US4021784A (en) * 1976-03-12 1977-05-03 Sperry Rand Corporation Clock synchronization system
US4254492A (en) * 1979-04-02 1981-03-03 Rockwell International Corporation Redundant clock system utilizing nonsynchronous oscillators
FR2506478A1 (fr) * 1981-05-20 1982-11-26 Telephonie Ind Commerciale Dispositif pour augmenter la securite de fonctionnement d'une horloge dupliquee
US4920540A (en) * 1987-02-25 1990-04-24 Stratus Computer, Inc. Fault-tolerant digital timing apparatus and method
US4446437A (en) * 1981-12-21 1984-05-01 Gte Automatic Electric Labs Inc. Pulse monitor circuit
US4691126A (en) * 1985-08-29 1987-09-01 Sperry Corporation Redundant synchronous clock system
FR2607283B1 (fr) * 1986-11-25 1992-02-28 Centre Nat Etd Spatiales Systeme de synchronisation d'elements sequentiels munis chacun d'une horloge interne
JPH0778039A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd クロック選択制御方式

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3289097A (en) * 1964-05-11 1966-11-29 Gen Dynamics Corp Emergency clock pulse standby system
US3329905A (en) * 1964-05-21 1967-07-04 Gen Dynamics Corp High speed switchover circuit
US3479603A (en) * 1966-07-28 1969-11-18 Bell Telephone Labor Inc A plurality of sources connected in parallel to produce a timing pulse output while any source is operative
US3431510A (en) * 1967-10-13 1969-03-04 Gen Time Corp Oscillator system with malfunction detecting means and automatic switch-over circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3201864A1 (de) * 1982-01-22 1983-08-04 Robert Bosch Gmbh, 7000 Stuttgart Einrichtung zum synchronisieren taktgesteuerter datenverarbeitungsanlagen

Also Published As

Publication number Publication date
BE741722A (de) 1970-04-16
NL6917159A (de) 1970-05-20
SE326321B (de) 1970-07-20
NO122159B (de) 1971-05-24
DK123193B (da) 1972-05-23
FR2023424A1 (de) 1970-08-21
GB1287780A (en) 1972-09-06
DE1958019A1 (de) 1970-05-21
US3628158A (en) 1971-12-14

Similar Documents

Publication Publication Date Title
DE3490015C2 (de)
DE1958019B2 (de)
DE2848159A1 (de) Taktpulspruefeinrichtung
DE3611848A1 (de) Taktauswahleinheit
DE2059797B1 (de) Taktversorgungsanlage
DE2051432A1 (de) Numerische Werkzeugmaschinen Lageregelemnchtung
CH386559A (de) Schaltungsanordnung zur digitalen Messung des Phasenwinkels zwischen zwei gleichfrequenten Schwingungen
DE2917126C2 (de) Verfahren zum Prüfen einer integrierten Schaltung und Anordnung zur Durchführung des Verfahrens
DE2853546C2 (de) Prüfschaltung für mindestens zwei synchron arbeitende Taktgeber
DE2930027A1 (de) Schaltungsanordnung zur phaseneinstellung von zaehlketten
DE2225462A1 (de) Verfahren und Einrichtung zur Mittelwertbildung der von einem Vorwärts-Rückwärtssignalgeber her anliegenden Signale
DE3838940A1 (de) Schaltung mit testfunktionsschaltung
DE2038123B2 (de) Schaltungsanordnung zur logischen verknuepfung
DE2926857A1 (de) Schaltungsanordnung zur ermittlung eines fehlerhaften oszillators in einer schleifenschaltung
DE2636957C2 (de) Zahnärztliches Gerät mit mehreren Instrumenten
DE1512368A1 (de) Schaltanordnung fuer den Empfang und zur Umwandlung von Signalen
DE1256689C2 (de) Taktgeber mit einer einrichtung zur abschaltung und zur phasenrichtigen wiedereinschaltung der taktsignale von elektronischen datenverarbeitenden anlagen
DE2938043C2 (de)
DE2903383C2 (de) Separates Testgerät für adressierbare Schaltungen
DE2943552C2 (de)
DE2312494A1 (de) Verfahren zum erzeugen zweier zuege elektrischer impulse, deren frequenzverhaeltnis keine ganze zahl ist
EP0015226B1 (de) Schaltungsanordnung zum Speichern der Phasenlage einer Wechselspannung
DE1181274B (de) Aus Magnetkernspeichergliedern aufgebaute Zaehlanordnung
DE2602169C2 (de) Schaltungsanordnung zum zyklischen Erzeugen einer signaltechnisch sicheren Folge von Steuerimpulsen
DE3924907A1 (de) Redundante taktgeberanordnung