DE2930027A1

DE2930027A1 - Schaltungsanordnung zur phaseneinstellung von zaehlketten

Info

Publication number: DE2930027A1
Application number: DE19792930027
Authority: DE
Inventors: Francesco Dipl Ing Marchelli; Anes Dipl Ing Sbuelz
Original assignee: Societa Italiana Telecomunicazioni Siemens SpA
Current assignee: Italtel SpA
Priority date: 1978-07-28
Filing date: 1979-07-24
Publication date: 1980-03-13
Also published as: JPS5521696A; FR2432248A1; US4300100A; GB2029991A; BR7903595A; IT7826238A0; IT1218908B; AR225288A1; GB2029991B

Description

(DB 410)

Ital.Anm. Nr. 26238 A/78

vom 28. Juli 1978

Societä Italiana Telecomunicazioni

Siemens s.p.a. Piazzale Zavattari, 12, Mailand/Italien

Schaltungsanordnung zur Phaseneinstellung von Zählketten

Die Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1.

In modernen Fernmeldeanlagen wird es immer wichtiger, für eine ausreichende Zuverlässigkeit des Systems und insbesondere für Frequenz- und Phasenstabilität der Taktsignale zu sorgen. Aus diesem Grund werden üblicherweise redundante Taktgebersysteme eingesetzt, deren Grundtaktgenerator aus einer Vielzahl von in veränderbarer Beziehung zueinander stehenden gesteuerten Oszillatoren besteht, welche mit Schaltungen für Selbststeuerung und für gegenseitige Steuerung versehen sind, die die Ausschaltung eines Oszillators gewährleisten, wenn dessen Ausgangsfrequenzabweichung zulässige Grenzen überschreitet. Auch die dem Grundtaktgenerator nachgeschalteten Teilketten sind normalerweise doppelt vorgesehen. Beispielsweise ist eine Schaltungsanordung bekannt, die zwei gleiche, vom selben Taktgeber gesteuerte Teilketten enthält, deren Ausgangssignale zu einer Vergleichsschaltung gelangen, die dann ein Alarmsignal erzeugt, wenn die zugeführten Signale nicht übereinstimmen.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanord-

030011/0598

nung anzugeben, welche die Phasenlage von Taktsignalen in Übereinstimmung bringt, die von Zählketten oder Zählkettenpaaren erzeugt werden, welche ihrerseits von Taktsignalen gleicher Frequenz, aber zufälliger Phasenbeziehung gesteuert werden. Voraussetzung ist, daß beide Zählketten bzw. Zählkettenpaare die gleiche Zählkapazität haben.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.

Ein bevorzugtes Ausführungsbeispiel ist in der Zeichnung dargestellt. Es zeigen:

Fig. 1 die schematische Anordnung von zwei Zählkettenpaaren;

Fig. 2 die Zählketten nach Fig. 1 mit den Stromkreisen, welche die hier beschriebene gegenseitige Phaseneinstellung ermöglichen;

Fig. 3 eine bevorzugte Ausführungsform des Synchronsignalerzeugers GS nach Fig. 2;

Fig. 4 eine bevorzugte Ausführungsform der zur Aufnahme oder Erfassung der Phaseneinstellung dienenden Abgleichschaltung AL nach Fig. 2; und

Fig. 5 eine bevorzugte Ausführungsform des die Voreinstellung ("Preset") der Zählketten steuernden Kreises CP nach Fig. 2.

Im vereinfachten Schaltbild der Fig. 1 sind zwei Paare von Zählketten A^, A_ bzw. B₁, B„ dargestellt, die unter Steuerung durch gleichfrequente Grund- oder Eingangstaktsignale F und F phasenmäßig abgeglichen werden sollen und Folgen von Ausgangstaktsignalen CK_ft und CK_ erzeugen. Vergleichsschaltung ID erzeugen ein Alarmzeichen A., A_ß, wenn sie zum jeweiligen Zeitpunkt einen Unterschied im Binärwert an den Ausgängen jeder Stufe der Zählketten jedes Paares feststellen. Gemäß der hier beschriebenen Schaltungsanordnung liefert die Haupt-Zählkette

030011/0598

ORIGINAL INSPECTED

("Master") jedes Zählkettenpaares ein Phaseneinstellungs- oder Phasenabgleichsignal C-, nämlich C₁ bzw. C_1ß, dessen Dauer gleich der Periode des Eingangstaktsignals F_n ist, und das die eigene Neben-Zählkette ("Slave") sowie die Haupt-Zählkette des anderen Zählkettenpaares steuert. Da nicht beide Phasenabgleichsignale gleichzeitig vorliegen können, bestimmt ein Kriterium s, welche Zählkette (A₁ oder B₁) die jeweils andere Zählkette steuert.

Im Schaltbild der Fig. 2 sind nur die Schaltungen dargestellt, welche die Erzeugung und die Aufnahme oder Erfassung des Phasenabgleichsignals betreffen. Die zur Erfassung der Phaseneinstellung dienende Abgleichschaltung AL stellt die Phasenbeziehung an der ersten Flanke des Eingangstaktsignals F_ fest, die in das durch die jeweils andere Zählkette erzeugte Phasenabgleichsignal C₁ fällt, und erzeugt ein internes Phaseneinstellungssignal C_Q, das die Dauer einer Periode des Eingangstaktsignals F₀ hat und bezüglich der positiven Flanke des Eingangstaktsignals zentriert ist. Eine Ausführungsform der Phasenabgleichschaltung AL wird anhand von Fig. 4 noch erläutert werden.

Das Phaseneinstellungssignal C_Q bringt alle Zähler in den Voreinstellzustand("Preset"). Für die Haupt-Zählketten A₁ und B₁ wird es zu einem Synchronisiersignal P, nämlich P- bzw. P_ logisch addiert, das zusammen mit dem Phasenabgleichsignal Cj durch je einen (in Fig. 3 dargestellten) Synchronsignalerzeuger GS erzeugt wird. Es muß jedoch vermieden werden, daß infolge einer Störung oder sonstigen Ursache der Voreinstellzustand über unbestimmte Zeit andauert, da in diesem Zustand die Haupt-Zählkette ein kontinuierliches Phasenabgleichsignal erzeugt, das auch die entsprechende Neben-Zählkette sperrt, und da auch bei Sperrung beider Zählketten die Vergleichsschaltung ID kein Alarmkriterium erzeugen kann. Deshalb ist der Voreinstellsteuerkreis CP vorgesehen (Fig. 5), der verhindert, daß die Voreinstellung länger dauert als eine halbe Periode des Eingangstaktsignals F_Q.

030011/0598

Die Abgleichschaltungen AL und die Synchronsignalerzeuger GS werden durch ein gemeinsames Steuerkriterium s (bzw. Έ) gesteuert und gesperrt, wenn das Kriterium den Binärwert "1" hat. Wie aus der Zeichnung (Fig. 2) hervorgeht, wird bei s = 1 die Abgleichschaltung der Zählkette A₁ gesperrt, während die Erzeugung des Synchronisiersignals P- (welches die beiden Zählketten A₁, A₂ des einen Paares synchronisiert) und des Phasenabgleichsignals C₁- ermöglicht wird. Die Zählkette A₁ sorgt also für die Synchronisierung der gesamten Einrichtung. Gleichzeitig wird die Abgleichschaltung AL der Zählkette B₁ freigegeben und die Erzeugung der Signale P„ und C₁_ gesperrt. Das von der Abgleichschaltung AL erzeugte Phaseneinstellungssignal C₀ gelangt zu den überwachungs- oder Steuerkreisen CP der Zählketten B₁ und B-, und zwar über die Verbindungen, die in Fig. 2 am Ausgang der Abgleichschaltung AL und des Synchronsignalerzeugers GS als verdrahtete ODER-Schaltung ("Phantom-ODER"-Verknüpfung) dargestellt sind.

Zur überprüfung der Betriebsfähigkeit der Phaseneinstellungskreise genügt es, einfach durch ein externes Prüfsignal (nicht dargestellt), das logisch zum Voreinstellkriterium ρ des Voreinstellsteuerkreises CP addiert wird, die Vergleichs-Zählkette (A₂) des synchronisierenden Zählkettenpaares zu sperren oder zurückzusetzen; dadurch wird die entsprechende Vergleichsschaltung ID aktiviert und die Erzeugung des Alarmkriteriums bewirkt, das in an sich bekannter Weise, z.B. durch Umschalten einer bistabilen Kippschaltung, den Wechsel des Kriteriums s und die Übernahme der überwachung bzw. Steuerung durch die andere Hauptkette (B₁) verursacht. Sind die Phaseneinstellungskreise betriebsfähig, so muß nach Abschalten des erwähnten externen Prüfsignals das von ihm verursachte Alarmkriterium innerhalb einer Zeit aufhören, die nicht länger ist als die Periode des Phaseneinstellungs- oder Abgleichsignals C₁.

Gemäß einer in Fig. 3 dargestellten bevorzugten Ausführungsform bestehen die Synchronsignalerzeuger GS aus einer bistabilen Kippschaltung vom D-Typ, die an ihrem Dateneingang ein Kriterium r

030011/0598

empfängt, das die zugehörige Zählkette A₁ bzw. B₁ erzeugt, wenn ihre Zählkapazität erreicht ist, d.h. wenn sie vollständig gefüllt ist. An ihrem Takteingang Cp empfängt sie das Grund- oder Eingangstaktsignal F_Q, während sie an einem Ausgang das Vorsynchronisiersignal P und an dem anderen Ausgang das dazu komplementäre Phasenabgleichsignal C₁ liefert. Die Form der genannten Eingangs- und Ausgangssignale ist den neben der Schaltung dargestellten Diagrammen zu entnehmen. Am Rücksetzeingang R wird das Kriterium s angelegt, das durch Rückstellung der bistabilen Kippschaltung den Synchronsignalerzeuger GS sperrt.

In Fig. 4 ist eine bevorzugte Ausführungsform für die Phasenabgleichschaltung AL zusammen mit den zugehörigen Wellenformen ihrer Signale dargestellt. Sie besteht aus den beiden bistabilen Kippschaltungen FF₁ und FF₂ vom D-Typ, die in der dargestellten Weise eingangs- und ausgangsseitig miteinander verbunden sind. Die Eingangssignale sind das Phasenabgleichssignal C_1x und das Eingangstaktsignal F_QY, deren Index X bzw. Y daran erinnern sollen, daß gemäß Fig. 2 das Eingangstaktsignal F_ dem mit der betreffenden Abgleichschaltung AL verbundenen Zählkettenpaar zugeführt ist, während das als Synchronisiersignal dienende Phasenabgleichsignal C₁ aus dem jeweils anderen Zählkettenpaar kommt. Das Kriterium s verhindert durch Rücksetzung der bistabilen Kippschaltung FF₂ und Sperrung der Abgleichschaltung AL die Erzeugung des Phaseneinstellungssignals C_Q. Die Wirkungsweise dieser Schaltung ergibt sich aus den Wellenformen a bis f, die in der Schaltung an den ebenso bezeichneten Stellen auftreten. Das dargestellte ODER-Glied, das am Dateneingang D der Kippschaltung FF₀ das Signal C_1v und das Ausgangssignal der Kippschaltung FF₁ (Wellenformen c und d) logisch addiert, läßt sich mittels einer verdrahteten Phanton-ODER-Verknüpfung realisieren.

In Fig. 5 ist eine bevorzugte Ausführungsform des Voreinstellüberwachungs- oder Steuerkreises CP mit den zugehörigen Wellenformen dargestellt, aus denen die zwischen den verschiedenen Signalen im wirklichen Betrieb bestehenden Verzögerungszeiten ersichtlich sind. Der Steuerkreis CP besteht aus einer bistabi-

030011/0598

len Kippschaltung vom D-Typ, deren Dateneingang D auf einem konstanten Potential ( + ) liegt, während sie als Rückstellsignal das Eingangstaktsignal F_ und als eigenes Taktsignal am Eingang Cp das (invertierte) Vorsynchronisiersignal P oder gegebenenfalls das interne Phaseneinstellungssignal C_Q ( gemäß der Summierschaltung O im Fall derzu den Neben-Zählketten A₂, B„ gehörenden Steuerkreise) bzw. nur das Phaseneinstellungssignal (im Falle der zu den Haupt-Zählketten A₁, B₁ gehörenden Steuerkreise) empfängt. Die Summierschaltung O kann durch eine verdrahtete Phantom-ODER-Verbindung ersetzt werden, wie in Fig. 2 gezeigt ist.

Im Rahmen der Erfindung und ohne Abweichung von der aus Fig. 3 bis 5 ersichtlichen prinzipiellen Wirkungsweise ist es möglich, die Abgleichschaltung AL, den Voreinstellsteuerkreis CP und den Synchronsignalerzeuger GS mit anderen Bauelementen als D-Flipflops zu realisieren. Es ist ferner möglich, aus den Schaltungen nach Fig. 1 und 2 eine Schaltungsanordnung zur Phaseneinstellung von zwei Zählketten abzuleiten, indem man die Vergleichs-Zählketten A-, B₂ der beiden Zählkettenpaare, die zugehörigen Steuerkreise CP und die Vergleichsschaltungen ID wegläßt. Weiter kann man im Rahmen der Erfindung die Phaseneinstellung von zwei oder mehreren Zählketten realisieren, indem man für jede Zählkette bzw. für jedes Zählkettenpaar eine Schaltungsanordnung gemäß Fig. 2 verwendet und das Kriterium s so wählt, daß nur der Synchronsignalerzeuger GS einer Zählkette zur Erzeugung des Phaseneinstellungssignals C₁ und öle Abgleichschaltungen AL der anderen Ketten zur Erfassung dieses Signals befähigt werden.

ORIGINAL. INSPECTED 030011/0598

Claims

PATENTANWÄLTE 2330027

DR. DIETER V. BEZOLD

DIPL. ING. PETER SCHÜTZ

DIPL. ING. WOLFGANG HEDSLER

MARIA-THKRKSIA-STnASSE 33

PUSTFACB 86OH ÖH D-8OOO MUENCHEN 86

TBLBFOPi 08B/4780 Oe

TELEX S22U38 TELEGRAMM SOMBEZ

10569/H/Vu

(DB 410)

Ital.Anm. Nr. 26238 A/78

vom 28. Juli 1978

Societä Italiana Telecomunicazioni

Siemens s.p.a. Piazzale Zavattari, 12, Mailand/Italien

Patentansprüche

h)J Schaltungsanordnung zur Phaseneinstellung von zwei oder mehr Zählketten, die durch Eingangstaktsignale mit gleicher Frequenz, aber zufälliger gegenseitiger Phasenbeziehung gesteuert werden, insbesondere für das Taktgebersystem einer Fernmeldeanlage, dadurch gekennzeichnet, daß die Zählketten (A.,B₁) jeweils eingangsseitig mit der Reihenschaltung aus einer Phasenabgleichschaltung (AL) und einem an deren Ausgang liegenden Voreinstellsteuerkreis (CP) und ausgangsseitig mit einem Synchronsignalerzeuger (GS) verbunden sind; daß die Abgleichschaltung (AL) an ihren Eingang das Eingangstaktsignal ^fob^ ^sowi^{e e}i^{n von} dem Synchronsignalgenerator (GS),

030011/0598

FO.STSCHKCK mCNCHE.V IfH. «BI4S-SOO · BlNKKOKTO ΗΥΡΟΒΑΪΓΚ MtNCSEX <Htz TOOiOO-IO) KTO, βθ««337»?8 SWTFT HYPO TIl=! MM

der einer jeweils anderen Zählkette (B₁ bzw. A.) zugeordnet ist, erzeugtes Phasenabgleichsignal (C_1B bzw. C₁-) empfängt und für den Voreinstellsteuerkreis (CP) ein internes Phaseneinstellsignal (C_) erzeugt, das eine Dauer gleich der Periode des Eingangstaktsignals (^F _0A/^F _0B) ^{nat un<}3 bezüglich einer Flanke des Eingangstaktsignals zentriert ist; daß der Voreinstellsteuerkreis (CP) außer dem internen Phaseneinstellsignal (C_Q) das Synchronisiersignal (P_A bzw. P_ß) des Synchronsignalerzeugers (GS) und an einem weiteren Eingang das Eingangstaktsignal (^F _0A bzw. F_QB) empfängt und die betreffende Zählkette (A₁ bzw. B₁) mit einem Voreinstellkriterium (p) steuert, dessen Dauer höchstens gleich der halben Periode des Eingangstaktsignals <^foa'^Fob^ ^^st» ^aB der Synchronsignalerzeuger (GS) von dem Eingangstaktsignal (^F _OA bzw. F_QB) sowie von einem Kriterium (r) gesteuert wird, welches die Zählkette (A₁ bzw. B₁) erzeugt, wenn ihre Zählkapazität erreicht ist; daß die Dauer der von dem Synchronsignalerzeuger (GS) erzeugten Phasenabgleich- und Synchronisiersignale (C₁ bzw. P) gleich einer Periode des Eingangstaktsignals (^foa'^fob^ ist? ^un<* daß alle Abgleichschaltungen (AL) und Synchronsignalerzeuger (GS) durch ein gemeinsames Steuerkriterium (s) gesteuert werden, das unter Sperrung der Ablgeichschaltung (AL) einer der Zählketten (z.B. A₁) deren Synchronsignalerzeuger (GS) freigibt und unter Freigabe der Abgleichschaltungen (AL) der jeweils anderen Zählketten (B₁) deren Synchronsignalerzeuger (GS) sperrt.
2) Schaltungsanordnung nach Anspruch 1, bei welcher jeder Zählkette (A₁₇B₁) eine Vergleichskette (A-,B»), die durch das gleiche Eingangstaktsignal (F_Q) gesteuert wird, sowie eine Vergleichsschaltung (ID) zugeordnet ist, die ein Alarmsignal erzeugt, wenn sie einen Unterschied zwischen dem Inhalt der Zählkette (A₁JB₁) und dem der zugeordneten Vergleichskette (A₂,B₃) feststellt, dadurch gekennzeichnet, daß jeder Vergleichskette (A₃,B_) ein Voreinstellsteuerkreis (CP) vorgeschaltet ist, der das Synchronisiersignal (P) empfängt und der Vergleichskette (A-,B₃) das Voreinstellkriterium (p) zugeführt.

030011/0598
3) Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die Phasenabgleichschaltung (AL) eine erste, durch das Eingangstaktsignal [F) gesteuerte bistabile Kippschaltung (FP₁) vom D-Typ, an deren Dateneingang

(D) das Phasenabgleichsignal (C) liegt, sowie eine zweite bistabile Kippschaltung (FF₂) vom D-Typ enthält, die durch das invertierte Eingangstaktsignal (fZ) gesteuert wird und an deren Dateneingang (D) ein Signal (e) liegt, das der logischen Summe des Phasenabgleichsignals (C.)und des Ausgangssignals (d) der ersten bistabilen Kippschaltung (FF₁) entspricht, und daß die zweite Kippschaltung (FF₂) durch das gemeinsame Steuerkriterium (s) zurückgestellt wird und mit dem von ihm erzeugten Phaseneinstellsignal (C-.) die erste bistabile Kippschaltung (FF₁) zurückstellt.
4) Schaltungsanordnung nach Anspruch 1,2 oder 3, dadurch gekennzeichnet, daß der Voreinstellsteuerkreis (CP) eine bistabile Kippschaltung vom D-Typ enthält, an deren Dateneingang (D) ein konstantes Potential (+) liegt und welche durch das invertierte Synchronisiersignal (P) sowie durch das interne Phaseneinstellsignal (C_) gesteuert wird, das Voreinstellungskriterum (p) erzeugt und durch das Eingangstaktsignal (Fq) zurückgestellt wird.
5) Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß eine verdrahtete Phantom-ODER-Verbindung am Steuereingang (Cp) der Kippschaltung des Voreinstellsteuerkreises (CP) die logische Summe des Synchronisiersignals (P) und des internen Phaseneinstellsignals (C_) bildet.
6) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Synchronsignalerzeuger (GS) eine bistabile Kippschaltung vom D-Typ enthält, die durch das invertierte Eingangstaktsignal (F„) gesteuert wird, am Dateneingang (D) das von der Zählkette (A₁JB₁) erzeugte Kriterium (r) empfängt, am einen Ausgang (Q) das Phasenabgleichsignal (C₁) und am anderen Ausgang (Q) das Synchronisiersignal (P) erzeugt und durch das gemeinsame Steuerkriterium (s) zurückgestellt wird. Q₃OO 11/0598