DE2008462B2 - Programmierbarer Frequenzteiler - Google Patents

Description

4. Frequenzteiler nach Anspruch 2, dadurch folgenden detaillierten Erläuterungen,
gekennzeichnet, daß der Steuerschaltkreis ein Zunächst sollen der Ablauf eines TeUvorgangs in /K-Flipflop ist, dessen konjugierter /^+-Eingang 35 seiner letzten Phase bei einer herkömmlichen Anmit dem Ausgang des NICHT-ODER-Gatters Ordnung und bei dem Teiler gemäß der Erfindung verbunden ist. miteinander verglichen werden, wobei bereits vorausgesetzt ist, daß beide mit rückwärts zählenden, aus Binärstufen aufgebauten Dezimalzählstufen bestückt

40 sind. Zwar sind verschiedene Dezimal-Binär-Kodierungen möglich, doch gilt in jedem Falle, daß beim

Abwärtszählen von der Dezimalzahl »1« auf die

Dezimalzahl »0« die rangniederste Binärstufe schalten muß, entweder von »L« auf »0« oder umgekehrt 45 von »0« auf »L«. Es sei der Fall normaler Binär-Dezimal-Kodierung angenommen, bei der »Null«

Die Erfindung betrifft einen programmierbaren durch »0«, »1« durch »L« repräsentiert wird. Beim Frequenzteiler, d. h. eine elektronische Schaltung Wiederaufiaden des Zählers sind zwei Fälle zu unterzum Untersetzen von Frequenzen, bei der der Divisor scheiden: Geradzahlige Divisoren haben in Binäreinstellbar variabel ist. 50 kodierung als letzte Stelle »0«, ungeradzahlige »L«. Die Erfindung geht aus von einem Stand der Tech- Im folgenden soll X für 0 oder L stehen, Y₂ für nik nach der DT-AS 1 268 204. Dort ist ein innerhalb eine beliebige gerade Dezimalziffer, Y_x für eine bebestimmter Grenzen programmierbarer Frequenzteiler liebige ungerade Dezimalziffer,
beschrieben, bestehend aus kaskadegeschalteten . ₄ _ . ... _. . ...
Zählstufen für jede Stelle des Divisors, die extern 55 ^A) Geradzahlige Dezimalzahl
entsprechend dem gewählten Divisorwert einstellbar Bei einer herkömmlichen Anordnung ergibt der sind, die zu teilende Frequenz zählen, und deren Abwärtszählvorgang:
Zählzustand an Ausgangsanschlüssen erfaßt wird, _Dezimalzah, (Divisor):
wobei bei einem vorgegebenen Zahlzustand aller

Stufen ein Impuls der zu zählenden Frequenz die 60 ...- 3-2- 1 -QlYYY...YY₂-YYY...YY_x-... Einstellung der Zählstufen auf den Ausgangszustand
auslöst. Entsprechende Schaltstellungen der rangniedersten

Bei diesem bekannten Teiler wird die Differenz Binärstufe:

zwischen dem maximalen Zählvolumen und der ein- _ τ _ 0 — L — 0/0 — L — 0—

zustellenden Zahl (dem Divisor) in den Zähler ein- 65

gegeben, wonach der Zähler vorwärts bis zur maxi- Man erkennt, daß zu dem kritischen Zeitpunkt,

malen Zählkapazität zählt. wenn Zählstellung 0 erreicht ist und Wiederaufladung

Die Kriterium, nach dem die Zählstufen wieder in stattfindet, die »kritische« Binärstufe nur einmal

schalten muß, so daß hier keine Gefahr hinsichtlich zahlen »1« und »Null«, von de&en die letztere nieder Grenzfrequenz besteht; die Umschaltung erfolgt mais auftritt Mithin ist das Verschwinden des entweder durch die zu teilende Frequenz oder durch Signals auf der Steuerleitung geeignet für das Andie Wiederaufladung. steuern des Steuerschaltkreises.

Bei der erfindungsgemäßen Anordnung ergibt der 5 Der Steuerschaltkreis kann ein /K-Flipflop sein, an gleiche Vorgang dessen Zähleingang die zu teilende Frequenz, an

Dezimalzahl (Divisor): dessen konjugierten «+-Eingang die Steuerleitung

und an dessen Ö-Ausgang die Auslöseleitung für die

...-3-2-1-YYY. .YY₂- YYY. ..YY₁-... Wiederaufladung angeschlossen sind, die letztere

jo gegebenenfalls unter Zwischenschaltung einer Diffe-Binärstufe: renzierstufe.

_L — 0 — L — 0 —L — 0 — ^^er ß~ °^^{CT der}5-Ausgang des /K-Flipflops kann

zugleich als Ausgang für den gesamten Frequenz-

Auch bei der erfindungsgemäßen Anordnung er- teuer dienen, da an ihm ein Signal mit der geteilten folgt also kein zusätzlicher Schaltvorgang; die rang- 15 Frequenz erscheint

niederste Binärstufe wird normal in der Frequenz Die Erfindung soll nachstehend unter Bezugnahme

der zu teilenden Eingangsspannung umgeschaltet. auf die Zeichnungen näher erläutert werden. In der

B) Ungeradzahlige Dezimalzahl ^Fi^Td^lockschaltbild eines erfindungsgemä-

Bei der herkömmlichen Anordnung ergibt der Ab- ao ßen Frequenzteilers, und zwar die ersten beiden wärtszählvorgang: Dezimalzähler sowie den Steuerschaltkreis, während

Dezimalzahl (Divisor)· ^F' 8· ^{2 den} zugehörigen Impulsplan wiedergibt.

Die zu teilende Frequenz / liegt am Zähleingang

... - 3 - 2 - 1 - 0/YYY... YY₁ - YYY... YY₂ - ... des !. Dezimalzählers mit den Binärstufen a_v a_v a₄

as und a_H, die zu Beginn des Teilvorganges in die, der

Binärstufe: letzten Ziffer des gewählten Divisors entsprechende

_L_o —L —0/L —0 — L— Schaltstellung gebracht sind, und zwar über die

extern von einem Dezimal-Binär-Kodierer (nicht

Man erkennt daß zu dem kritischen Zeitpunkt die gezeigt) angesteuerten Ladeanschlüsse. Der Ladekritische Biuärstufe innerhalb einer Periode von 0 30 Vorgang wird ausgelöst durch einen Impuls auf der auf L geschaltet werden muß, um sogleich durch den Ladesteuerleitung LC. Das Entsprechende gilt für die nächsten Impuls der zu teilenden Frequenz wieder zweite Dezimalzählstufe mit den Binärstufen b_v b_t, auf 0 geschaltet zu werden. Dagegen ergibt der b_v f>₈, als deren Eingangsspannung die Ausgangsgleiche Vorgang bei der erfindungsgemäßen An- spannung des ersten Dezimalzählers wirkt. Jede der Ordnung: 35 beiden dargestellten und der weiteren, in der Zeich-

Dezimalzahl (Divisor): nung nicht dargestellten Dezimalzählerstufen besitzt

Klemmen, an denen der Schaltzustand jeder einzelnen

...-3-2-1-YYY^YY₁-YYY₁₁₁YY₂-... Binärstufe abgegriffen werden kann. Jede dieser

Klemmen außer der der Binärstufe O₁ zugeordneten

Binärstufe: 40 ist über eine Diode mit einer Leitung Z verbunden;

diese Dioden bilden ein als NICHT-ODER-Gatter

_T-n-T-T -η -τ-

••■^LUL " L ... wirkendes Netzwerk, denn wenn alle Binärstufen

Hier wird die rangniederste Binärstufe beim Wie- ohne Rücksicht auf die Binärstufe a_x auf »0« stehen, deraufladen überhaupt nicht umgeschaltet; trotzdem erscheint das »O«-Signal auf der Leitung Z und gewird mit dtm Solldivisor geteilt. 45 langt an den konjugierten ^+-Eingang des /K-Flip-

Bei den bisher üblichen Anordnungen wurden zur flops. Es ist oben bereits erläutert worden, daß dies

Auslösung der Wiederaufladung die Schaltstellungen beim Rückwärtszählen notwendigerweise bei der

aller Binärstufen abgetastet und die gegebenenfalls Dezimalzahl »1« eintreten muß.

invertierten Werte einem gemeinsamen UND-Gatter Die Eingangsfrequenz / liegt am Zähleingang C

zugeführt. Am Ausgang des UND-Gatters erscheint 50 des Flipflops, dessen /-Eingang dauernd entsperrt ist.

dann ein Signal, wenn alle Binärstufen auf »0« Sobald also das 0-Signal am konjugierten K⁺-Em-

stehen, entsprechend der Dezimalstellung »Null«. gang die Umschaltung des Flipflops von L nach 0

Gemäß einer Weiterbildung der Erfindung läßt sich freigibt, löst der nächste Puls der zu teilenden Fre-

dieselbe Anordnung auch zur Feststellung der quenz / diese Umschaltung aus. Bei der Dezimal-

Dezimalzahl »1« verwenden, indem man einfach die 55 zahl 1 wird also der Flipflop vorbereitet: er speichert

Verbindung von der rangniedersten Binärstufe das Signal bis zu dem nächsten, der Dezimalzahl

zum UND-Gatter wegläßt: Dann erscheint das NULL entsprechenden Puls. In diesem Augenblick-

Ausgangssignal am UND-Gatter bereits bei Binär- erscheint an Q ein Signal, das differenziert wird und

zahl »0000... 000 L«, die zwangläufig der Zahl auf die Ladesteuerleitung LC gelangt, wobei die

»0000... 0000« vorangehen muß, also bei Dezimal- 60 Wiederaufladung der Dezimalzähler erfolgt. Zugleich

zahl »1«. läßt sich am Ausgang ~Q ein Impuls abnehmen, der

Das UND-Gatter kann beispielsweise ein Dioden- mit der Frequenz f/N auftritt, mit N als der Dezimalnetzwerk sein, dessen Dioden einerseits mit dem zahl des gewählten Divisors.

jeweiligen Ausgangsanschluß für den Schaltzustand In dem Impulsplan der Fig. 2 sind die Schalt-

der betreffenden Binärstufe verbunden sind, anderer- 65 Stellungen a_v a₂, a_v a_s, der Spannungsverlauf auf der

seits mit einer gemeinsamen Steuerleitung; es er- Leitung Z und der Leitung LC sowie am Ausgang Q

scheint dann auf der Steuerleitung ersichtlich immer des Flipflops eingezeichnet, die sich ergeben, wenn

»L«, solange gezählt wird, außer bei den Dezimal- die letzte Ziffer der gewählten Dezimalzahl eine »7«

ist. Der Ablauf ist oben im Detail erläutert worden, so daß hier keine nochmalige Aufzählung erforderlich ist. Wesentlich ist, daß der Steuerschaltkreis, hier also der /X-Flipflop, sofort schaltet, damit die zu teilende Frequenz nicht noch die rangniedrigste Binärstufe a_x umschalten kann, wenn die Wiederaufladung erfolgt, deshalb ist die erwähnte Speicherung bedeutungsvoll, damit bei einer niedrigen zu teilenden Frequenz die Trägheit der rangniedrigsten Binärstufe Fehlschaltungen verhindert.

Hierzu 1 Blatt Zeichnungen

Claims (3)

den Ausgangszustand versetzt werden, ist die Schalt- Patentansprüche: stellung der einzelnen Binärstufen bei Erreichen des F maximalen Zählvolumens. Da nun die rangmederste

1. Programmierbarer Frequenzteiler, bestehend Binärstufe bei Beginn des nächsten Teilungszyklus in auskaskadegeschaltetenZäWstufenfürjedeStelle 5 jedem FaUe schalten muß, bei der Einstellung des des Divisorf, die extern entsprechend dem ge- Ausgangszustandes aber gegebenenfalk - je nach wählten Divisorwert einstellbaV sind, die zu tei- dem gewählten Divisor - ebenfalls bereits einmal lende Frequenz zählen, und deren Zählzustand geschaltet werden mußte, muß man damit rechnen, an Ausgangsanschlüssen erfaßt wixd, wobei bei daß die Grenzfrequenz, welche von dem Teder geeinem vorgegebenen Zählzustand aller Stufen ein xo rade noch verarbeitet werden kann höchstens halb Impuls der zu zählenden Frequenz die Einstel- so hoch sein darf, wie durch die Schaltgeschwmdiglung der Zählstufen auf den Ausgangszustand keit der rangniedersten Binarstufe eigentlich vorauslöst, dadurch gekennzeichnet, daß gegeben.

bei Verwendung an sich bekannter rückwärts zäh- Aufgabe der vorhegenden Erfindung ist es, einen

lender Dezimalzählstufen diese dauernd mit der 15 Frequenzteiler der eingangs genannten Gattung zu

zu teilenden Frequenz angesteuert werden und bei schaffen, der dieser Beschränkung mcht unterliegt

Vorliegen der SchaltsteUung »L« der rangniedrig- Dabei macht man gemäß der Erfindung von riick-

sten Binärstufe und der SchaltsteUung »0« aUer wärts zählenden Dezimalstufen Gebrauch, wie sie —

anderen Binärstufen ein Speicherschaltkreis von für andere Anwendungszwecke — aus der DT-AS

der zu zählenden Frequenz vorbereitet wird, der ao 1227 940 bekannt sind. Insgesamt wird die der Er-

von dem nächsten zu zählenden Impuls unter findung zugrunde liegende Aufgabe dadurch gelöst,

Auslösung der Zählstufeneinstellung gekippt wird. daß hei Verwendung an sich bekannter rückwärts

2. Frequenzteiler nach Anspruch 1, dadurch zählender Dezimalzählstufen diese dauernd mit der gekennzeichnet, daß die Ausgangsanschlüsse aller zu teilendeu Frequenz angesteuert werden und bei Binärstufen außer der rangniedersten mit einem »5 Vorliegen der SchaltsteUung »L« der rangniedrigsten gemeinsamen NICHT-ODER-Gatter verbunden Binärstufe und der SchaltsteUung »0« aUer anderen sind, dessen Ausgang mit dem Steueranschluß Binärstufen ein Speicherschaltkreis von der zu zäheines Steuerschaltkreises für die Wiederherstel- lenden Frequenz vorbereitet wird, der von dem lung des Ausgangszustandes verbunden ist. nächsten zu zählenden Impuls unter Auslösung der

3. Frequenzteiler nach Anspruch 2, dadurch 30 Zählstufeneinstellung gekippt wird,
gekennzeichnet, daß das NICHT-ODER-Gatter Weitere bevorzugte Merkmale ergeben sich aus aus einem Diodennetzwerk besteht. den beigefügten Unteransprüchen und den nach-