DE2428367B1 - Schaltungsanordnung zum Begrenzen der UEbertragungsgeschwindigkeit von Datensignalen - Google Patents
Schaltungsanordnung zum Begrenzen der UEbertragungsgeschwindigkeit von DatensignalenInfo
- Publication number
- DE2428367B1 DE2428367B1 DE19742428367 DE2428367A DE2428367B1 DE 2428367 B1 DE2428367 B1 DE 2428367B1 DE 19742428367 DE19742428367 DE 19742428367 DE 2428367 A DE2428367 A DE 2428367A DE 2428367 B1 DE2428367 B1 DE 2428367B1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- circuit arrangement
- data signals
- output
- fed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit
von binären Datensignalen, wobei einem ersten Eingang die Datensignale und einem zweiten Eingang
zugehörige Schrittakte zugeführt werden, die eine festgelegte Impulsdauer haben, wenn ihre Folgefrequenz
gleich ist einer vorgegebenen Grenzfrequenz und wobei an einem Ausgang den Datensignalen entsprechende
binäre Ausgangssignale abgegeben werden, wenn die Folgefrequenz der Schrittakte eine vorgegebene
Grenzfrequenz nicht überschreitet.
Bei einer Übertragung von Daten in taktgebundener Weise wird die Übertragungsgeschwindigkeit der Datensignale durch die Folgefrequenz des zu den Datensignalen gehörenden Schrittaktes festgelegt. Falls die Folgefrequenz der Schrittakte nicht begrenzt wird, ist
Bei einer Übertragung von Daten in taktgebundener Weise wird die Übertragungsgeschwindigkeit der Datensignale durch die Folgefrequenz des zu den Datensignalen gehörenden Schrittaktes festgelegt. Falls die Folgefrequenz der Schrittakte nicht begrenzt wird, ist
ίο eine Schaltungsanordnung erforderlich, die die Abgabe
von Datensignalen sperrt, wenn die Folgefrequenz der Schrittakte eine vorgegebene Grenzfrequenz überschreitet.
Aus der DT-AS 18 04 719 ist bereits eine Schaltungsanordnung zum Überwachen von Datensignalen bekannt. Mit Hilfe dieser Schaltungsanordnung wird die Form der Datensignale mit einer durch ein Toleranzschema festgelegten Form verglichen und es werden diejenigen Datensignale als fehlerhaft erkannt, die die innere oder die äußere Grenze des Toleranzschemas überschreiten. Diese Schaltungsanordnung ist jedoch nicht zum Begrenzen der Übertragungsgeschwindigkeit von Datensignalen geeignet, da sie alle Datensignale als fehlerhaft erkennt, deren Übertragungsgeschwindigkeit größer oder kleiner ist als eine durch das Toleranzschema festgelegte Übertragungsgeschwindigkeit.
Aus der DT-AS 18 04 719 ist bereits eine Schaltungsanordnung zum Überwachen von Datensignalen bekannt. Mit Hilfe dieser Schaltungsanordnung wird die Form der Datensignale mit einer durch ein Toleranzschema festgelegten Form verglichen und es werden diejenigen Datensignale als fehlerhaft erkannt, die die innere oder die äußere Grenze des Toleranzschemas überschreiten. Diese Schaltungsanordnung ist jedoch nicht zum Begrenzen der Übertragungsgeschwindigkeit von Datensignalen geeignet, da sie alle Datensignale als fehlerhaft erkennt, deren Übertragungsgeschwindigkeit größer oder kleiner ist als eine durch das Toleranzschema festgelegte Übertragungsgeschwindigkeit.
Es wurde bereits eine Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit von Daten-Signalen
vorgeschlagen. Bei dieser Schaltungsanordnung wird die Schrittdauer der Datensignale mit einer
Sollschrittdauer verglichen. Datensignale, deren Schrittdauer kleiner ist als die Sollschrittdauer, werden
bei dieser Schaltungsanordnung auf diese Sollschrittdauer verlängert. Von dieser Schaltungsanordnung
werden damit auch dann Signale abgegeben, wenn die Übertragungsgeschwindigkeit der Datensignale an ihrem
Eingang eine der Sollschrittdauer zugeordnete Übertragungsgeschwindigkeit überschreitet. Außerdem
ist die Schaltungsanordnung für Datensignale vorgesehen, die in nicht taktgebundener Weise übertragen
werden.
Der Erfindung liegt die Aufgabe zugrunde eine Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit
von binären Datensignalen anzugeben, die diejenigen Datensignale sperrt, bei denen
die Folgefrequenz des zugehörigen Schrittaktes eine vorgegebene Grenzfrequenz überschreitet.
Erfindungsgemäß wird die Aufgabe bei der Schaltungsanordnung der eingangs genannten Art gelöst durch eine erste Zeitstufe, der die Schrittakte zugeführt werden und die ein erstes Signal abgibt, dessen Dauer gleich ist der Impulsdauer der Schrittakte bei der vorgegebenen Grenzfrequenz, durch eine zweite Zeitstufe, der die Schrittakte und das erste Signal zugeführt werden und die, falls zwischen zwei Impulsen des Schrittaktes das erste Signal auftritt, ein zweites Signal erzeugt, dessen Dauer größer ist als die der Grenzfrequenz zugeordnete Periodendauer der Schrittakte und durch eine Sperrstufe, der die Datensignale und das zweite Signal zugeführt werden und die die Abgabe der Ausgangssignale sperrt, wenn das zweite Signal auftritt.
Erfindungsgemäß wird die Aufgabe bei der Schaltungsanordnung der eingangs genannten Art gelöst durch eine erste Zeitstufe, der die Schrittakte zugeführt werden und die ein erstes Signal abgibt, dessen Dauer gleich ist der Impulsdauer der Schrittakte bei der vorgegebenen Grenzfrequenz, durch eine zweite Zeitstufe, der die Schrittakte und das erste Signal zugeführt werden und die, falls zwischen zwei Impulsen des Schrittaktes das erste Signal auftritt, ein zweites Signal erzeugt, dessen Dauer größer ist als die der Grenzfrequenz zugeordnete Periodendauer der Schrittakte und durch eine Sperrstufe, der die Datensignale und das zweite Signal zugeführt werden und die die Abgabe der Ausgangssignale sperrt, wenn das zweite Signal auftritt.
Die Schaltungsanordnung gemäß der Erfindung hat
die Vorteile, daß die Grenzfrequenz sehr einfach durch die Dauer der ersten und zweiten Signale eingestellt
und auf andere Grenzfrequenzen umgestellt werden kann und daß sie mit Hilfe von handelsüblichen integrierten
Schaltkreiser raumsparend und kostengünstig
aufgebaut werden kann. Außerdem hat sie den Vorteil, daß die Sperrung der Datensignale ohne manuellen
Eingriff beendet ist, sobald die vorgegebene Übertragungsgeschwindigkeit überschritten wird.
Um sicherzustellen, daß die Schaltungsanordnung auch dann einwandfrei arbeitet, wenn die Periodendauer
des Schrittaktes kleiner ist als die Dauer des ersten Signals ist es von Vorteil, wenn als erste Zeitstufe ein
erstes Monoflop vorgesehen ist, das sowohl vor als auch nach Ablauf seiner Verzögerungszeit auslösbar ist.
Um ein ständiges Sperren des Ausgangssignals auch dann zu gewährleisten, wenn die Folgefrequenz des
Schrittaktes während einer die Dauer des zweiten Signals überschreitenden Zeitdauer größer ist als die vorgegebene
Grenzfrequenz, ist es vorteilhaft, wenn die zweite Zeitstufe ein zweites Monoflop enthält, das sowohl
vor als auch nach Ablauf seiner Verzögerungszeit auslösbar ist.
Falls das erste Signal als invertiertes Signal abgegeben wird, und es damit jeweils für die Dauer, die gleich
ist der Impulsdauer der Schrittakte bei der vorgegebenen Grenzfrequenz den Binärwert 0 annimmt, ist es
zweckmäßig, wenn dem zweiten Monoflop ein NOR-Glied vorgeschaltet ist, dem die Schrittakte und das erste
Signal zugeführt werden.
Falls das zweite Signal als invertiertes Signal abgegeben wird und es damit jeweils für die Dauer, die größer
ist als die der Grenzfrequenz zugeordneten Periodendauer der Schrittakte den Binärwert 0 annimmt,
wird die Sperrung des Ausgangssignals mit besonders geringem Aufwand erreicht, wenn die Sperrstufe aus
einem UND-Glied besteht, dem das Datensignal und das zweite Signal zugeführt werden und das das binäre
Ausgangssignal abgibt.
Die Dauer des ersten Signals und des zweiten Signals wird auf einfache Weise eingestellt oder geändert,
wenn die erste bzw. zweite Zeitstufe jweils einen ersten bzw. zweiten Widerstand, deren Widerstandswerte veränderbar
sind und einen ersten bzw. zweiten Kondensator enthält.
Im folgenden wird ein Ausführungsbeispiel der Schaltungsanordnung gemäß der Erfindung an Hand
von Zeichnungen näher beschrieben. Es zeigt
F i g. 1 ein Schaltbild der Schaltungsanordnung,
F i g. 2 Zeitdiagramme von Signalen an verschiedenen Punkten der Schaltungsanordnung.
Die in F i g. 1 dargestellte Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit von binären
Datensignalen enthält zwei Zeitstufen Zl und Z 2 und eine Sperrstufe SP. Die Zeitstufe Zl besteht aus
einem wiedertriggerbaren Monoflop M1 (monostabile Kippschaltung) mit einem zugehörigen Kondensator
Ci und einem zugehörigen veränderbaren Widerstand
R1. Die Zeitstufe Z2 besteht aus einem NOR-Glied N
und einem diesem nachgeschalteten wiedertriggerbaren Monoflop M2, mit einem zugehörigen Kondensator
C2 und einem zugehörigen veränderbaren Widerstand R2. Die Sperrstufe SFbesteht aus einem UND-Glied
U.
Der Schaltungsanordnung wird über einen ersten Eingang S ein Schrittakt s und über einen zweiten Eingang
D ein zu diesem Schrittakt s gehörendes Datensignal d zugeführt. Die Schaltungsanordnung gibt an
ihrem Ausgang A binäre Ausgangssignale a, ab, deren Binärwerte denen der Datensignale d entsprechen,
wenn die Übertragungsgeschwindigkeit der Datensignale d kleiner ist als eine vorgegebene Übertragungsgeschwindigkeit.
Falls die Übertragungsgeschwindigkeit größer ist als diese vorgegebene Übertragungsgeschwindigkeit,
werden am Ausgang A keine Ausgangssignale a abgegeben.
Weitere Einzelheiten der Schaltungsanordnung werden zusammen mit den in F i g. 2 dargestellten Zeitdiagrammen
beschrieben.
Die Fig.2 zeigt Zeitdiagramme von Signalen, wie
sie beim Betrieb der in F i g. 1 dargestellten Schaltungsanordnung anfallen. In Abszissenrichtung ist die Zeit t
und in Ordinatenrichtung sind die Amplituden der Signale aufgetragen. Da alle Signale Binärsignale sind,
können sie nur die mit 0 und 1 bezeichneten Binärwerte annehmen.
Die F i g. 2 zeigt das Datensignal d und den zugehörigen Schrittakt s, wie sie der Schaltungsanordnung an
den Eingängen D bzw. S angeboten werden. Es wird angenommen, daß das Datensignal d immer dann seinen
Binärwert ändert, wenn der Schrittakt s seinen Binärwert von 0 nach 1 ändert. Weiterhin wird angenommen,
daß der Schrittakt s eine Impulsdauer hat, die gleich ist seiner halben Periodendauer und daß bis zum
Zeitpunkt f 4 die Folgefrequenz der Schrittakte s kleiner ist als die Grenzfrequenz und daß nach dem Zeitpunkt
i4 die Folgefrequenz größer ist als die Grenzfrequenz.
Weiterhin zeigt die F i g. 2 Signale m 1 und m 2, die am Ausgang der Zeitstufen Zi bzw. Z2 auftreten,
ein Signal n, das am Ausgang des NOR-Glieds ./V abgegeben
wird und das Ausgangssignal a.
Zum Zeitpunkt 11 ändern der Schrittakt s und das
Datensignal d ihren Binärwert von 0 auf 1. Das Monoflop M2 ist in seiner stabilen Lage und das Signal m 2
hat den Binärwert 1. Über das UND-Glied U in der Sperrstufe SP wird das Datensignal d zum Ausgang A
durchgeschaltet und das Ausgangssignal a nimmt ebenfalls den Binärwert 1 an. Gleichzeitig kippt der Schritttakt
s das Monoflop M1 in seine instabile Lage und das
Signal m 1 nimmt den Binärwert 0 an. Die Verzögerungszeit tm\ des Monoflops Ml ist durch den veränderbaren
Widerstand Ri und den Kondensator Ci derart eingestellt, daß sie gleich ist der Impulsdauer
derjenigen Schrittakte s, deren Folgefrequenz gleich ist derjenigen Grenzfrequenz, die der vorgegebenen
Übertragungsgeschwindigkeit der Datensignale d entspricht.
Zum Zeitpunkt t2 ist die Verzögerungszeit tm 1 abgelaufen,
das Monoflop M1 kippt in seine stabile Lage zurück und das Signal m 1 nimmt den Binärwert 1 an.
Kurz danach nimmt zum Zeitpunkt i3 der Schrittakt s
den Binärwert 0 an.
Zum Zeitpunkt t4 ändert der Schrittakt s wieder seinen
Binärwert von 0 auf 1. Gleichzeitig ändern das Datensignal d und das Ausgangssignal a ihren Binärwert
von 1 auf 0. Außerdem wird das Monoflop M1 wieder
in seine instabile Lage gekippt. Da angenommen wird, daß nach dem Zeitpunkt tA die Übertragungsgeschwindigkeit
der Datensignale d größer ist als die vorgegebene Übertragungsgeschwindigkeit, ändert der
Schrittakt 5 zum Zeitpunkt f5 wieder seinen Binärwert
von 1 auf 0. Da das Signal m 1 noch den Binärwert 0 hat, nimmt das Signal η am Ausgang des NOR-Glieds
Af den Binärwert 1 an. Dieses Signal π wird dem Monoflop
M 2 zugeführt, und es wird in seine instabile Lage gekippt. Das Signal m 2 nimmt den Binärwert 0 an, und
es sperrt das UND-Glied U in der Sperrstufe SP. Am Ausgang A wird damit kein Ausgangssignal a abgegeben.
Die Verzögerungszeit im 2, nach der das Monoflop
M2 wieder in seine stabile Lage zurückkippt, wird mit-
tels des veränderbaren Widerstandes R 2 und des Kondensators
C2 derart eingestellt, daß sie größer ist als die Periodendauer derjenigen Schrittakfe s, deren Folgefrequenz
gleich ist der Grenzfrequenz, die der vorgegebenen Übertragungsgeschwindigkeit der Datensignale
d entspricht.
Zum Zeitpunkt i6 kippt das Monoflop Mi wieder in
seine stabile Lage zurück und das Signal η nimmt den Binärwert 0 an. Ähnlich wie zum Zeitpunkt i5 nimmt
der Schrittakt s zum Zeitpunkt t7 wieder den Binärwert 0 an. Da das Monoflop M2 wieder triggerbar ist
und noch nicht in seine stabile Lage zurückgekippt ist, wird die Verzögerungszeit im 2 erneut ausgelöst. Andernfalls
wäre das Monoflop M2 zum Zeitpunkt i8
nach cf der Verzögerungszeit im 2 wieder in seine stabile
Lage zurückgekippt.
Zum Zeitpunkt f 9 ändert das Signal η wieder seinen
Binärwert von 0 nach 1 und löst die Verzögerungszeit tm 2 erneut aus. Dieser Vorgang wiederholt sich so lange,
bis die Übertragungsgeschwindigkeit der Datensignal d wieder kleiner ist als die vorgegebene Übertragungsgeschwindigkeit
und damit keine Signale η mehr erzeugt werden. Das Monoflop M 2 wird dann wieder
in seine stabile Lage zurückgekippt und durch das Signal Λ? 2 am Ausgang des Monoflops M 2 wird die
Sperrstufe SP wieder freigegeben. Das Datensignal d wird damit wieder vom Eingang D zum Ausgang A der
Schaltungsanordnung durchgeschaltet und die Binärwerte des Ausgangssignals a entsprechen wieder denen
des Datensignals d.
Durch die Verwendung eines wieder triggerbaren Monoflops Ml sperrt die Schaltungsanordnung
auch diejenigen Datensignale d, bei denen die Periodendauer der Schrittakte s kleiner ist als die Verzögerungszeit
tm 1.
ίο Die Schaltungsanordnung sperrt auch Datensignale
d, wenn die Impulsdauer der Schrittakte s nicht gleich ist der halben Periodendauer. Es muß auch in diesem
Fall sichergestellt sein, daß die Verzögerungszeit tm 1 so eingestellt wird, daß sie gleich ist der Impulsdauer
derjenigen Schrittakte s, deren Folgefrequenz gleich ist der Grenzfrequenz, die der vorgegebenen Übertragungsgeschwindigkeit
entspricht.
Falls durch die Schaltungsanordnung diejenigen Datensignale d gesperrt werden sollen, deren Übertragungsgeschwindigkeit
kleiner ist als die vorgegebene Übertragungsgeschwindigkeit, wird das Signal m 2 der
Sperrstufe SP invertiert zugeführt. In diesem Fall werden von der Schaltungsanordnung nur dann Ausgangssignale
a abgegeben, wenn die Folgefrequenz des Schrittaktes s größer ist als die Grenzfrequenz und damit
das Signal 777 2 den Binärwert O hat.
Hierzu 1 Blatt Zeichnungen
Claims (6)
1. Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit von binären Datensignalen,
wobei einem ersten Eingang die Datensignale und einem zweiten Eingang zugehörige
Schrittakte zugeführt werden, die eine festgelegte Impulsdauer haben, wenn ihre Folgefrequenz gleich
ist einer vorgegebenen Grenzfrequenz und wobei an einem Ausgang den Datensignalen entsprechende
binäre Ausgangssignale abgegeben werden, wenn die Folgefrequenz die vorgegebene Grenzfrequenz
nicht überschreitet, gekennzeichnet durch eine erste Zeitstufe (Z 1), der die Schrittakte
(s) zugeführt werden und die ein erstes Signal (m 1) abgibt, dessen Dauer (tm 1) gleich ist der Impulsdauer
der Schrittakte (s) bei der vorgegebenen Grenzfrequenz, durch eine zweite Zeitstufe (ZT),
der die Schrittakte (s) und das erste Signal (m 1) zugeführt werden und die, falls zwischen zwei Impulsen
des Schrittaktes (s) das erste Signal (m 1) auftritt, ein zweites Signal (mT) erzeugt, dessen
Dauer (tm T) größer ist als die der Grenzfrequenz zugeordnete Periodendauer der Schrittakte und
durch eine Sperrstufe (SP), der die Datensignale (d) und das zweite Signal (mT) zugeführt werden und
die die Abgabe der Ausgangssignale (a) sperrt, wenn das zweite Signal (m T) auftritt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß als erste Zeitstufe (Zi)
ein erstes Monoflop (Ml) vorgesehen ist, das sowohl vor als auch nach Ablauf seiner Verzögerungszeit
(tm 1) auslösbar ist.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Zeitstufe
(ZT) ein zweites Monoflop (MT) enthält, das sowohl vor als auch nach Ablauf seiner Verzögerungszeit
(tm T) auslösbar ist.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß dem zweiten Monoflop
(M T) ein NOR-Glied (N) vorgeschaltet ist, dem die Schrittakte (s) und das erste Signal (m 1) zugeführt
werden.
5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
die Sperrstufe (SP) aus einem UND-Glied (U) besteht, dem das Datensignal (d) und das zweite Signal
(mT) zugeführt wird und an dessen Ausgang das binäre Ausgangssignal (a) abgegeben wird.
6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
die erste bzw. zweite Zeitstufe (Z 1 bzw. ZT) jeweils einen ersten bzw. zweiten Widerstand (R 1 bzw.
R T), deren Widerstandswerte veränderbar sind und einen ersten bzw. zweiten Kondensator (C1 bzw.
CT) enthält.
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2428367A DE2428367C2 (de) | 1974-06-12 | 1974-06-12 | Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit von Datensignalen |
NL7506306A NL7506306A (nl) | 1974-06-12 | 1975-05-28 | Schakeling voor het begrenzen van de overdrachts- snelheid van datasignalen. |
CH689075A CH594327A5 (de) | 1974-06-12 | 1975-05-29 | |
AT420875A AT341011B (de) | 1974-06-12 | 1975-06-03 | Schaltungsanordnung zum begrenzen der ubertragungsgeschwindigkeit von binaren datensignalen |
GB24013/75A GB1500608A (en) | 1974-06-12 | 1975-06-04 | Circuit arrangement for blocking a binary data signal in dependance upon its transmission speed |
IT24044/75A IT1038715B (it) | 1974-06-12 | 1975-06-05 | Disposizione circuttale per limitare la velocita di trasmissiondi segnali di dati |
FR7517948A FR2275083A1 (fr) | 1974-06-12 | 1975-06-09 | Circuit pour limiter la vitesse de transmission de signaux de donnees |
SE7506625A SE400146B (sv) | 1974-06-12 | 1975-06-10 | Kretsanordning for att begrensa overforingshastigheten for binera datasignaler |
JP50070101A JPS519503A (de) | 1974-06-12 | 1975-06-10 | |
US05/585,495 US4002987A (en) | 1974-06-12 | 1975-06-10 | Circuit arrangement for limiting the transmission speed of data signals |
DK264775A DK264775A (da) | 1974-06-12 | 1975-06-11 | Kobling til begrensning af overforingshastigheden af datasignaler |
BE157290A BE830183A (fr) | 1974-06-12 | 1975-06-12 | Circuit pour limiter la vitesse de transmission de signaux de donnees |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2428367A DE2428367C2 (de) | 1974-06-12 | 1974-06-12 | Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit von Datensignalen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2428367B1 true DE2428367B1 (de) | 1975-11-06 |
DE2428367C2 DE2428367C2 (de) | 1979-06-21 |
Family
ID=5917951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2428367A Expired DE2428367C2 (de) | 1974-06-12 | 1974-06-12 | Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit von Datensignalen |
Country Status (12)
Country | Link |
---|---|
US (1) | US4002987A (de) |
JP (1) | JPS519503A (de) |
AT (1) | AT341011B (de) |
BE (1) | BE830183A (de) |
CH (1) | CH594327A5 (de) |
DE (1) | DE2428367C2 (de) |
DK (1) | DK264775A (de) |
FR (1) | FR2275083A1 (de) |
GB (1) | GB1500608A (de) |
IT (1) | IT1038715B (de) |
NL (1) | NL7506306A (de) |
SE (1) | SE400146B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19609520C3 (de) * | 1995-03-11 | 2002-07-04 | Lg Electronics Inc | Schutzvorrichtung für eine integrierte Monitor-Vertikalablenkschaltung |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1579708A (en) * | 1977-03-09 | 1980-11-19 | Marconi Co Ltd | Control circuits |
DE2933322C2 (de) * | 1979-08-17 | 1982-02-18 | Wandel & Goltermann Gmbh & Co, 7412 Eningen | Schaltungsanordnung zum Ableiten eines Bittaktsignals aus einem Digitalsignal |
US6150901A (en) * | 1998-11-20 | 2000-11-21 | Rockwell Collins, Inc. | Programmable RF/IF bandpass filter utilizing MEM devices |
US9815118B1 (en) | 2016-04-14 | 2017-11-14 | Desktop Metal, Inc. | Fabricating multi-part assemblies |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL297106A (de) * | 1962-08-27 | |||
US3304372A (en) * | 1963-06-28 | 1967-02-14 | Ibm | Voice-data multiplexing system for transmitting data during pauses in the voice signals |
JPS507415B1 (de) * | 1965-11-09 | 1975-03-25 | ||
GB1205278A (en) * | 1968-04-23 | 1970-09-16 | English Electric Co Ltd | Improvements in frequency discriminators |
US3820032A (en) * | 1972-06-30 | 1974-06-25 | Ibm | Digital circuit for use as a frequency-to-dc transducer |
-
1974
- 1974-06-12 DE DE2428367A patent/DE2428367C2/de not_active Expired
-
1975
- 1975-05-28 NL NL7506306A patent/NL7506306A/xx not_active Application Discontinuation
- 1975-05-29 CH CH689075A patent/CH594327A5/xx not_active IP Right Cessation
- 1975-06-03 AT AT420875A patent/AT341011B/de not_active IP Right Cessation
- 1975-06-04 GB GB24013/75A patent/GB1500608A/en not_active Expired
- 1975-06-05 IT IT24044/75A patent/IT1038715B/it active
- 1975-06-09 FR FR7517948A patent/FR2275083A1/fr active Granted
- 1975-06-10 SE SE7506625A patent/SE400146B/xx unknown
- 1975-06-10 US US05/585,495 patent/US4002987A/en not_active Expired - Lifetime
- 1975-06-10 JP JP50070101A patent/JPS519503A/ja active Pending
- 1975-06-11 DK DK264775A patent/DK264775A/da unknown
- 1975-06-12 BE BE157290A patent/BE830183A/xx unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19609520C3 (de) * | 1995-03-11 | 2002-07-04 | Lg Electronics Inc | Schutzvorrichtung für eine integrierte Monitor-Vertikalablenkschaltung |
Also Published As
Publication number | Publication date |
---|---|
SE400146B (sv) | 1978-03-13 |
AT341011B (de) | 1978-01-10 |
DK264775A (da) | 1975-12-13 |
FR2275083A1 (fr) | 1976-01-09 |
DE2428367C2 (de) | 1979-06-21 |
IT1038715B (it) | 1979-11-30 |
BE830183A (fr) | 1975-12-12 |
US4002987A (en) | 1977-01-11 |
NL7506306A (nl) | 1975-12-16 |
FR2275083B1 (de) | 1980-05-09 |
JPS519503A (de) | 1976-01-26 |
SE7506625L (sv) | 1975-12-15 |
CH594327A5 (de) | 1978-01-13 |
GB1500608A (en) | 1978-02-08 |
ATA420875A (de) | 1977-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2645638C2 (de) | Phasendetektor in einer phasenstarren Schleife | |
DE2548265A1 (de) | Schaltungsanordnung zur symmetrischen frequenzteilung durch eine ungerade zahl | |
DE2216123B2 (de) | Verfahren und Anordnung zur Analog-Digital-Umsetzung unter mehrfacher Integration | |
DE2537264C3 (de) | Schaltungsanordnung zum Erkennen der Null-Durchgänge von Signalen | |
DE2364866C2 (de) | Automatischer Belichtungszeitsteuerstromkreis | |
DE2439937C3 (de) | Schaltungsanordnung zur Erzeugung eines gegenüber einem Eingangsimpuls verzögerten Ausgangsimpulses | |
EP0079971B1 (de) | Digitalschaltung zur Abgabe eines Binärsignals beim Auftreten des Frequenzverhältnisses von Zeilen- und Bildfrequenz | |
CH386559A (de) | Schaltungsanordnung zur digitalen Messung des Phasenwinkels zwischen zwei gleichfrequenten Schwingungen | |
DE2921639A1 (de) | Automatische daempfungsschaltung | |
DE2428367B1 (de) | Schaltungsanordnung zum Begrenzen der UEbertragungsgeschwindigkeit von Datensignalen | |
DE3202437C2 (de) | Wiedergabeschaltung für ein Datensignal im Biphase -Mark-Format | |
DE3007824C2 (de) | Programmierbarer Frequenzteiler | |
DE2608741A1 (de) | Anordnung und verfahren zum anzeigen eines uebergangs von einem pegel zu einem anderen pegel in einem 2-pegel-logiksignal | |
DE2517855C2 (de) | Phasendetektor | |
DE2406171B2 (de) | Synchron-mehrzweck-zaehler | |
DE1931138B2 (de) | Bit synchronisiereinrichtung | |
DE2441549A1 (de) | Phasendetektor | |
DE2710270B2 (de) | Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen | |
DE2933322C2 (de) | Schaltungsanordnung zum Ableiten eines Bittaktsignals aus einem Digitalsignal | |
CH634448A5 (en) | Phase-locked loop with a circuit arrangement for shortening the phase-locking time | |
DE2150174B2 (de) | Vorrichtung und Verfahren zur Anzeige eines chromatographischen Höckers | |
DE2427603A1 (de) | Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln | |
DE2323669C3 (de) | Elektronische Wägevorrichtung | |
DE2406846C3 (de) | Schaltungsanordnung zum Aufsuchen eines in einem Puls gleichmäßig verteilten Digitalwortes | |
DE2844938C2 (de) | Schaltungsanordnung zur Erzielung eines Gleichlaufs zwischen der Oszillatorfrequenz und der Resonanzfrequenz des Eingangskreises eines Überlagerungsempfängers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8339 | Ceased/non-payment of the annual fee |