DE3007824C2

DE3007824C2 - Programmierbarer Frequenzteiler

Info

Publication number: DE3007824C2
Application number: DE3007824A
Authority: DE
Inventors: Hiroshi Adogawa Shiga Minakuchi
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1979-03-15
Filing date: 1980-02-29
Publication date: 1983-08-11
Also published as: JPS55123239A; NL178212C; JPS6129577B2; GB2044502A; GB2044502B; DE3007824A1; FR2451673A1; CA1127246A; US4331926A; FR2451673B1; NL8001030A

Description

Die Erfindung betrifft einen programmierbaren Frequenzteiler nach dem Oberbegriff des Anspruchs 1.

Bisher wird ein programmierbarer Zähler aus einem voreinstellbaren Abwärts-Zähler oder einem rückstellbaren Aufwärts-Zähler als ein programmierbarer Frequenzteiler verwendet. Jedoch kann bekanntlich ein normaler programmierbarer Zähier den Programmwert durch lediglich eine Taktimpulseinh-ji: verändern. Wenn in einem Fall die Nenn-Ausgangsfrequenz des programmierbaren Frequenzteilers 2000 Hz beträgt und dessen Ausgangsfrequenz um ca. eine Einheit von 1 Hz verändert werden soll, wird ein Nenn-Teilungswert von 2000 benötigt, und die Frequenz des geforderten Taktimpulses beträgt 4 MHz.

Ein derartiger programmierbarer Frequenzteiler wurde bisher als ein Teil eines Frequenzsynthesizers in einer Umdrehungs-Steuereinrichtung eines Plattenspielers oder in einem Jedermann-Band-(CB-) Funk-Sende-Empfangs-Gerät verwendet. Da in einer derartigen Einrichtung die elektrische Schaltung insgesamt beträchtlich kompliziert ist und große Abmessungen hat, wird eine Hauptschaltung einschließlich des programmierbaren Frequenzteilers sehr oft durch eine Einchip-LSI-IS(LSI = Großintegration; IS = integrierte Schaltung) oder alternativ durch wenigstens eine Digital-MSI-IS (MSI = Mittelintegration) für allgemeine Anwendungen aufgebaut. Der Leistungsverbrauch dieser Digital-IS wächst gewöhnlich proportional mit einem Anstieg in der Frequenz des Taktimpulses= Zum Beispiel nimmt in einer CMOS-IS (CMOS = komplementäre MOS-Technik; MOS = Metall-Oxid-Halbleiter), die für Großintegration geeignet ist. der Stromverbrauch proportional zum Anstieg in der Frequenz des Taktimpulses zu. und in einer I²L-IS (I²L = integrierte Injektions-Logik) ist es erforderlich, eine Vorverstärkung eines Injektionsstronies zu bewirken, wenn ein

Taktimpuls einer Hochfrequenz benutzt werden soll.

Eine Steigerung im Leistungsverbrauch erfordert eine elektrische Strom- bzw. Spannungsquelle einer großen Kapazität Auch ist die Lebensdauer einer Batterie, wie z. B. einer Trockenbatterie, in einem tragbaren Gerät verkürzt, und der hohe Leistungsverbrauch steigert die in den Schaltungs-Bauelementen erzeugte Wärmemenge. Dies verringert die Zuverlässigkeit des Geräts und verhindert auch eine Miniaturdimensionierung des Bauteiles in eine Einchip-LSl.

Aus der DE-OS 27 43 852 ist eine taktsteuerbare Impulszähleinrichtung mit einem wählbaren Teilerverhältnis bekannt, bei dem einem ersten Zähler ein Dekodierer nachgeschaltet ist, der bei Feststellung einer vorgegebenen Zahl einen Steuerimpuls abgibt. Außerdem ist ein durch den Dekodierer rücksetzbarer zweiter Zähler vorhanden, der bis zu einer vorgegebenen Zahl von Taktperioden zählt und daraufhin an seinem Ausgang den logischen Zustand ändert. Damit soll die Funktionssicherheit der Impulszähleinrichtung insbesondere bei hohen Frequenzen weiter verbessert werden.

Weiterhin beschreibt die DE-OS 27 46 743 eine Anordnung zur Erzeugung zeitlich unmittelbar aufeinanderfolgender Impulsfolgen. Dabei wird von einem Abwärtszähler bei Erreichung eines bestimmten Zählerstandes die Impulserzeugung abgeleitet, wobei vor Erreichung dieses bestimmten Zählerstandes das Laden des Abwärtszählers mit einem neuen Zählerausgangswert aus einem Speicher beginnt und zu diesem Zeitpunkt vollzogen wird.

Schließlich ist aus der US-PS 40 02 926 ein schneller N-Dividierer bekannt, der einen Synchron-Abwärtszäh-Ier und einen Welligkeitszähler verwendet und so insbesondere mittels CMOS-Technik integrierbar sein soll.

Mit diesen bekannten Anordnungen ist es nicht möglich, ein Frequenzteilen durchzuführen, bei dem die geteilte Frequenz um ein Einheitsintervall von z. B. einer halben Taktimpulsperiode verändert wird.

Es ist daher Aufgabe der Erfindung, einen programmierbaren Frequenzteiler mit verringerter Leistungsaufnahme und erhöhter Betriebsgrenzfrequenz zu schaffen, bei dem die geteilte Frequenz um ein Einheitsintervall von z. B. einer halben Taktimpulsperiode veränderbar ist.

Diese Aufgabe wird bei einem programmierbaren Frequenzteiler nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil angegebenen Merkmale gelöst.

Der erfindungsgemäße programmierbare Frequenzteiler verwendet eine erste Steuerschaltung und eine zweite Steuerschaltung und kann so zusätzlich zu den gleichen Funktionen wie die bekannten Frequenzteiler eine Spezialfunktien erfüllen, bei der die geteilte Frequenz um ein Einheitsintervall von beispielsweise einer halben Taktimpulsperiode veränderbar ist. Außerdem ist beim erfindungsgemäßen programmierbaren Frequenzteiler die Leistungsaufnahme verringert, und die Betriebsgrenzfrequenz ist gegenüber herkömmlichen Frequenzteilern doppelt so hoch,

Der erfindungsgemäße Frequenzteiler kann also die gleiche Funktion wie ein herkömmlicher programmierbarer Frequenzteiler ausführen, er verwendet einen Taktimpuls mit nicht mehr als einer Hälfte der Taktinipulsfrequenz im Vergleich mit einem herkömmlichen Frequenzteiler. Der Frequenzteiler kann dadurch wahlweise alternative Ausgangssignale erzeugen, deren Frequenz das Zweifache oder eine Hälfte der Frequenz eines programmiert abgegebenen Hauptausgangssignals ist.

Vorteilhafte Weiterbildungen der Erfindung sind in den Patentansprüchen 2 bis: 6 angegeben.

Der programmierbare Frequenzteiler besteht also aus einem programmierbaren Zähler, der Flip-Flops (1 bis 11 in F i g. 1) einer Anzahl aufweist, die um eins kleiner ist als die Anzahl der Bits in einem

ίο Programmwert, und des weiteren aus einer ersten und einer zweiten Steuerschaltung (101, 102 in Fig.2), die jeweils jede Halbperiode eines voreingestellten geteilten Ausgangsimpulses abwechselnd steuern, wobei die zweite Steuerschaltung den Moment der Steuerung abhängig vom niederwertigsten Bit mit einem gewählten Logik-Pegel verzögert, um dadurch die Taktimpulsfrequenz auf eine Hälfte im Vergleich zum bekannten zu verringern. Es ist auch möglich, ein wahlweises Unterausgangssignal der zweifachen, oder halben Frequenz nines voreingestellten Frequenz-Ausgangssignales zu erhalten.

Ausführungsbeispieie der Erfindung warden anhand der beigefügten Zeichnungen beschrieben. Es zeigt
Fi g. 1 ein Schaltbild mit einem Zähler, der einen Teil eines Ausführungsbeispiels des erfindungsgemäßen Frequesmeilers bildet;

Fig.2 ein Schaltbild mit einem Ausführungsbeispiel einer Steuerschaltungsanordnung, die einen Teil der Erfindung bildet; und

ii) F i g. 3(a) bis 3(s) den Verlauf von .Signalen an verschiedenen Teilen der Schaltungen der F i g. 1 und 2. Ein Schaltbild eines programmierbaren Frequenzteilers nach der Erfindung ist in den F i g. 1 und 2 gezeigt.
F i g. 1 zeigt einen Zählerteil eines Ausführungsbei-

r, spiels der Erfindung. In Fi g. 1 ist ein Eingangsanschluß M für einen Taktimpuls mit einem Eingangsanschluß 100a eines programmierbaren Zählers 100 verbunden. Der programmierbare Zähler JOO ist ein 11-Bit-Binär-Abwärts-Zähler vom Voreinste!l-Typ und umfaSt elf

M) 7-Flip-FIops 1,2... 11 und zweiundzwanzig NOR-Glieder 12, 13 ... 32, 33 mit zwei Eingangsanschlüssen. Alle 7"-Fl.p-Flops 1 bis 11 sind in Reihe verbunden, und ein Eingangsanschluß T des Γ-Flip-Flops I am vorderen Ende der Reihenschaltung bildet den Eingangsanschluß

J". 100a. Ein Anschluß 100i>_: der hier als Voreinstell-Anschluß bezeichnet wird, ist ein Anschluß, an dem Voreinstell-Signale für den programmierbaren Zähler 100 liegen. Der Anschluß 1006 ist mit einem von zwei Anschlüssen aller NOR-Glieder 12 bis 33 verbunden.

■.ii Weiterhin sind Programmanschlüsse A, B, C, D. E, F, C, H. I, J, K und L vorgesehen, um Programm-Eingangssignale für den programmierbaren Zähler 100 zn empfangen, und die Programmanschlüsse A bis L enfspr 'chen in der Reihenfolge den zwölf Bits eines

i' 12-Bit-Binär-Code. Die Programmanschlüsse A und L entsprechen jeweils Jem niederwertigsten Bit\LSB)und dem höchstwertigen Bit (MSB) des Binär-Code. Wie in Fig. 1 gezeigt ist,sind die Programmanschlüsse ßbis L ausgenommen A jeweils mit einem der Eingangsan-

«" Schlüsse der NOk-Glieder 23 bis 33 verbunden. Ausgangsanschlüsse der NOROIieder 23 bis 33 sind jeweils an die anderen Eingangsanschlüsse der NOR-Glieder 12 bis 22 und an die Rückstell-Anschlüsse R der 7"-Flip-Flops 1 bis 11 angeschlossen. Alle Ausgangsan-

"''■ Schlüsse Q der T-FMp. Flops 1 bis 11 sind mit Eingangsanschlüssen eines ODER-Gliedes 34 verbunden, um ein Ende des Zählens des programmierbaren Zählers 100 zu erfassen.

F i g. 2 zeigt eine Sieuerschaltungs-Anordnung nach diesem Ausführungsbeispiel der Erfindung. Diese besieht hauptsächlich aus einer ersten Steuerschaltung 101 und einer zweiten Steuerschaltung 102. Die erste Steuerschaltung 101 hat zwei /?.S*-Flip-Flops (auch kurz ^5-/⁷Fgenannt) 60 und 61 und zwei NAND-Glieder 37 und 40. Das /?S-Flip-Flop 60 enthalt zwei NAND-Glieder 35 und 36, und der Eingangsanschluß S des NAND-Gliedes 35 ist mit dem Ausgangsanschluß des ODER-Gliedes 34 (vergleiche Fig. 1) über einen Anschluß Y verbunden. Das Ausgangssignal Q des /?.S'-Flip-Flops 60 und durch einen Inverter 57 umgekehrte Taklimpulse liegen an einem NAND-Glied 37 an. Das Ausgangssignal des NAND-Gliedes 37 liegt als S-Eingangssignal am /?S-Flip-Flop 61 an. das aus zwei NAND-Gliedern 38 und 39 besteht. Das Ausgangssignal Odes RS-Flip-Flops 61 und das Ausgangssignal Q des /?.!>-Flip-Flops 60 liegen am NAND-Glied 40 an.

Die zweite Steuerschaltung 102 hat drei /?5-Flip-Flops 62, 63 und 64, die aus NAND-Gliedern 42 und 43, 45 und 46 bzw. 48 und 49 bestehen, sieben NAND-Glieder 41, 44, 47, 50, 51, 52 und 53. ein UND-Glied 54 und einen Inverter 55. Das Ausgangssignal ζ) des /?5-Flip-Flops 61 und ein Ausgangssignal des ODER-Gliedes 34 (umgekehrt durch einen Inverter 56) liegen am NAND-Glied 41 an. Ausgangssignale Q der RS-FUp-Flops 62, 63 und 64 liegen an den NAND-Gliedern 44, 47 bzw.. 50 an. Die Taktimpuise werden durch den Inverter 57 umgekehrt und liegen an den NAND-Gliedern 44 und 50 an. und die Taktimpulse liegen am NAND-Glied 47 unumgekehrt oder nicht-invertiert an. Ein Ausgangssignal Q des RS-Flip- Flops 62 und ein Ausgangssignal des NAND-Gliedes 40 der ersten Steuerschaltung 101 liegen an einem UND-Glied 58 an, und ein Ausgangssignal des UND-Gliedes 58 liegt am Voreinstell-Anschluß 1006 über einen Anschluß Λ' an. Der Programmanschluß Λ ist mit einem Anschluß eines Inverters 55 und dem NAND-Glied 53 verbunden. Das Ausgangssignal des Inverters 55 liegt an den NAND-Gliedern 52 und 51 an. Ein Anschluß /V dient zum Andern der Frequenz eines Ausgangssignales und ist mit einem der Eingangsanschlüsse der NAND-Glieder 52 und 53 verbunden. Das Ausgangssignal Q des fiS-Flip-Flops 62 und das Ausgangssignal Q des tfS-Flip-Flops 63 liegen am NAND-Glied 52 an. Die Ausgangssignale Q des /?5-Flip-Flops 63 und das Ausgangssignal Q des /?S-Flip-flops 64 liegen am NAND-Glied 53 an. Das Ausgangssignal Q des RS-Flip-Flops 63 liegt auch am NAND-Glied 51 und an einem ß-Eingangsanschluß des fiS-Flip-Flops 64 an. wobei der Λ-Eingangsanschluß einer der Eingangsanschlüsse des NAND-Gliedes 49 ist. Die Ausgangssignale des NAND-Gliedes 51 und des NAND-Gliedes 50 liegen am UND-Glied 54 an. dessen Ausgangssignal an den /?-EingangsanschIüssender /?£ Flip-Flops 60,61,62 und 63 liegt. Ausgangssignale der NAND-Glieder 40,52 und 53 liegen am UND-Glied 59 an. Ein Ausgangsanschluß des UND-Gliedes 59 ist mit einem Ausgangsanschluß P des programmierbaren Frequenzteilers verbunden.

Im folgenden wird der Betrieb anhand des Signaidiagrammes der F i g. 3 näher erläutert

F i g. 3(a) zeigt den Verlauf einer Folge von Taktimpulsen; Fig. 3{b) zeigt der Verlauf eines niederwertigsten Bits, das am Eingangsanschluß A liegt; F ι g. 3(c) zeigt den Verlauf des Ausgangssignales des ODER-Gliedes 34. Dieses Ausgangssignal ist wie dargestellt, eine Folge negativer Impulse einer vernach-

lässigbaren Breite oder Dauer. Die F i g. J(d). 3(e) und 3(0 /eigen jeweils den .Signalverlauf der Ausgangspegel der NAND-Glieder 35, 37 und 38 der ersten Steuerschaltung 101. Die F i g. 3(g). 3(h). 3(i). 3(j). 3(k). 3(1). '(πι) und i(n) /eigen jeweils den Signalverlauf der Ausgangspegel der N AN D-Glieder 41,42,44,45,47,48, 50 urvl 51 der zweiten Steuerschaltung 102. Die F-" i g. 3(o) zeigt die Ausgangspegel des NAND-Gliedes 40. Die F i g. 3(p) und 3(q) zeigen den Ausgangspegel des NAND-Gliedes 52 bzw. 53. Die F i g. 3(r) und 3(s) zeigen den Ausgangspegel des UND-Gliedes 58 bzw.59.

Im folgenden zeigt ein Logik-Pegel »1« einen höheren Logik-Pegel, und ein Logik-Pegel »0« zeigt einen niederen Logik-Pegel.

In gleicher Weise können auch die Logik-Pegel »I« und »0« ein niederer bzw. ein höherer Logik-Pegel sein.

Vor /= /ι sind die RS-Flip-Flops 60, 61, 62 und 63 in ihrem Riickstell-Zustand aufgrund eines Ausgangssignales des UND-Gliedes 54. und die Ausgangssignale O der /fS-Flip-Flops 60, 61, 62 und 63, insbesondere die Ausgangssignale der NAND-Glieder 35, 38, 42 und 45. sind im »0«-Zustand. Das /?S-Flip-Flop 64 ist im Rückstell-Zustand aufgrund eines Ausgangssignales des RS- Flip-Flops 63 und eines Ausgangssignales Q des RS-Flip-Flops 64. Das heißt, das Ausgangssignal des NAND-Gliedes 48 ist auch im »0«-Zustand. Zur Zeit vor t= fi ist ein invertiertes Ausgangssignal Q dieser /?5-Flip-^rlops 60 bis 64 im »!«-Zustand, und alle NAND-Glieder 37, 40, 41, 44, 47, 50, 51, 52 und 53 sind auch im »!«-Zustand, da wenigstens einer dieser jeweiligen NAND-Glied-Eingangsanschlüsse nach »0« durch die fiS-Flip-Flops 60 bis 64 geführt ist. »!«-Pegelsignale liegen an allen jeweiligen Eingangsanschlüssen der UND-Glieder 54, 58 und 59 an. um dadurch alle von ihnen in den »!«-Zustand zu bringen. Da ein »!«-Signal des NAND-Gliedes 58 an allen NOR-Gliedern 12 bis 33 des programmierbaren Zählers 100 anliegt, sind diese NOR-Glieder im »O«-Zustand. und entsprechend liegen »0«-Signale dieser NOR-Glieder an den S- und R- Eingangsanschlüssen der T-Flip-Flops 1 bis U an. Daher zählt der programmierbare Zähler 100 die am Eingangsanschluß /V/liegenden Taktimpulse.

Wenn zur Zeit t= fi alle Ausgangssignale der 7"-Flip-Flops 1 bis 11 den Wert »0« haben, insbesondere im Dezimalsystem der Zählerstand den Wert Null hat, liegen diese »O«-Pegel-Signaie am ODER-Glied 34 an, und dadurch ändert sich der Ausgangspegel des ODER-Gliedes 34 von »1« nach »0« (vgl. das Ende des neunten Absatzes weiter oben). Da das Ausgangssignal des ODER-Gliedes 34 am S-Anschluß des RS "Hp-Flops 60 über den Anschluß Y anliegt, kommt das #5-Flip-Flop 60 in seinen Einstell-Zustand. Das heißt, der Ausgangspegel des NAND-Gliedes 35 ändert sich von »0« nach »1«. und dadurch ändern sich die Ausgangspege! der NAND-Glieder 36 und 40 von »1« nach »0«, wie dies in den F i g. 3(d) und 3(o) gezeigt ist. Wenn das NAND-Glied 40 im »0«-Zustand ist, schalten die UND-Glieder 58 und 59 nach »0«, wie dies in den F i g. 3(r) und 3(s) dargestellt ist Da die Ausgangssignale des UND-Gliedes 58 an den NOR-Gliedern 12 bis 33 über den Anschluß X anliegen, wird ein an den Programmanschlüssen B, C, D ... L liegender Programmwert den Γ-Flip-Flops 1 bis 11 über die NOR-Glieder 12 bis 33 zugeordnet

Wenn z. B. ein Programmwert von 2000 im Dezimalsystem, nämlich »011111010000« im Binärsystem, an den Programmanschlüssen liegt, entsprechen

(die Zustände der) Programmansehlü.sse /.. K. I... C, H und A jeweils dem obigen ßinär-Code. Wenn derartige Programmwerte der Programmanschhisse Il bis L jeweils an den NOR-Gliedern 23 bis 33 liegen, nehmen die Ausgangspegel der NOR-Glieder 23, 24, 25, 27 und ; 33 den Wert »I« an. und die Ausgangspegel der NOR-Glieder 26, 28. 29, 30, .31 und 32 bleiben bei »0«. Das hi^>:'Jt. die Ausgangspegel der NOR-Glieder 23 bis 33 entsprechen dem äquivalenten Binär-Code des gewählten Programmwertes. Die Ausgangspegel djr in NOR-Glieder 15, 17, 18, 19, 20 und 21 verden »I« abhängig von den Ausgangssignalen der NOR-Glieder 26,28,29,30,31 und 32.

Demgemäß nehmen die Ausgangspegel der 7~-Flip-Flops 4,6, 7,8,9 uml 10, deren 5-F.ingang.sanschlüsse ein ι , »!«-Pegel-Signal empfangen, einen »!«-Zustand an. und die Ausgangspegel der T-Flip-Flops 1, 2, 3, 5 und 11, deren R-Eingangsanschlüsse ein »!«-Pegel-Signal erhalten, bleiben im »0«-Zusiand. Durch Hrrnrtige Operationen wird eine Zahl, wie z. B. 1000 im Dezimalsystem, im >n programmierbaren Zähler 100 als Anfangswert voreingestellt.

Da einige Ausgangspegel der 7-Flip-Flops des programmierbaren Zählers 100 den Zustand »1« annehmen, geht das Ausgangssignal des ODER-Gliedes 2=· 34 zum Zustand »I« zurück, wie dies in F i g. 3(c) gezeigt ist. Aber es liegt kein Einfluß der Pegeländerung des ODER-Gliedes 34 auf die erste Steuerschaltung 101 infolge eines Rückstellens vor. da das /?S-Flip-Flop 60 bereits zurückgestellt ist, und es liegt auch kein Einfluß ju auf di' zweite Steuerschaltung 102 vor, da das NAND-Glied 41 mit dem »O«-Pegel-Signal vom NAND-Glied 38 beaufschlagt ist.

Eine halbe Taktimpuls-Periode nach der Zeit t\ ändert sich der Ausgangspegel des Inverters 57 vom »0«-Zu- π stand zum »!«-Zustand, dann nehmen beide Eingangssignale des NAND-Gliedes 37 den »1«-Zustand an. und dadurch schaltet das NAND-Glied 37 vom »!«-Zustand in den »0«-Zustand. Das Ausgangssignal des NAND-Gliedes 37 liegt am Eingangsanschluß S des ÄS^FIip- 4<i Flops 61, wodurch das /?S-Flip-Flop 61 in seinen Einstell-Zustand kommt. Der Ausgangspegel des NAND-Gliedes 38 ändert sich somit vom »O«-Zustand in den »!«-Zustand, wie dies in Fig.3(f) gezeigt ist. Zu dieser Zeit ändert sich der Ausgangspegel des 4-, NAND-Gliedes 39 vom »1 «-Zustand in den »0«-Zustand. und dadurch geht der Ausgangspegel des NAND-Gliedes 40 zurück in den »!«-Zustand, wie dies in Fig. 3(o) gezeigt ist. Somit wird der programmierbare Zähler 100 vom Voreinstell-Zustand freigegeben und vi beginnt, die Taktimpulse vom voreingestellten Wert 1000 im Dezimalsystem abwärts zu zählen.

Außerdem ändert sich der Ausgangspegel des UND-Gliedes 59 wieder in den »1 «-Zustand, wie dies in F i g. 3(s) dargestellt ist.

Wenn zur Zeit r=ft der tausendste Taktimpuls am Taktimpuls-Eingangsanschluß M liegt, nehmen alle Ausgangspegel des programmierbaren Zählers 100 den Zustand »0« an, und dadurch ändert der Ausgang des ODER-Gliedes 34 den Zustand »0«. Jedoch verändert sich der Zustand des ÄS-Flip-Flops nicht, da es im Einstell-Zustand war. Zu dieser Zeit wird das Ausgangssignal des ODER-Gliedes 34 durch den Inverter 56 umgekehrt und liegt am NAND-Glied 41 an; dadurch ändert sich der Ausgangspegel des NAND-Gliedes 41 vom »1 «-Zustand in den »Οκ-Zustand. Das Ausgangssignal des NAND-Gliedes 41 liegt am Eingangsanschluß S des ÄS-Flip-Flops 62 an, und dadurch kommt /W-FMp-Flop 62 in seinen IJnSIeII-ZuSIaIId. d. I).. der Ausgangspegel des NAND-Gliedes 42 ändert sich von »0« nach »I«, wie dies in F i g. J(h) gezeigt ist. Mit dieser Änderung ändert sich der Ausgangspegel des NAND-Gliedes 43 von »I« mich »0«.

Da zu dieser Zeit ein Signal »0« am Programmanschluß A (dem niederwertigstcn Bit-Anschluß) liegt, wird ein »!«-Pegel-Signal an das NAND-Glied 52 über den Inverter 55 angelegt. Wenn das »!«-Pegel-Signal am Anschluß /V liegt, dann nehmen alle Eingangssignal-Pegel des NAND-Gliedes 52 den Zustand »1« infolge der Pcgeländcrung des NAND-Gliedes 42 in »1« an. Dadurch ändert sich der Ausgangspegel des NAND-Gliedes 52 von »I« nach »0«. und gleichzeitig ändert sich auch der Ausgangspegel des UND-Gliedes 59 von »1« nach »0«. wie dies in Fi g. 3(s) gezeigt ist.

Zu dieser Zeit nimmt der Ausgangspegel des UND-Gliedes 58 den Zustand »0« durch die Änderung des NAND-Ghcdcs 43 an. und der prugrarriniicrburc-Zähler 100 wird auf einen Programmwert von 1000 im Dezimalsystem wieder voreingestellt. Unmittelbar danach kehrt der Ausgangspegel des ODER-Gliedes 34 zum Zustand »1« zurück, und damit kehrt auch der Ausgangspegel des NAND-Gliedes 41 zum Zustand »1« zurück, wie dies in den F i g. 3(c) und 3(g) gezeigt ist.

Eine halbe Taktimpuls-Periode nach der Zeit t₂ ändert sich der Ausgangspegel des Inverters 57 von »0« nach »I«, und der Ausgangspegel des NAND-Gliedes 44 schaltet von »1« nach »0«, da der Ausgangspegel des NAND-Gliedes 42 im Zustand »1« während dieser Zeit ist. Das Ausgangssignal des NAND-Gliedes 44 liegt am Eingangsanschluß 5 des RS-Flip-Flops 63 an. und damit nimmt dieses /?£-Flip-Flop seinen Einstell-Zustand an. Das heißt, der Ausgangspegel des NAND-Gliedes 45 ändert sich von »0« nach »1«, wie dies in Fig. 3(j) gezeigt ist. Mit dieser Änderung verändert sich der Ausgangspegel des NAND-Gliedes 46 von »!« nach »0«.

Das Ausgangssignal des NAND-Gliedes 45 wird an einen der Eingangsanschlüsse des NAND-Gliedes 51 angelegt, und ein »!«-Pegel-Signal vom Inverter 55 liegt am anderen Eingangsanschluß des NAND-Gliedes 51 an, da der Programmanschluß A einen »O«-Pegel aufweist. Dadurch schaltet das NAND-Glied 51 in den »0«-Zustand, und auch das UND-Glied 54 schaltet vom »1 «-Zustand in den »O«-Zustand.

Durch die Pegeländerung des UND-Gliedes 54 schalten die /JS-Flip-Flops 60 bis 63 in ihre Rückstell-Zustände. Die Ausgangspegel der NAND-Glieder 36, 39,43 und 46 werden somit alle »1«, und damit nehmen diejenigen der NAND-Glieder 35, 38, 42 und 45 den »0«-Zustand an.

Durch diesen Vorgang nehmen die Ausgangspegel der NAND-Glieder 37 und 44 den Zustand »1« an, und die Ausgangspegel aller Glieder gehen zurück auf die Pegel vor der Zeit t=r,.

Da zu dieser Zeit auch der Ausgangspegel des UND-Gliedes 58 auf »1« zurückgeht, wird der programmierbare Zähler 100 vom Voreinstell-Zustand freigegeben und beginnt wieder den Taktimpuls vom Voreinstell-Wert 1000 in Dezimaleinheit abwärts zu zählen.

Wenn zur Zeit t=t₃ der programmierbare Zähler 100 das Abwärtszählen von eintausend Taktimpulsen beendet und der Ausgangspegel des ODER-Gliedes 34 den Zustand »0« annimmt, arbeiten die NAND-Glieder 35 bis 40 und das UND-Glied 58 in gleicher Weise wie zur Zeit ί=ίι (vergleiche F i g. 3), und der programmier-

bare Zähler 100 ist vorangestellt und beginnt dann wieder abwärts zu zählen.

Wenn zur Zeit I = U das Abwärtszählen von eintausend Impulsen durch den programmierbaren Zähler 100 beendet ist und der Ausgangspegel des ODER-Gliedes 34 den Zustand »0« annimmt, arbeiten die NAND-Glieder 41 bis 46.51 und 52, das UND-Glied 54 der zweiten Steuerschaltung 102 und weiterhin die NAND-Glieder 35 bis 39 der ersten Steuerschaltung 101 und die UND-Glieder 58 und 59 in der gleichen Weise wie zur Zeit t = h. wie dies in F i g. 3 gezeigt ist. Im programmierbaren Zähler 100 ist somit der Programmwert 1000 im Dezimalsystem in den Zähler voreingestellt, und dieser beginnt wieder abwärts zu zählen.

So lange wie der an den Programmanschliissen A bis L liegende Programmwert sich nicht ändert, werden die gleichen Operationen wiederholt, die oben beschrieben sind.

Wenn der Prögrarnrnwcri in 200! irr. Dezimalsystem, insbesondere zu »011111010001« im Binärsystem nach der Zeit I = U verändert wird, ändert sich lediglich der am ProgrammanschluB A des niederwertigstens Bits liegende Signalpegel von »0« nach »1«. Jedoch ändert sich der vorliegende Wert 1000 des programmierbaren Zählers 100 nicht, da die an den Eingangsanschlüssen R bis L liegenden Eingangssignale konstant sind.

Wenn sich bei diesem Zustand der Ausgangspegel des ODER-Gliedes 34 von »1« nach »0« am Ende des Abwärtszählens ändert, arbeiten die erste Steuerschaltung 101 und die UND-Glieder 58 und 59 in der gleichen Weise wie zur Zeit r = fi oder fj, da die Pegeländerung des Programmanschlusses A überhaupt keinen Einfluß auf die erste Steuerschaltung 101 hat. Im programmierbaren Zähler 100 ist der Wert 1000 in Dezimal-Einheit voreingestellt, und dieser beginnt wieder abwärts zu zählen.

Wenn zur Zeit t = t₆ das Abwärtszählen der eintausend Impulse durch den programmierbaren Zähler 100 beendet ist und der Ausgangspegel des ODER-Gliedes 34 den Zustand »0« annimmt, schaltet der Ausgangspegel des NAND-Gliedes 41 nach »0«, wie dies in Fig.3(g) gezeigt ist und dadurch schaltet der Ausgangspegel des NAND-Gliedes 43 in den Zustand »0«. Das ftS-Flip-Flop 62 nimmt seinen eingestellten Zustand ein. Weiterhin schaltet der Ausgangspegel des UND-Gliedes 58 nach »0«, wie dies in Fig.3(r) dargestellt ist. Jedoch bleibt der Ausgangspegel des NAND-Gliedes 52 auf dem »1«-Pegel und ändert sich nicht, da der Ausgangspegel des Inverters 55 infolge des »1 «-Pegel-Signales vom Programmanschluß A im Zustand »0« ist, wie dies durch eine Strichlinie in F i g. 3(p) angedeutet ist.

Wenn der Ausgangspegel des UND-Gliedes 58 den Zustand »0« annimmt, wird der Wert 1000 (Dezimalsystem) in den programmierbaren Zähler 100 voreingestellt, und dadurch geht der Ausgangspegel des ODER-Gliedes 34 und des NAND-Gliedes 41 zurück auf»l«.

Eine halbe Taktimpulsperiode nach der Zeit fe schaltet der Ausgangspegel des Inverters 57 von »0« nach »1«, und der Ausgangspegel des NAND-Gliedes 44 schaltet von »1« nach »0«, da der Ausgangspegel des NAND-Gliedes 42 zu dieser Zeit »1« ist. Das Ausgangssignal des NAND-Gliedes 42 ist zum Eingangsanschluß S des ßS-Flip-Flops 63 gespeist, und dieses ÄS-Flip-Flop 63 nimmt den Einstell-Zustand an. Durch das Pegeländern des NAND-Gliedes 45 nehmen die Eingangssignale aller Eingangsanschlüsse des NAND-Gliedes 53 den Zustand »I« ;in, und der Ausgangspegei ^: iervon schaltet von »1« nach »0«, und dann schaltet der Ausgangspegel des UND-Gliedes 59 von »1« nach »0«.

, Nachdem eine weitere halbe Taktimpulsperiode vorüber ist, schaltet der Ausgangspegel des NAND-Gliedes 47 von »1« nach »0«, und das /?5-Füp-Flop 64 schaltet in seinen Einstell-Zustand, d. h., der Ausgangspegei des NAND-Gliedes 48 ändert sich von »0« nach »1«.

Ii wie dies in Fig. 3(1) gezeigt ist. Mit dieser Änderung ändert sich der Ausgangspegel des NAND-Gliedes 49 von »1« nach »0«. Durch die Pegeländerung des NAND-Gliedes 49 gehen die Ausgangspegel des NAND-Gliedes 53 und des UND-Gliedes 59 beide nach

-, »1« zurück, wie dies in den F i g. 3(q) und 3(s) dargestellt ist.

Nach einer weiteren halben Taktimpulsperiode, insbesondere nach Ablauf einer l,5fachen Taktimpul;:- periode seit der Zeit k, nimmt der Ausgangspegel des

>n inverters 57 den Zustand »1« an, der Ausgangspegel des NAND-Gliedes 50 ändert sich von »1« nach »0«, und dadurch ändert sich der Pegel des UND-Gliedes 54 von »1« nach »0«. Die /?S-Flip-Flops werden durch die Ausgangssignale des UND-Gliedes 54 rückgestellt,

>-, insbesondere ändern sich die Ausgangspegel der NAND-Glieder 36,39,43 und 46 nach »1«, und dadurch ändern sich die Pegel der NAND-Glieder 35,38,42 und 45 von »1« nach »0«.

Weiterhin nimmt das KS-Flip-Flop 64 seinen

κι Einstell-Zustand durch das Ändern des Pegels des NAND-Gliedes 45 an, d.h., der Ausgangspegel des NAND-Gliedes 49 geht zurück nach »1«, und dadurch geht derjenige des NAND-Gliedes 48 zurück nach »0«, wie dies in Fig. 3(1) gezeigt ist. Damit geht der

j-> Ausgangspegei des NAND-Gliedes 50 zurück nach »1«, und derjenige des UND-Gliedes 54 geht auch zurück nach »1«. Jedes RS-Flip-Flop 60 bis 64 hat zu dieser Zeit ein umkehren bereits beendet. Daher sind die Ausgangspegel der NAND-Glieder 37,40, 41,47, 51,52

«<> und 53 und der UND-Glieder 58 und 59 im »1«-Zustand.

Der Ausgangspegel des NAND-Gliedes 43 ist im

»0«-Zustand von f = te bis zu einer Zeit, die .;ine l,5fache Taktimpulsperiode später ist, und damit ist der Ausgangspegel des UND-Gliedes 58 auch im »0«-Zu-

.! -, stand während dieser Zeitdauer.

Am Ende der Zeitdauer der l,5fachen Taktimpulsperiode von der Zeit fe wird der programmierbare Zähler 100 vom Voreinstell-Zustand freigegeben und beginnt wieder das Abwärtszählen der voreingestellten 1000

in (Dezimalsystem)Taktimpulse.

Wenn zur Zeit t=h der programmierbare Zähler 100 das Abwärtszählen der eintausend Taktimpulse beendet und der Ausgangspegel des ODER-Gliedes 34 den Zustand »0« annimmt, arbeiten die erste Steuerschaltung 101 und die UND-Glieder 58 und 59 in der gleichen Weise wie zur Zeit r=fs- Damit wird in den programmierbaren Zähler 100 Wert 1000 (Dezimal) voreingestellt, um so wieder das Abwärtszählen zu beginnen.

oo Nach dieser Zeit wiederholt der programmierbare Frequenzteiler die Operationen der Zeitdauer von fs bis

In den Signalverlauf-Diagramm der Fig.3 beträgt

die Anzahl der Taktimpulse von f = fι bis t = f₂, von f=t₂

^ bis t=h, von i=f₃ bis t = U, von t=U bis i = r₅ und von f = (5 bis t = & eintausend und diejenige von f=fe bis f=i₇ beträgt eintausendundeins.

Der in den F i g. 1 und 2 gezeigte programmierbare

Frequenzteiler umfaßt den programmierbaren Zähler 100, an dem der Programmwert ausgenommen des niederwertigstens Bits über dessen Programmanschlüsse B.C.bn L liegt, das Detektor-Glied (ODER Glied) 34. das einen Zählerstand-Ende-Impuls nach dem Ende einer Zähloperation des programmierbaren Zählers erzeugt, die erste Steuerschaltung 101, die den Beginn der Zähloperation des programmierbaren Zählers (00 wieder nach Ablauf einer Ti-Zeit von einer Erzeugung eines ersten gezählten Impulses vom ODER-Glied 34 steuert, und die zweite Steuerschaltung 102, die den Beginn der Zählopcration des programmierbaren Zählers 100 wieder nach Ablauf einer 7₂-Zeit von einer Erzeugung eines zweiten Zähl-Ende-lmpulses vom ODER-Glied 34 steuert, wobei die zweite Steuerschaltung 102 zeitlich derart steuert, daß die 7j-Zeit die gleiche Zeitdauer wie die 71-Zeit hat, wenn das niederwertigste Bit den Zustand »0« aufweist, und daß die 7|-Zeit und die Ti-Zeit einen Unterschied von einer Takiiinpuisperiode aufweisen, wenn das niederweriigste Bit im Zustand»!« ist.

Demgemäß wird die Anzahl der in der Zeit von einer Erzeugung des durch die erste Steuerschaltung 101 über das UND-Glied 59 unterteilten Ausgangsimpulses bis zu der Erzeugung des nächsten unterteilten Ausgangsimpulses auftretenden Taktimpulse gleich dem Programmwert. Zu dieser Zeit wird der zweite unterteilte Ausgangsimpuls von der zweiten Steuerschaltung 102 in der Mitte der unterteilten Ausgangsimpulse der ersten Steuerschaltung 101 erhalten, wodurch die Frequenz dos Ausgangssignales doppelt so hoch oder halb so hoch wie der Wert der Frequenz des Ausgangssignales geändert werden kann. Wenn z. B. im Ausführungsbeispiel der F i g. 1 und 2 für die geteilte Ausgangsfrequenz den Fall annimmt, daß der Anschluß Λ/den Wert »0« als Bezugsgröße aufweist, dann kann eine Ausgangsfrequenz durch Ändern des Anschlusses N nach »1« erzeugt wsrder.. die doppelt so hoch wie diejenige der Bezugsfrequenz ist. Wenn die geteilte Ausgangsfrequenz für den Fall des Anschlusses N\m »1 «-Zustand als Bezugsgröße genommen wird, kann eine Ausgangsfrequenz mit einem halb so hohen Wert wie die Bezugsfrequenz durch Ändern des Anschlusses N nach »0« erzielt werden.

Danach wird das NAND-Glied 53 der zweiten Steuerschaltung 102 benutzt, um — wenn das niederwertigste Bit in einem »1 «-Pegel ist — die Vorderflanke des zweiten geteilten Ausgangsimpulses um eine halbe Taktperiode von der Vorderflanke des zweiten geteilten Ausgangsimpulses beim niederwertigsten Bit im »0«-Zustand zu verzögern.

Das Ausgangssignal des NAND-Gliedes 40, das einen ersten geteilten Ausgangsimpuls erzeugt, ändert sich damit bei t=t\, ti, ts und ti, wie dies in F i g. 3(o) gezeigt ist. Jedoch bewirkt der Ausgangspegel des NAND-Gliedes 53 einen zweiten unterteilten Ausgangsimpuls, nämlich Änderungen von »1« nach »0« zu einer Zeit, wenn eine halbe Taktperiode von t—U, vorüber ist, in einem Fall, in dem das niederwertigste Bit den Zustand »1« hat, wie dies in F i g. 3(q) gezeigt ist.

Da die Anzahl der Taktimpulse in der Periode oder Zeitdauer von i = f₅ bis f=f₇ zweitausendundeins beträgt wenn der Programmwert 2001 ist, hat die Periode Tbι des in Fig.3(s) gezeigten unterteilten Impulses eine konstante Zeitdauer gleich der 1000,5fachen Zeitdauer der Taktimpulsperiode.

Wenn das niederwertigste Bit im Zustand »0« ist, hat die Periode TOo des geteilten Impulses eine Zeitdauer

gleich der lOOOfachcn Taktimpulsperiode. Wenn der Programmwert 2002 beträgt, ist die Periode des geteilten Impulses eine Zeitdauer gleich der lOOlfachen Zeitdauer des Taktimpulses, und wenn der Programmwert 2003 beträgt, ist die Periode des geteilten Impulses eine Zeitdauer gleich der l00l,5fachen Ta.uimpulsperiode.

Im programmierbaren Frequenzteiler kann die Periode des geteilten V/ertes durch ein Einheitsintervall einer halben Taktimpulsperiode verändert werden. Wenn daher z. B. die Nennfrequenz des geteilten Ausgangsimpulses 2000 Hz beträgt und der geteilte Ausgangsimpuls um 1 Hz verändert werden muß. wie dies oben in der Beschreibungseinleitung erläutert wurde, ist ein Signal mit einer Frequenz von lediglich 2 MHz als Taktimpuls ausreichend, und es ist möglich, das bestimmte angestrebte Ziel durch einen Taktimpuls einer Frequenz von der Hälfte des Taktimpulses bei herkömmlichen Anordnungen zu verwirklichen.

Folglich kann der Leistungsverbrauch verringert und außerdem die Betriebsgrenzfrequenz auf das Doppelte des Wertes der herkömmlichen Anordnung erhöht werden.

Die Betriebsgrenzfrequenz des Synchron-Zählers mil der gegenwärtigen sehr schnellen TTL-Technik (TTL = Transistor-Transistor-Logik) beträgt ca. 30 MHz und daher ist die Nenn-Ausgangsfrequenz des unterteilten Impulses des programmierbaren Zählers mit einem nominell unterteilten Wert von 2000 gemäß der üblichen Technik so niedrig wie 15 kHz. Jedoch kann gemäß der Erfindung eine höhere Nennfrequenz von 30 kHz erhalten werden.

In dem anhand der Tig. I und 2 beschriebenen Ausführungsbeispiel sind der programmierbare Zähler und die erste und zweite Steuerschaltung derart aufgebaut, daß sie in der positiven Logik arbeiten: sie können aber auch in negativer Logik aufgebaut sein (in diesem letzteren Fall sind die Logik-Pegei »i« und »0« des Programmwertes umgekehrt). Weiterhin kann nicht nur ein Abwärts-Zähler des Voreinstell-Typs, sondern auch ein Aufwärts-Zähler des Rückstell-Typs als programmierbarer Zähler verwendet werden.

Im oben beschriebenen Ausführungsbeispiel ist die erste Steuerschaltung so aufgebaut, um den VoR.:;istell-Impuls T\ mit der Zeitdauer gleich derjenigen einer Hälfte der Taktimpulsperiode zu erzeugen, und die zweite Steuerschaltung ist so aufgebaut, um den Voreinstell-Impuls Ti mit der Zeitdauer gleich derjenigen von einer Hälfte der Taktimpulsperiode zu erzeugen, wenn das niederwertigste Bit »0« ist, und um den Voreinstell-Impuls mit der Zeitdauer gleich der 1 ^fachen Zeitdauer der Taktimpulsperiode zu erzeugen, wenn das niederwertigste Bit »1« ist. Jedoch kann für den Fall, daß die Betriebsfrequenz des programmierbaren Zählers klein und dessen Ansprechen langsam ist, die Breite oder Dauer des Voreinstell-Impulses Ti um eine Hälfte der Taktimpulsperiode erweitert werden.

In der ersten und in der zweiten Steuerschaltung (vergleiche F i g. 1 und 2) kann die Breite des Voreinstell-Impulses um eine Hälfte der Taktimpulsperiode erweitert werden, indem ein Satz aus einem ßS-Flip-Flop mit zwei NAND-Gliedern und einem NAND-Glied als dessen Vorstufe eingefügt wird. Für den Fall, daß die Breite des Voreinstell-Impulses erweitert wird, ist es erforderlich, die Schaltung so aufzubauen, daß die Differenz zwischen der Voreinstell-Impulsbreite 71 der ersten Steuerschaltung und der Voreinstell-ImDulsbreite T-, der rwpitpn Qtono^^hoi

tung eine ungerade Taktzahl ist.

Der programmierbare Frequenzteiler hat, wie oben erläutert wurde, den programmierbaren Zähler, der auf den Programmwert ausgenommen das niederwertigste Bit einwirkt, die erste Steuerschaltung, die die erste Zähloperation ae~ programmierbaren Zählers steuert, und die zweite Steuerschaltung, die die zweite Zähloperation des programmierbaren Zählers steuert, um so die Pausenperiode des programmierbaren

Zählers um eine Taktimpulsperiode durch die zweite Steuerschaltung zu erhöhen, wenn das niederwertigste Bit »1« ist. Durch einen derartigen Aufbau kann eine gewünschte Ausgangsfrequenz mittels einer Taktimpulsfrequenz von lediglich der halben Frequenz erhalten werden, die in herkömmlichen Anordnungen benötigt wird. Weiterhin kann die Ausgangsfrequenz auf eine Hälfte oder das Doppelte des Wertes der Bezugsausgangsfrequenz verändert werden.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Programmierbarer Frequenzteiler, mit einem programmierbaren Zähler, der Taktimpulse zählt, die an einem Eingangsanschluß von diesem liegen, und der Programmanschlüsse aufweist, um einen Programmwert, ausgenommen das niederwertigste Bit hiervon, einzuspeisen, und einer Detektoreinrichtung, die einen Zähl-Ende-Impuls nach Erfassung des Endes einer Zähloperation des programmierbaren Zählers erzeugt,

gekennzeichnet durch
eine erste Steuerschaltung (101), die ein erneutes Starten der Zähloperation des programmierbaren Zählers (100) nach Ablauf einer Zeit T₁ von einer ersten Impulserzeugung der Detektoreinrichtung (1 bis 11,34) steuert,

eine zweite Steuerschaltung (102), die ein erneutes Starten der Zähloperation des programmierbaren Zählers (KW) nach Ablauf einer Zeit T₂ von einer zweiten impulserzeugung der Detektorcinrichtung (Ibis 11,34) steuert,

wobei Ti und T₂ von gleicher Zeitdauer sind, wenn das niederwertigste Bit ein Logik-Pegel ist, und um eine Taktimpulsperiode voneinander abweichen, wenn das niederwertigste Bit der andere Logik-Pegel ist.

2. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß die erste Steuerschaltung (101) und die zweite Steuerschaltung (102) erste bzw. zweite geteilt Ausgangsimpulse erzeugen, und daß — wenn das niederwertieste Bit der andere Logik-Pegel ist — eine Vorderflanke des zweiten geteilten Ausgangsimpuls« um eine halbe Taktimpulsperiode bezüglich der Lage einer Vorderflanke des zweiten geteilten Ausgangsimpulses verschoben ist, wenn das niederwertigste Bit der eine Logik-Pegel ist.

3. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß der programmierbare Zähler (100) einen Abwärts-Zähler eines Voreinsteli-Typs aufweist, daß die erste Steuerschaltung (101) einen ersten Voreinstell-Impuls mit der Ti-Zeit-Periode erzeugt, daß die zweite Steuerschaltung (102) einen zweiten Voreinstell-Impuls mit der T2-Zeit-Periode erzeugt, und daß die Ti-Zeit-Periode und die T2-Zeit-Periode voneinander um eine Taktimpulsperiode abweichen.

4. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß der programmierbare Zähler (100) Flip-Flops (1 bis 11) einer um eins kleineren Anzahl als eine Anzahl eines Programm-Bits aufweist.

5. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß die erste Steuerschaltung (101) aufweist:

ein erstes Flip-Flop (35, 36). das durch den Zähl-Ende-Impuls der Detektoreinrichtung (1 — 11,

34) einstellbar ist,

ein zweiter Flip-Flop (38,39), das durch ein aus dem Taktimpuls und einem der Ausgangssignale des ersten Flip-Flops (35, 36) erzeugten NAND-Signal einstellbar ist, und

ein erstes NAND-Glied (37). das ein NAND-Signal erzeugt, das durch eines der Ausgangssignale des ersten und des zweiten Flip-Flops (35, 36; 38, 39) erzeugt wird.

6. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Steuerschaltung (102) aufweist:

ein drittes Flip-Flop (42, 43), das durch ein NAND-Signal einstellbar ist, das durch eines der Ausgangssignale des zweiten Flip-Flops (38,39) und den Zähl-Ende-Impuls der Detektoreinrichtung (1 — 11,34) erzeugt wird,

ein viertes Flip-Flop (45, 46), das durch ein NAND-Signal einstellbar ist, das durch eines der Ausgangssignale des dritten Flip-Flops (42, 43) und den Taktimpuls erzeugt wird,
ein fünftes Flip-Flop (48, 49), das durch ein NAND-Signal einstellbar ist, das durch eines der Ausgangssignale des vierten Flip-Flops (45, 46) und den Taktimpuls erzeugt wird,
ein zweites NAND-Glied (52), das ein NAND-Signal erzeugt, das aus einem der Ausgangssignale des dritten Flip-Flops (42,43), einem der Ausgangssignale des vierten Flip-Flops (45, 46) und einem invertierten Logik-Pegel-Signal des niederwertigsten Bits erzeugt wird, und

ein drittes NAND-Glied (53), das ein NAND-Signal erzeugt, das durch eines der Ausgangssignale des vierten Flip-Flops (45,46), eines der Ausgangssignale des fünften Flip-Flops (48, 49) und das Logik-Pegel-Signal des niederwertigsten Bits erzeugt wird.