DE2428367C2 - Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit von Datensignalen - Google Patents
Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit von DatensignalenInfo
- Publication number
- DE2428367C2 DE2428367C2 DE2428367A DE2428367A DE2428367C2 DE 2428367 C2 DE2428367 C2 DE 2428367C2 DE 2428367 A DE2428367 A DE 2428367A DE 2428367 A DE2428367 A DE 2428367A DE 2428367 C2 DE2428367 C2 DE 2428367C2
- Authority
- DE
- Germany
- Prior art keywords
- data signals
- circuit arrangement
- signals
- monoflop
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 title claims description 27
- 230000000903 blocking effect Effects 0.000 claims description 12
- 230000001960 triggered effect Effects 0.000 claims description 4
- 238000011144 upstream manufacturing Methods 0.000 claims 2
- 238000012544 monitoring process Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
Dauer des zweiten Signals aberschreitenden Zeitdauer
größer ist als die vorgegebene Grenzfrequenz.
Falls das erste Signal als invertiertes Signal abgegeben
wird, und es damit jeweils for die Dauer, die gleich ist der Impulsdauer der Schrittakte bei der vorgegebenen
Grenzfrequenz den Binärwert 0 annimmt, ist es zweckmäßig, wenn das binäre Verknüpfungsglied
als NOR-Glied ausgebildet ist, dem das erste Signal und die Schrittakte zugeführt werden.
Im folgende« wird ein Ausführungsbeispiel der Schal- m
tungsanordnung gemäß der Erfindung anhand von Zeichnungen näher beschrieben. Es zeigt
F i g. 1 ein Schaltbild der Schaltungsanordnung,
Fig.2 Zeitdiagramme von Signalen an verschiedenen
Punkten der Schaltungsanordnung.
Die in F i g. 1 dargestellte Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit von binären
Datensignalen enthält zwei Zeitstufen ZX und Z2 und eine Sperrstufe SP. Die Zeitstufe ZX besteht
aus einem wiedertriggerbaren Monoflop Mi (monostabile
Kippschaltung) mit einem zugehörigen Kondensator CX und einem zugehörigen veränderbaren Widerstand
R1. Die Zeitstufe Z2 besteht aus f-.nem NOR-Glied
N und einem diesem nachgeschalteten wiedertriggerbaren Monoflop Mt, mit einem zugehörigen
Kondensator CI und einem zugehörigen veränderbaren Widerstand RZ Die Sperrstufe Sf besteht aus
einem UND-Glied U.
Der Schaltungsanordnung wird über einen ersten Eingang S ein Schrittakt r und über einen zweiten Eingang
D ein zu diesem Schrittakt s gehörendes Datensignal d zugeführt Die Schaltungsanordnung gibt an
ihrem Ausgang A binäre Ausgangssignale a, ab, deren Binärwerte denen der Datensignale d entsprechen,
wenn die Übertragungsgeschwindigkeit der Datensignale d kleiner ist als eine vorgegebene Übertragungsgeschwindigkeit.
Falls die Übertragungsgeschwindigkeit größer ist als diese vorgegebene Übertragungsgeschwindigkeit,
werden am Ausgang A keine Ausgangssignale a abgegeben.
Weiter- Einzelheiten der Schaltungsanordnung werden
zusammen mit den in F i g. 2 dargestellten Zeitdiagrammen beschrieben.
Die F i g. 2 zeigt Zeitdiagramme von Signalen, wie sie beim Betrieb der in F i g. 1 dargestellten Schaltungsanordnung
anfallen. In Abszissenrichtung ist die Zeit / und in Drdinatenrichtung sind die Amplituden der Signale
aufgetragen. Da alle Signale Binärsignale sind, können sie nur die mit 0 und I bezeichneten Binärwerte
annehmen.
Die F i g. 2 zeigt dar Datensignal t/und den zugehörigen
Schrittakt s, wie sie der Schallungsanordnung an
den Eingängen D bzw. S angeboten werden. Es wird angenommen, daß das Datensignal d immer dann seinen
Binärwert ändert, wenn der Schrittakt s seinen Binärwert von 0 nach I ändert. Weiterhin wird angenommen,
daß der Schrittakt s eine Impulsdauer hat, die gleich ist seiner halben Periodendauer und daß bis zum
Zeitpunkt /4 die Folgefrequenz der .Schrittakte s kleiner ist als die Grenzfrequenz und daß nach dem Zeitpunkt
f 4 die Folgefrequenz größer ist als die Grenzfrequenz. Weiterhin zeigt die F i g. 2 Signale m i und m 2,
die am Ausgang der Zeitstufen Z\ bzw. Z2 auftreten, ein Signal n, das am Ausgang des NOR-Glieds N abgegeben
wird und das Ausgangssignal a.
Zum Zeitpunkt /1 ändern der Schrittakt s und das Datensignal d ihren Binärwert von 0 auf I. Das Monoflop
M 2 ist in seiner s'.abilen Lage und das Signal m2
hat den Binärwert 1. Über das UND-Glied U in der
Sperrstufe SP wird das Datensignal c/zum Ausgang A
durchgeschaltet und das Ausgangssignal 0 nimmt ebenfalls den Binärwert 1 an. Gleichzeitig kippt der Schriutakt s das Monoflop Mi in seine instabile Lage und das
Signal m i nimmt den Binärwert 0 an. Die Verzögerungszeit tm X des Monoflops MI ist durch de"n veränderbaren Widerstand Ri und den Kondensator Ci
derart eingestellt, daß sie gleich ist der Impulsdauer derjenigen Schrittakte s, deren Folgefrequenz gleich ist
derjenigen Grenzfrequenz, die der vorgegebenen Übertragungsgeschwindigkeit der Datensignale d entspricht
Zum Zeitpunkt t2 ist die Verzögerungszeit tm 1 abgelaufen,
das Monoflop M i kippt in seine stabile Lage zurück und das Signal m i nimmt den Binärwert 1 an.
Kurz danach nimmt zum Zeitpunkt t 3 der Schrittakt s den Binärwert 0 an.
Zum Zeitpunkt 14 ändert der Schrittakt s wieder seinen
Binärwert von 0 auf 1. Gleichzeitig ändern das Datensignal d und das Ausgangssigna· a ihren Binärwert
von 1 auf 0, Außerdem wird das Monoflop M i wieder in seine instabile Lage gekippt Da angenommen wird,
daß nach dem Zeitpunkt /4 die Übertragungsgeschwindigkeit der Datensignale d größer ist als die vorgegebene
Übertragungsgeschwindigkeit ändert der Schriftakt szum Zeitpunkt f5 wieder seinen Binärwert
von 1 auf 0. Da das Signal m 1 noch den Binärwert 0 hat nimmt das Signal π am Ausgang des NOR-Glieds
A/den Binärwert 1 an. Dieses Signa! π wird dem Monoflop
M 2 zugeführt, und es wird in seine instabile Lage gekippt. Das Signal m 2 nimmt den Binärwert 0 an, und
es sperrt das UND-Glied U in der Sperrstufe SP. Am Ausgang A wird damit kein Ausgangssignal a abgegeben.
Die Verzögerungszeit im 2. nach der das Monoflop
M2 wieder in seine stabile Lage zurückkippt wird mittels des veränderbaren Widerstandes R 2 und des Kondensators
C2 derart eingestellt daß sie größer ist als die Periodendauer derjenigen Schrittakte s, deren Folgefrequenz
gleich ist der Grenzfrequenz, die der vorgegebenen Übertragungsgeschwindigkeit der Datensignale
i/entspricht
Zum Zeitpunkt /6 kippt das Monoflop MX wieder in
seine stabile Lage zurück und das Signal /; nimmt den Binärwert 0 an. Ähnlich wie zum Zeitpunkt r5 nimmt
der Schrittakt 5 zum Zeitpunkt Π wieder den Binärwert 0 an. Da das Monoflop M2 wieder triggerbar ist
und noch nicht in seine stabile Lage zurückgekippt ist, wird die Verzögerungszeit tm2 erneut ausgelöst. Andernfalls
wäre das Monoflop M2 zum Zeitpunkt f8
nach t/der Verzögerungszeit tm 2 wieder in seine stabile Lage zurückgekippt.
Zum Zeitpunkt /9 ändert das Signal η wieder seinen Binarwert von 0 nach 1 und löst die Verzögerungszeit
tm 2 erneut aus. Dieser Vorgang wiederholt sich So lange, bis die Übertragungsgeschwindigkeit der Datensignal
d wieder kleiner ist als die vorgegebene Übertragungsgeschwindigkeit und damit keine Signale η mehr
erzeugt werden. Das Monoflop M 2 wird dann wieder in seine stabile Lage zurückgekippt und durch das Signal
/n2 am Ausgang des Monoflops M2 wird die
Sperrstufe SP wieder freigegeben. Das Datensignal d wird damit wieder vom Eingang D zum Ausgang A der
Schaltungsanordnung durchgeschaltet und die Binärwerte des Ausgan^ioignalc a entsprechen wieder denen
des Datensignals d.
Durch die Verwendung eines wieder triggerba-
ren Monoflops MI sperrt die Schaltungsanordnung
auch diejenigen Datensignale H. bei denen die Periodendauer der Schrittakte s kleiner ist als die Verzögerungszeit
fm i.
Die Schaltungsanordnung sperrt auch Datensignale d, wenn die Impulsdauer der Schrittakte s nicht gleich
ist der halben Periodendauer. Es muß auch in diesem Fall sichergestellt sein, daß die Verzögerungszeit im 1
so eingestellt wird, daß sie gleich ist der Impulsdauer derjenigen Schrittakte s, deren Folgefrequenz gleich ist
der Grenzfrequen/. die der vorgegebenen Übertragungsgeschwindigkeit
entspricht.
Falls durch die Schaltungsanordnung diejenigen Da tensignale d gesperrt werden sollen, deren Übeitra
gungsgeschwindigkeit kleiner ist als die vorgegebent
Übertragungsgeschwindigkeit, wird das Signal ni2 de
Sperrstufe SP invertiert zugeführt. In diesem Fall wer den von der Schaltungsanordnung nur dann Ausgangs
signale a abgegeben, wenn die Folgefrequenz de; Schrittaktes s größer ist als die Grenzfrequenz und da
ίο mit das Signal m 2 den Binärwert O hat.
Hierzu 1 Blatt Zeichnungen
Claims (1)
- I 2Patentansprüche; diejenigen Datensignale als fehlerhaft erkannt, die dieinnere oder die äußere Grenze des Toleranzschemas!,Schaltungsanordnung zum Begrenzen der Über- Oberschreiten, Diese Schaltungsanordnung ist jedoch tragungsgeschwindigkeit von binären Datensignalen, nicht zum Begrenzen der Übertragungsgeschwindigkeit der die Datensignale an einem ersten Eingang züge- 5 von Datensignalen geeignet, da sie alle Datensignale führt werden, die an ihrem Ausgang den Datensi- ajs fehlerhaft erkennt, deren Übertragungsgeschwingnalen entsprechende Ausgangssignale abgibt, wenn digkeit größer oder kleiner ist als eine durch das ToIedie Folgefrequenz der Datensignale eine vorge- ranzschema festgelegte Übertragungsgeschwindigkeit gebene Grenzfrequenz nicht überschreitet, die ein Aus der DE-OS 21 03 435 ist eine Schaltungsanorderstes Monoflop enthält, das ein erstes Signal abgibt, "° nung zum Begrenzen der Übertragungsgeschwindigkeit dessen Impulsdauer die Grenzfrequenz bestimmt, die von binären Datensignalen bekannt Diese bekannte ein zweites Monoflop enthält, das ein zweites Signal Schaltungsanordnung enthält ein erstes Monoflop, ein abgibt, dessen Impulsdauer größer ist als die der mit einem vorgeschalteten binären Verknüpfungsglied Grenzfrequenz zugeordnete Periodendauer der versehenes zweites Monoflop und eine aus einem Datensignale und dem ein binäres Verknüpfungsglied 15 UND-Glied gebildete Sperrstufe. Der bekannten Schalvorgeschaltet ist, an dessen erstem Eingang das erste tungsanordnung werden die binären Datensignale zu-Signal anliegt und die eine die Datensignale beim geführt, und am Ausgang der Sperrstufe werden binäre Auftreten des zweiten Signals sperrende Sperrstufe Ausgangssignale abgegeben, die unter bestimmten Vorenthält dadurch gekennzeichnet, daß aussetzungen den Datensignalen entsprechen. Die Dafiber einen zweiten Eingang (S)am Eingang des ersten 20 tensignale werden jedoch in Abhängigkeit von ihrer Monoflops (Ml) und am zweiten Eingang des Polarität unterschiedlich bewertet Am Ausgang der Verknüpfungsgliedes (N) den Datensignalen fd) Schaltungsanordnung werden damit auch Datensignal zugeordnete Schritttakte fs) anliegen, daß das erste abgegeben, deren Jmpulsdauer kleiner ist als die Ver-Monoflop (M X) derart ausgebildet ist daß seine Ver- zögerungszeit des ersten Monoflops. zögerungszeit (tm 1) gleich ist der Impulsdauer der *5 Es wurde bereits eine Schaltungsanordnung zum Be-Schrittakte fs) bei der vorgegebenen Grenzfrequenz grenzen der Übertragungsgeschwindigkeit von Datender Datensignale fd) und daß das zweite Monoflop Signalen vorgeschlagen. Bei dieser SchaltungsanordfM2)derartausgebiIdetistdaßessowohlvoralsauch nung wird die Schrittdauer der Datensignale mit einer nach Ablauf seiner Verzögerungszeit ('im 2) auslösbar Sollschrittdauer verglichen. Datensignale, deren ist 3° Schrittdauer kleiner ist als die Sollschrittdauer, werden 2. Schaltungsanordnung nach Anspruch 1, dadurch bei dieser Schaltungsanordnung auf diese Sollschrittgekennzeic'-net daß das binäre Verknüpfungsglied dauer verlängert Von dieser Schaltungsanordnung (N) als NOR-Glied ausgebildet ist dem das erste werden damit auch dann Signale abgegeben, wenn die Signal (ml) und die Schrittakte ^zugeführt werden. Übertragungsgeschwindigkeit der Datensignale an35 ihrem Eingang eine der Sollschrittdauer zugeordnete Übertragungsgeschwindigkeit überschreitet Außerdem ist die Schaltungsanordnung für Datensignale vorgesehen, die in nicht taktgebundener Weise übertragenDie Erfindung bezieht sich auf eine Schaltungsanord- werden.nung zum Begrenzender Übertragungsgeschwindigkeit 40 Der Erfindung liegt die Aufgabe zugrunde, eine von binären Datensignalen, der die Datensignale an Schaltungsanordnung zum Begrenzen der Übertraeinem ersten Eingang zugeführt werden, die an ihrem gungsgeschwindigkeit von binären Datensignalen anzu-Ausgang den Datensignalen entsprechende Ausgangs- geben, die diejenigen Datensignale sperrt, bei denen signale abgibt, wenn die Folgefrequenz der Datensignale die Folgefrequenz des zugehörigen Schrittaktes eine eine vorgegebene Grenzfrequenz nicht überschreitet, die 45 vorgegebene Grenzfrequenz überschreitet, ein erstes Monoflop enthält das ein ersten Signal abgibt Erfindungsgemäß wird die Aufgabe bei der Schaldessen Impulsdauer die Grenzfrequenz bestimmt die ein tungsanordnung der eingangs genannten Art dadurch zweites Monoflop enthält, das ein zweites Signal abgibt 8elöst-daß über einen zweiten Eingang am Eingang des dessen Impulsdauer größer ist als die der Grenzfrequenz ersten Monoflops und am zweiten Eingang des Verzugeordnete Periodendauer der Datensignale und dem 5" knüpfungsgliedes den Datensignalen zugeordnete ein binäres Verknüpfungsglied vorgeschaltet ist, an Schrittakte anliegen, daß das erste Monoflop derart dessen erstem Eingang das erste Signal anliegt und die ausgebildet ist, daß seine Verzögerungszeit gleich ist eine die Datensignale beim Auftreten des zweiten Signals der Impulsdauer der Schrittakte bei der vorgegebenen sperrende Sperrstufe enthält. Grenzfrequenz der Datensignale und daß das zweite Bei einer Übertragung von Daten in taktgebundener 55 Monoflop derart ausgebildet ist, daß es sowohl vor als Weise wird die Übertragungsgeschwindigkeit der Da- auch nach Ablauf seiner Verzögerungszeit auslösbar ist. tensignale durch die Folgefrequenz des zu den Daten- Die Schaltungsanordnung gemäß der Erfindung hat Signalen gehörenden Schrittaktes festgelegt. Falls die die Vorteile, daß die Grenzfrequenz sehr einfach durch Folgefrequenz der Schrittakte nicht begrenzt wird, ist die Dauer der ersten Signale eingestellt und auf andere eine Schaltungsanordnung erforderlich, die die Abgabe 6° Grenzfrequenzen umgestellt werden kann und daß sie von Datensignalen sperrt, wenn die Folgefrequenz der mit Hilfe von handelsüblichen integrierten Schaltkrei-Schrittakte eine vorgegebene Grenzfrequenz über- sen raumsparend und kostengünstig aufgebaut werden schreitet. kann. Außerdem hat sie den Vorteil, daß die Sperrung Aus der DE-AS 18 04 719 ist bereits eine Schaltungs- der Datensignale ohne manuellen Eingriff beendet ist, anordnung zum Überwachen von Datensignalen be- 6S sobald die vorgegebene Übertragungsgeschwindigkeit kannt. Mit Hilfe dieser Schaltungsanordnung wird die überschritten wird. Weiterhin wird ein ständiges Sper-Form der Datensignale mit einer durch ein Toleranz· ren des Ausgangssignals auch dann gewährleistet, wenn schema festgelegten Form verglichen, und es werden die Folgefrequenz des Schrittaktes während einer die
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2428367A DE2428367C2 (de) | 1974-06-12 | 1974-06-12 | Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit von Datensignalen |
| NL7506306A NL7506306A (nl) | 1974-06-12 | 1975-05-28 | Schakeling voor het begrenzen van de overdrachts- snelheid van datasignalen. |
| CH689075A CH594327A5 (de) | 1974-06-12 | 1975-05-29 | |
| AT420875A AT341011B (de) | 1974-06-12 | 1975-06-03 | Schaltungsanordnung zum begrenzen der ubertragungsgeschwindigkeit von binaren datensignalen |
| GB24013/75A GB1500608A (en) | 1974-06-12 | 1975-06-04 | Circuit arrangement for blocking a binary data signal in dependance upon its transmission speed |
| IT24044/75A IT1038715B (it) | 1974-06-12 | 1975-06-05 | Disposizione circuttale per limitare la velocita di trasmissiondi segnali di dati |
| FR7517948A FR2275083A1 (fr) | 1974-06-12 | 1975-06-09 | Circuit pour limiter la vitesse de transmission de signaux de donnees |
| SE7506625A SE400146B (sv) | 1974-06-12 | 1975-06-10 | Kretsanordning for att begrensa overforingshastigheten for binera datasignaler |
| JP50070101A JPS519503A (de) | 1974-06-12 | 1975-06-10 | |
| US05/585,495 US4002987A (en) | 1974-06-12 | 1975-06-10 | Circuit arrangement for limiting the transmission speed of data signals |
| DK264775A DK264775A (da) | 1974-06-12 | 1975-06-11 | Kobling til begrensning af overforingshastigheden af datasignaler |
| BE157290A BE830183A (fr) | 1974-06-12 | 1975-06-12 | Circuit pour limiter la vitesse de transmission de signaux de donnees |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2428367A DE2428367C2 (de) | 1974-06-12 | 1974-06-12 | Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit von Datensignalen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2428367B1 DE2428367B1 (de) | 1975-11-06 |
| DE2428367C2 true DE2428367C2 (de) | 1979-06-21 |
Family
ID=5917951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2428367A Expired DE2428367C2 (de) | 1974-06-12 | 1974-06-12 | Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit von Datensignalen |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4002987A (de) |
| JP (1) | JPS519503A (de) |
| AT (1) | AT341011B (de) |
| BE (1) | BE830183A (de) |
| CH (1) | CH594327A5 (de) |
| DE (1) | DE2428367C2 (de) |
| DK (1) | DK264775A (de) |
| FR (1) | FR2275083A1 (de) |
| GB (1) | GB1500608A (de) |
| IT (1) | IT1038715B (de) |
| NL (1) | NL7506306A (de) |
| SE (1) | SE400146B (de) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1579708A (en) * | 1977-03-09 | 1980-11-19 | Marconi Co Ltd | Control circuits |
| US4355402A (en) | 1978-10-19 | 1982-10-19 | Racal-Milgo, Inc. | Data modem false equilibrium circuit |
| DE2933322C2 (de) * | 1979-08-17 | 1982-02-18 | Wandel & Goltermann Gmbh & Co, 7412 Eningen | Schaltungsanordnung zum Ableiten eines Bittaktsignals aus einem Digitalsignal |
| US4427948A (en) | 1981-12-21 | 1984-01-24 | Gte Automatic Electric Labs Inc. | Pulse toggle monitor circuit |
| KR0119837Y1 (ko) * | 1995-03-11 | 1998-07-15 | 구자홍 | 수직 편향 아이시 보호장치 |
| US6150901A (en) * | 1998-11-20 | 2000-11-21 | Rockwell Collins, Inc. | Programmable RF/IF bandpass filter utilizing MEM devices |
| US20170297099A1 (en) | 2016-04-14 | 2017-10-19 | Desktop Metal, Inc. | Fused filament fabrication system configured to fabricate interface layers for breakaway support |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL297106A (de) * | 1962-08-27 | |||
| US3304372A (en) * | 1963-06-28 | 1967-02-14 | Ibm | Voice-data multiplexing system for transmitting data during pauses in the voice signals |
| JPS507415B1 (de) * | 1965-11-09 | 1975-03-25 | ||
| GB1205278A (en) * | 1968-04-23 | 1970-09-16 | English Electric Co Ltd | Improvements in frequency discriminators |
| US3820032A (en) * | 1972-06-30 | 1974-06-25 | Ibm | Digital circuit for use as a frequency-to-dc transducer |
-
1974
- 1974-06-12 DE DE2428367A patent/DE2428367C2/de not_active Expired
-
1975
- 1975-05-28 NL NL7506306A patent/NL7506306A/xx not_active Application Discontinuation
- 1975-05-29 CH CH689075A patent/CH594327A5/xx not_active IP Right Cessation
- 1975-06-03 AT AT420875A patent/AT341011B/de not_active IP Right Cessation
- 1975-06-04 GB GB24013/75A patent/GB1500608A/en not_active Expired
- 1975-06-05 IT IT24044/75A patent/IT1038715B/it active
- 1975-06-09 FR FR7517948A patent/FR2275083A1/fr active Granted
- 1975-06-10 US US05/585,495 patent/US4002987A/en not_active Expired - Lifetime
- 1975-06-10 SE SE7506625A patent/SE400146B/xx unknown
- 1975-06-10 JP JP50070101A patent/JPS519503A/ja active Pending
- 1975-06-11 DK DK264775A patent/DK264775A/da unknown
- 1975-06-12 BE BE157290A patent/BE830183A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| FR2275083B1 (de) | 1980-05-09 |
| IT1038715B (it) | 1979-11-30 |
| FR2275083A1 (fr) | 1976-01-09 |
| CH594327A5 (de) | 1978-01-13 |
| JPS519503A (de) | 1976-01-26 |
| AT341011B (de) | 1978-01-10 |
| ATA420875A (de) | 1977-05-15 |
| SE7506625L (sv) | 1975-12-15 |
| BE830183A (fr) | 1975-12-12 |
| NL7506306A (nl) | 1975-12-16 |
| US4002987A (en) | 1977-01-11 |
| DE2428367B1 (de) | 1975-11-06 |
| SE400146B (sv) | 1978-03-13 |
| DK264775A (da) | 1975-12-13 |
| GB1500608A (en) | 1978-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2731336C2 (de) | Taktsystem | |
| EP0043407B1 (de) | Schaltungsanordnung zur digitalen Phasendifferenz-Messung | |
| DE3818546C2 (de) | ||
| DE2537264C3 (de) | Schaltungsanordnung zum Erkennen der Null-Durchgänge von Signalen | |
| DE2548265A1 (de) | Schaltungsanordnung zur symmetrischen frequenzteilung durch eine ungerade zahl | |
| DE2439937C3 (de) | Schaltungsanordnung zur Erzeugung eines gegenüber einem Eingangsimpuls verzögerten Ausgangsimpulses | |
| DE2428367C2 (de) | Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit von Datensignalen | |
| DE2447991C3 (de) | Elektronische Schaltung, die Speiseimpulse an einen elektrischen Motor eines Zeitmeßgerätes liefert | |
| DE2917126C2 (de) | Verfahren zum Prüfen einer integrierten Schaltung und Anordnung zur Durchführung des Verfahrens | |
| DE2216465B2 (de) | Asynchrone Pufferanordnung | |
| DE3202437C2 (de) | Wiedergabeschaltung für ein Datensignal im Biphase -Mark-Format | |
| DE3007824A1 (de) | Programmierbarer frequenzteiler | |
| DE2616398B1 (de) | Schaltungsanordnung zur regelung der impulsfolgefrequenz eines signals | |
| DE2613930C3 (de) | Digitaler Phasenregelkreis | |
| DE2710270B2 (de) | Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen | |
| DE2722981B2 (de) | Digitales Filter für binäre Signale | |
| DE2640242C2 (de) | Schaltungsanordnung zum Erkennen der Nulldurchgänge von Signalen | |
| DE3239935C2 (de) | Schaltungsanordnung zum Umwandeln eines mit Prellungen behafteten Eingangssignales in prellfreie Ausgangssignale | |
| DE1762503C3 (de) | Schaltungsanordnung zum Bewerten und Erkennen einer bestimmten Zeichenfolge | |
| DE2606515C2 (de) | Verfahren und Schaltungsanordnung zur Demodulation eines frequenzmodulierten Signals | |
| DE2203414B2 (de) | Verfahren und Schaltungsanordnung zum Herstellen des Gleichlaufs von Sende- und Empfangseinrichtungen bei der Übertragung von Datenblöcken | |
| DE2844938C2 (de) | Schaltungsanordnung zur Erzielung eines Gleichlaufs zwischen der Oszillatorfrequenz und der Resonanzfrequenz des Eingangskreises eines Überlagerungsempfängers | |
| DE3004054C2 (de) | Schaltungsanordnung zur Ausfilterung hochfrequenter Störanteile | |
| DE2414308C3 (de) | Verfahren zur Änderung der Phasenlage eines Taktsignals | |
| DE2312648B2 (de) | Datenverarbeitungsgerät |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8339 | Ceased/non-payment of the annual fee |