DE2406846C3

DE2406846C3 - Schaltungsanordnung zum Aufsuchen eines in einem Puls gleichmäßig verteilten Digitalwortes

Info

Publication number: DE2406846C3
Application number: DE19742406846
Authority: DE
Inventors: Hans Georg Dipl.-Ing. 8901 Leitershofen Härle
Original assignee: Siemens AG
Current assignee: Siemens AG
Filing date: 1974-02-13
Publication date: 1977-06-02

Description

Soli die Anordnung erst dann zu einem neuen Suchlauf veranlaßt werden, wenn im zu identifizierenden Digitalwort eine gewisse Anzahl von Übertragungsfehle! η aufgetreten ist, so ist es vorteilhaft, wenn tin drittes UND-Gatter vorgesehen ist, dessen erster Eingang mit dem ersten Ausgang der Taktversorgung, dessen zweiter Eingang mit dem ersten Signaleingang und dessen dritter Eingang mit dem Ausgang des ersten UND-Gatters verbunden sind, und wenn ein Integrator mit nachfolgendem Komparator vorgesehen ist, dessen Eingang mit einem Ausgang des dritten UND-Gatters und dessen Ausgang mit dem dritten Eingang des zweiten UND-Gatters und dem Setzeingang des D- Flipflops verbunden sind.

Außer bei der genannten Rahmensynchronisierung ist die Erfindung auch bei der Übertragung von zusätzlichen Digitalsignalen mit im Verhältnis zur Originalbkrate geringer Bitrate, beispielsweise Dienstgespräch- und Fernsteuersignale, durch zeitliche Einordnung in einen zu überragenden Originalpuls von Interesse. Die Anordnung kann auch /ur Überwachung einer Übertragung durch Überwachung der in den Puls eingefügten Bits eines bekannten Digitalworts verwendet werden.

An Hand eines Ausführungsbeispicls wird die Erfindung nachstehend näher erläutert.

F 1 g. 1 zeigt eine erfindungsgemäßc Anordnung;

F ι g. 2 /eigt ein Pulsdiagramm /ur Erläuterung der Wirkungsweise der Anordnung nach Fig. 1;

F i g. 3 zeigt ein Beispiel einer Umschaltersteuerung für ein Dighalwort 01010

F 1 g. 1 zeigt eine Anordnung mit einem Rückwärts-/ähler 1. einer Takt Versorgung 2, UND-Gattern 5,7 und 27. einem Inverter 23. einem Umschalter 22, einer Umschaltersteuerung 24. einem Integrator und Komparator 32 und einem D-Flipflop 34.

Die Wirkungsweise dei Anordnung nach Fig. 1 wird unter Zuhilfenahme des Pulsdiagramms nach F i g. 2 erläutert.

Der Abstand zweier Bits des zu suchenden Digitalwortes sei 2* bit. Dementsprechend weist der Zähler 1 k Zähls'ufen auf. Das /u suchende Digitalwort sei 010101 ....

Fm erster Impuls des Schrittaktes b am Takteingang 14 des Rückwar's/ählers 1 stellt alle dessen Zählstufen auf »1«. wodurch sich am Ausgang 6 des UND-Gatters 5 ein Zustand »I« einstellt (c). In einer UND-Verknüpfung über die Eingänge 10 und 11 des UND-Gatters 7 wird nun durch den gegenüber dem Schrittakt b um ein halbes Bit verschobenen Abfragetakt c in der Mitte eines Bits des Pulses a (des je nach Stellung des Schalters 22 invertierten oder nicht invertierten Eingangssignals) der logische Zustand des Bits festgestellt. Voraussetzung für den Vergleich ist, daß die Zählerrückstellbarkeit nicht durch einen Zustand »0« am Eingang 8 des Gauers 7 unterbrochen ist. 1st der abgefragte logische Zustand des Pulses a »1« («falsches« Bit Bf). entsteht am Ausgang 12 des UND-Gatters 7 ein l.ösehimpuls d, der alle Zählstufen des Zählers 1 (Ausgänge I, Il ... k) auf »0« zurückstellt, wodurch der Ausgang 6 des Gatters 5 wieder den Zustand »0« annimmt (e) Ein zweiter Impuls des Schrittaktes b leitet den Abfragevorgang für das dem vorher abgefragten Bit iolgende Bit des Eingangssignals <i ein. Weist dieses zweite abgefragte Bit wieder den logischen Zustand »1« (»falsches« Bit Bf) auf, wiederholt sich der geschilderte Ablauf so lange, bis im Puls a ein »richtiges« Bit Br mit dem logischen Zustand »0« gefunden worden ist. Da jetzt kein Löschimpuls dauftritt, wird der Zähler 1 nicht zurückgstellt. Der folgende Schrittakt b koinzidiert mit dem Ausgangssignal e(»l«) vom Gatter 5 und veranlaßt die Umschaltersteuerung 24 den Schalter 22 umzulegen. Dieser Schrittakt b bringt auch die erste Zählstufe des Zählers 1 in den Zustand »0«. Damit nimmt auch der Ausgang 6 des UND-Gatters 5 wieder den Zustand »0« an. Die folgenden Schrittakte b können keine Löschimpulse d mehr erzeugen. Der Zähler 1 zählt jetzt 2^k Schrittakte bis zu seiner Anfangsstellung.

Der nächste Schrittakt b leitet wieder eine Abfrage des jetzt gegenüber des vorherigen — vor einer Periode = 2*bit erfolgten — invertierten Eingangssignalsein.

Das UND-Gatter 27 mit seinen Eingängen 28 b's 30 ist dem UND-Gatter 7 parallelgeschaliet. so dart an seinem Ausgang 31 ebenfalls Lösch- oder Fehlerimpdlse auftreten können Diese Fchlerimpulse gelangen an den Eingang 33 des Integrators und Komparator 32. Treten keine Fchlerimpulse auf. so sinkt im Integrator die aus den Fehlerimpulsen gewonnene Gleichspannung unter die Schwelle des Komparator, der dann in seine andere Lage kippt und am Ausgang 16 des Integrators und Komparator 32 b/^. am Eingang 8 des UND-Gatters 7 einen Zustand »0« bewirkt und damit die Zählerrückstcllbarkeit aufhebt. Ist die Fehlerrate jedoch so groll. daß die Gleichspannung einen durch die Schwelle vorgegebenen Wert überschreitet, so kippt der Komparator /uruck, was am Eingang 8 des UND-Gatters 7 einen Zustand »1« bewirkt. Durch Einfügung des Integrators und Komparator 32 wird verhindert, daß schon ein einziges fehlerhaftes Bit des Digitalworts einen neuen Suchlauf veranlaßt.

Mit der Sperrung der Rückstellung wird das D-Flipflop 34 freigegeben, das ein Signal i.^r (Rechteck schwingung mit Tastverhältnis 1:1) abgibi Die Aliskippflanke des Signals g fällt mit der vorderen Flanke des ersten Bits nach dem eingefügten Bit zusammen. Das Signal g dient /ur Kennzeichnung des Beginns einer Periode.

F1 g. 5 /eigt ein Ausführungsbeispiel für die Umschaltersteuerung 24, den Umschalter 22 und den Inverter 2J. Die Umschaltersteuerung ist durch ein /K-Flipflop 24', der Umschalter 2.2 durch drei NAND-Gatter 37, 38 und 39 und der Inverter 23 durch ein weiteres NAND-Gatter 23' realisiert.

Liegt am Anschluß 40 ein Zustand »I« und am Anschluß 43 ein Zustand »0«. so entsieht am Signalemgang 15 ein Zustand »0«, wenn das /Λ,'-Flipflop 24 den Anschluß 41 mit einem Zustand »0« und den Anschluß 42 mit einem Zustand »I« beschickt. Ändert '-ich die Lage des /K-Flipflops 24', so bildet sich am .Signaleingang 15 ein Zustand »I«.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zum Aufsuchen der Bits eines bekannten Digitalworts, die periodisch und in äquidistanten Abständen einzeln zwischen anderen Bits in einem quasistatistischen Puls eingefügt sind, dadurch gekennzeichnet, daß ein binärer Rückwärtszähler (1) vorgesehen ist, der so viele Zählschritte ausführen kann, wie die äquidistanten Abstände Bits aufweisen, daß eine Taktversorgung (2) mit einem ersten (3) und einem zweiten (4), mit einem Täkteingang (14) des Rückmrtszählers (1) verbundenen Ausgang vorgesehen ist die gegeneinander mn 90° in der Phase verschobene Taktpulse abgeben, daß ein erstes UND-Gatter (5) vorgesehen

ist, dessen Eingänge (I. 11 k) jeweils mit einem

der Ausgänge der einzelnen Stufen des Rückwärtszählers (1) verbunden sind und dessen Ausgang (6) während der Anfangsstellung des Rückwärtszählers

(I) ein Signal abgibt.daß ein zweites UND-Gatter (7) vorgesehen ist, dessen erster Eingang (10) mit einem ersten Signaleingang (15). dessen /reiter Eingang

(II) mit dem ersten Taktausgang (3). dessen dritter Eingang (8) mit einem Anschluß (16) für eine Unterbrechung der Zählen uekstellung. dessen vierter Eingang (9) mit dem Ausgang (6) des ersten UND Gatters (5) und dessen Ausgang (12) mit einem Rückstelleingang (13) des Rückwärtszählers (1) verbunden sind, und daß ein D-Flipflop (34) vorgesehen ist. dessen D-Eingang (17) mit dem mit der letzten Stufe des Rückwärtszahlers (1) verbundenen Eingang (k) des ersten UND-Gatters (5). dessen Takteingang (18) mit dem zweiten Ausgang

(4) der I jktVersorgung (2). dessen Setzeingang (19) mit dem dritten Eingang (8) des ersten UND-Gatters

(5) und dessen Ausgang mit dem Ausgang (20) der Anordnung verbunden sind.

2. Schallungsanordnung nach Anspruch 1,dadurch gekennzeichnet, daß dem Signaleingang (15) ein Inverter (23) vorgeschaltet ist.

3. Schaltungsanordnung nach Anspruch !.dadurch gekennzeichnet, daß ein zweiter Signaleingang (21) vorgesehen ist. der über einen Umschalter (22) entweder unmittelbar oder über einen Inverter (23) mit dem ersten Signaleingang (15) verbindbar ist, daß eine Umschaltersteuerung (24) mit zwei Steuereingängen vorgesehen ist, deren erster Eingang (25) mit dem zweiten Ausgang (4) der Taktversorgung (2). und deren zweiter Eingang (26) mit dem Ausgang (6) des ersten UND-Gatters (5) verbunden sind.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3. dadurch gekennzeichnet, daß ein drittes UND-Gatter (27) vorgesehen ist, dessen erster Eingang (28) mit dem ersten Ausgang (3) der Taktversorgung (2), dessen zweiter Eingang (29) mit dem ersten Signaleingang (15) und dessen dritter Eingang (30) mit dem Ausgang (6) des ersten UND-Gatters (5) verbunden sind, und daß ein Integrator mit nachfolgendem Komparator (32) vorgesehen ist. dessen Eingang (33) mit einem Ausgang (31) des dritten UND-Gatters (27) und dessen Ausgang (16) mit dem dritten Eingang (8) des zweiten UND-Gatters (7) und dem Setzeingang (19) des D-Flipflops (16) verbunden sind.

Die Erfindung betrifft eine Schaltungsanordnung zum Auiuchen der^gBits eines bekannten D.g.talworts. die neSsch und in äquidistanten Abstanden einzeln zwischen anderen Bits in einem quasistatist.schen Puls ^"nfe^lrmittiung eines derartigen Digitalworts ist u.a. beider Synchronisierung des Pulsrahmens der Επ,ρ-fangsseite eines mit Pulscodenyxiulat.on arbeitenden Sultiplexsystems auf den Pulsrahmen der Sendese,-fe erforderlich. Das Digitalwort kann dabei be.spielswefse aus einer Folge von Bits bestehen, deren Zustande abwechselnd »0« und »1« sind und von denen jeweils einesamAnfang jeden Pulsrahmens auftritt.

Der Erfindung liegt die Aufgabe zugrunde, eine ,< Schaltungsanordnung zu realisieren, mittels der em bekanntes in einem quasistatistischen Puls eingefugtes Digitalwort ermittelt werden kann, dessen Bits einzeln, periodisch und in äquidistanten Abständen in diesem Puls enthalten sind. .

,„ Diese Aufgabe wird bei einer derartigen Anordnung erSgsgemäß dadurch gelost, daß ein binärer Ruckwärtszähler vorgesehen ist. der so viele Zahlsdintte ausführen kann, wie die äquidistanten Abstände Bus aufweisen daß eine Taktvcrsorgune mit einem ersten „ und -inem /weiten, mit einem Takteingang des Rückwärtszählers verbundenen Ausgang vorgesehen ist die gegeneinander um 90 in der Phase verschobene Tak.pulse abgeben, daß ein erstes UND-Gatter vorgesehen ist. dessen E.ngänge jeweils mit einem der Ausgänge der ein/einen Stufen des Rückwärtszählers verbunden sind und dessen Ausgang während der Anfangsstellung des Rück« .im-»/.!niers ein S.gnal abgibt, daß ein zweites UND-Gatter vorgesehen ist. dessen erster Eingang mit einem ersten Signaleingang, dessen κ zweiter F.ngang mit dem ersten Taktausgang, dessen dritter Lingang mit einem Anschluß für eine Unterbrechung der Zählerrückstellung, dessen v.erter Eingang mit dem Ausgang des ersten UND-Gatters und dessen Ausgang mil"einem Ruckstelleingang des Rückwärts-Zählers verbunden sind, und daß ein D-Flipflop vorgesehen ist. dessen O-Eingang mit dem mit der let/ten Stufe des Rückwärtszählers verbundenen Eingang des ersten UND-Gatters, dessen Takteingang mit dem zwe.ten Ausgang der Taktversorgung, dessen 4, Setze.ngang mit dem dritten Eingang des ersten UND-Gatters und dessen Ausgang mit dem Ausgang der Anordnung verbunden sind.

Mit dieser Anordnung lassen sich beliebige Digitalwörter identifizieren, und zwar unmittelbar, wenn alle so Bits den Zustand »0« haben.

Haben dagegen alle Bits des zu identifizierenden Digitalwortes den Zustand »1«. so ist es vorteilhaft, wenn dem ersten Signaleingang ein Inverter vorgeschaltet ist.

Besteht das zu suchende Digitalwort aus einer beliebigen Folge von »0«- und »!«-Zuständen, so ist es vorteilhaft, wenn ein zweiter Signaleingang vorgesehen ist der über einen Umschalter entweder unmittelbar oder über einen Inverter mit dem ersten Signaleingang verbindbar ist, wenn eine Umschaltersteuerung mit zwei Steuereingängen vorgesehen ist, deren erster Eingang mit dem zweiten Ausgang der Taktversorgung und deren zweiter Eingang mit dem Ausgang des ersten UND-Gatters verbunden sind.

6s Die Umschaltersteuerung ist einfach zu realisieren, wenn für das zu identifizierende Digitalwort eine alternierende Folge von »0«- und »1 «Zuständen gewählt wird (Digitalwort 10101 ...)