DE2406846B2

DE2406846B2 - Schaltungsanordnung zum aufsuchen eines in einem puls gleichmaessig verteilten digitalwortes

Info

Publication number: DE2406846B2
Application number: DE19742406846
Authority: DE
Inventors: Hans Georg Dipl.-Ing. 8901 Leitershofen Härle
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1974-02-13
Filing date: 1974-02-13
Publication date: 1976-10-21
Also published as: DE2406846A1

Description

Soll die Anordnung erst dann zu einem neuen Suchlauf veranlaßt werden, wenn im zu identifizierenden Digitalworl eine gewisse Anzahl von Übertragungsfehlern aufgetreten ist, so ist es vorteilhaft, wenn ein drittes UND-Gatter vorgesehen ist, dessen erster Eingang mit dem ersten Ausgang der Taktversorgung, dessen zweiter Eingang mit dem ersten Signaleingang und dessen dritter Eingapg mit dem Ausgang des ersten UND-Gatters verbunden sind, und wenn ein Integrator mit nachfolgendem Komparator vorgesehen ist, dessen Eingang mit einem Ausgang des dritten UND-Gatters und dessen Ausgang mit dem dritten Eingang des zweiten UND-Gatters und dem Setzeingang des D-Flipflops verbunden sind.

Außer bei der genannten Rahmensynchronisierung ist die Erfindung auch bei der Übertragung von zusätzlichen Digitalsignalen mit im Verhältnis zur Originalbitrate geringer ßitrate. beispielsweise Dienstgespräch- und Fernsteuersignale, durch zeitliche Einordnung in einen zu übertragenden Originalpuls von Interesse. Die Anordnung kann auch zur Überwachung einer Übertragung durch Überwachung der in den Puls eingefügten Bits eines bekannten Digitulworts verwendet werden.

An Hand eines Ausführungsbeispiels wird die Erfindung nachstehend näher erläutert.

F i g. 1 zeigt eine erfindungsgemäße Anordnung;

F i g. 2 zeigt ein Pulsdiagramni zur Erläuterung der Wirkungsweise der Anordnung nach Fig. 1:

F i g. 3 zeigt ein Beispiel einer Umschaltersteuerung für ein Digitalwon 01010 ....

Fig. 1 zeigt eine Anordnung mit einem Rückwärtszähler 1. einer Takt Versorgung 2. UND-Gattern 5, 7 und 27. einem Inverter 23, einem Umschalter 22. einer 'Umschaltersteucrung 24, einem Integrator und Komparator 52 und einem D-Flipflop34.

Die Wirkungsweise der Anordnung nach F i g. 1 wird unter Zuhilfenahme des Pulsdiagramms nach I i g. 2 erläuten.

Der Abstand zweier Bits des zu suchenden Digitalwortes sei 2^k bit. Dementsprechend weist der Zähler 1 k Zählstufen auf. Das zu suchende Digitalwort sei 010101 ....

Ein erster Impuls des Schrittaktes 6 am Takteingang 14 des Rückwärtszählers 1 stellt alle dessen Zählstufen auf »1«. wodurch sich am Ausgang 6des UND-Gatters 5 ein Zustand »1« einstellt (e). In einer UND-Verknüpfung über die Eingänge 10 und 11 des UND-Gatters 7 wird nun durch den gegenüber dem Schrittakt b um ein halbes Bit verschobenen Abfragctakt r in der Mitte eines Bits des Pulses a (des je nach Stellung des Schalters 22 invertierten oder nicht invertierten Eingangssignals) der logische Zustand des Bits festge- »tellt. Voraussetzung tür den Vergleich ist, daß die Zählerrückstellbarkeit nicht durch einen Zustand »0« am Eingang 8 des Gatters 7 unterbrochen ist. Ist der abgefragte logische Zustand des Pulses a »1« (»falsches« Bit Bf) entsteht am Ausgang 12 des UND-Gatters 7 ein Löschimpuls d der alle Zählstufen des Zählers 1 (Ausgänge I, Il ... k) auf »0« zurückstellt, wodurch der Ausgang 6 des Gatters 5 wieder den Zustand »0« annimmt (e). Ein zweiter Impuls des Schrittaktes b leitet den Abfragevorgang für das dem vorher abgefragten Bit folgende Bit des eingangssignal a ein. Weist dieses zweite abgefragte Bit wieder den logischen Zustand »1« (»falsches« Bit Bf) auf, wiederholt sich der geschilderte Ablauf so lange, bis im Puls a e<n »richtiges« Bit Br mit dem logischen Zustand »0« gefunden worden ist. Da jetzt kein Löschimpuls dauftritt, wird der Zähler 1 nicht zurückgsteilt. Der folgende Schrittakt b koinzidiert mit dem Ausgangssignal e(»l«) vom Gatter 5 und veranlaßt die Umschaltersteuerung 24 den Schalter 22 umzulegen. Dieser Schrittakt b bringt auch die erste Zählstufe des Zählers 1 in den Zustand »0«. Damit nimmt auch der Ausgang 6 des UND-Gatters 5 wieder den Zustand »0« an. Die folgenden Schrittakte b können keine Löschimpulse d mehr erzeugen. Der Zähler 1 zählt jetzt 2" Schrittakte bis zu seiner Anfangsstellung.

Der nächste Schrittakt 1- leitet wieder eine Abfrage des jetzt gegenüber des vorherigen — vor einer Penode = 2* bit erfolgten — invertierten Eingangssignals ein.

Das UND-Gatter 27 mit seinen Eingängen 28 bis 30 ist dem UND-Gatter 7 parallelgeschaltet. so daß an seinem Ausgang 31 ebenfalls Losch- oder Fehlerimpulse auftreten können. Diese Fehlerimpulse gelangen an den Eingang 33 des Integrators und Komparators 32. Treten keine Fehlerimpulse auf. so sinkt im Integrator die aus den Fehlerimpulsen gewonnene Gleichspannung unter die Schwelle des Komparators, der dann in seine andere Lage kippt und am Ausgang 16 des Integrators und Komparators 32 bzw. am Eingang 8 des UND-Gatters 7 einen Zustand »0« bewirkt und damit d:e Zählerrüekstcllbarkeit aufhebt. Ist die Fehlerrate jedoch so groß, daß die Gleichspannung einen durch die Schwelle vorgegebenen Wert überschreitet, so kippt der Komparator zurück, was am F.ingang 8 des UMD-Gatters 7 einen Zustand »1« bewirkt. Durch Einfügung des Integrators und Komparators 32 wird verhindert, daß schon ein einziges fehlerhaftes Bit des Digitalworts einen neuen Suchlauf veranlaßt.

Mit der Sperrung der Rückstellung wird das D-Flipflop 34 freigegeben, das ein Signal ir (Rechteckschwingung mit Tastverhältnis 1:1) abgibt. Die Auskippflanke des Signals g fällt mit der vorderen Flanke des ersten Bits nach dem eingefügten Bit zusammen. Das Signal g dient zur Kennzeichnung des Beginns einer Periode.

Fi g. 3 zeigt ein Ausführungsbeispiel für die Umsehaltersteuerung 24, den Umschalter 22 und den Inverter 23. Die Umschaltcrsteuerung ist durch ein /K-Flipflop 24', der Umschalter 22 durch drei NAND-Gatter 37, 38 und 39 und der Inverter 23 durch ein weiteres NAND-Gatter 23' realisiert.

Liegt am Anschluß 40 ein Zustand »1« und am Anschluß 43 ein Zustand »0«, so entsteht am Signaleingang 15 ein Zustand »0«. wenn das //C-Flipflop 24' den Anschluß 41 mit einem Zustand »0« und den Anschluß 42 mit einem Zustand »1« beschickt. Ändert sich die Lage des /K-Flipflops 24', so bildet sich am Signalein^ving 15 ein Zustand »1«.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zum Aufsuchen der Bits fines bekannten Digitalworts, die periodisch und ir. Iquidistanten Abständen einzeln zwischen anderen Hits in einem quasistatistischen Puls eingefügt sind, dadurch gekennzeichnet, daß ein binärer Itückwärtszähler (1) vorgesehen ist, der so viele iählschritte ausführen kann, wie die äquidistanten Abstände Bits aufweisen, daß eine Taktversorgung p) mit einem ersten (3) und einem zweiten (4), mit tinem Takteingang (14) des Rückwärtszählers (1) verbundenen Ausgang vorgesehen ist, die gegeneinander um 90° in der Phase verschobene Taktpulse abgeben, daß ein erstes UND-Gatter (5) vorgesehen

itt, dessen Eingänge (I, H ^jeweils mit einem

der Ausgänge der einzelnen Stufen des Rückwärtsjtählers (1) verbunden sind und dessen Ausgang (6) Während der Anfangsstellung des Rückwärtszählers

(I) ein Signal abgibt, daß ein zweites UND-Gatter (7) vorgesehen ist, dessen erster Eingang (10) mit einem ersten Signaleingang (15), dessen zweiter Eingang

(II) mit dem ersten Taktausgang (3), dessen dritter Eingang (8) mit einem Anschluß (16) für eine Unterbrechung der Zählerrückstellung, dessen vierler Eingang (9) mit dem Ausgang (6) des ersten UND-Gatters (5) und dessen Ausgang (12) mit einem Rückstelleingang (13) des Rückwärtszählers (1) verbunden sind, und daß ein D-Flipflop (34) vorgesehen ist. dessen D-Eingang (17) mit dem mit der letzten Stule des Rückwärtszahlers (1) verbundenen Eingang (k) des ersten UND-Gatters (5), dessen Takteingang (18) mit dem zweiten Ausgang

(4) der Taktversorgung (2). dessen Set/eingang (19) mit dem dritten Eingang(8) des ersten UND-Gatters

(5) und dessen Ausgang mit dem Ausgang (20) der Anordnung verbunden sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß dem Signaleingang (15) ein Inverter (23) vorgeschaltet ist.

3. Schaltungsanordnung nach Anspruch !,dadurch gekennzeichnet, daß ein zweiter Signaleingang (21) vorgesehen ist, der über einen Umschalter (22) entweder unmittelbar oder über einen Inverter (23) mit dem ersten Signaleingang (15) verbindbar ist, daß eine Umschaltersteuerung (24) mit zwei Steuereingängen vorgesehen ist, deren erster Eingang (25) mit dem zweiten Ausgang (4) der Taktversorgung (2), und deren zweiter Eingang (26) mit dem Ausgang (6) des ersten UND-Gatters (5) verbunden sind.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein drittes UND-Gatter (27) vorgesehen ist, dessen erster Eingang (28) mit dem ersten Ausgang (3) der Taktversorgung (2), dessen zweiter Eingang (29) mit dem ersten Signaieingang (15) und dessen dritter Eingang (30) mit dem Ausgang (6) des ersten UND-Gatters (5) verbunden sind, und daß ein Integrator mit nachfolgendem Komparator (32) vorgesehen ist, dessen Eingang (33) mit einem Ausgang (31) des dritten UND-Gatters (27) und dessen Ausgang (16) mit dem dritten Eingang (8) des zweiten UND-Gatters (7) und dem Setzeingang (19) des D-Flipflops (16) verbunden sind.

Die Erfindung betrifft eine Schaltungsanordnung zum Aufsuchen der Bits eines bekannten Digitalworts, die periodisch und in äquidistanten Abständen einzeln zwischen anderen Bits in einem quasistatistischen Puls eingefügt sind.

Die Ermittlung eines derartigen Digitahvorts ist u. a. bei der Synchronisierung des Pulsrahmens der Empfangsseite eines mit Pulscodemodulation arbeitenden Zeitmultiplexsystems auf den Pulsrahmen der Sendeseite erforderlich. Das Digitalwort kann dabei beispielsweise aus einer Folge von Bits bestehen, deren Zustände abwechselnd »0« und »1« sind und von denen jeweils eines am Anfang jeden Pulsrahmens auftritt.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zu realisieren, mittels der ein bekanntes in einem quasistatistischen Puls eingefügtes Digitalwort ermittelt werden kann, dessen Bits einzeln, periodisch und in äquidistamen Abständen in diesem Puls enthalten sind.

Diese Aufgabe wird bei einer derartigen Anordnung erf'ndungsgemäß dadurch gelöst, daß ein binärer Rückwärtszahler vorgesehen ist, der so viele Zählschritte ausführen kann, wie die äquidistant;n Abstände Bus aufweisen, daß eine Taktversorgung mit einem ersten und einem zweiten, mit einem Takteingang des Rückwärtszählers verbundenen Ausgang vorgesehen ist, die gegeneinander um 9CT in der Phase verschobene Taktpulse abgeben, daß ein erstes UND-G;iuer vorgesehen ist. dessen Eingänge jeweils mit einem der Ausgänge der einzelnen Stufen des Rückwärtszählers verbunden sind und dessen Ausgang während der Anfangsstellung des Rückwärtszählers ein Signal abgibt, daß ein zweites UND-Gatter vorgesehen ist. dessen erster Eingang mit einem ersten Signaleingang, dessen zweiter Eingang mit dem ersten Taktausgang, dessen dritter Eingang mit einem Anschluß für eine Unterbrechung der Zählerrückstellung, dessen vierter Eingang mit dem Ausgang des ersten UND-Gatters und dessen Ausgang mit einem Rückstelleingang des Rückwärts-Zählers verbunden sind, und daß ein D-Flipflop vorgesehen ist. dessen D-Eingang mit dem mit der letzten Stufe des Rückwärtszählers verbundenen Eingang des ersten UND-Gatters, dessen Takteingang mit dem zweiten Ausgang der Taktversorgung. dessen Setzeingang mit dem dritten Eingang des ersten UND-Gatters und dessen Ausgang mit dem Ausgang der Anordnung verbunden sind.

Mit dieser Anordnung lassen sich beliebige Digitalwörter identifizieren, und zwar unmittelbar, wenn alle Bits den Zustand »0« haben.

Haben dagegen alle Bits des zu identifizierenden Digitalwortes den Zustand »1«, so ist es vorteilhaft, wenn dem ersten Signaleingang ein Inverter vorgeschaltet ist.

Besteht das zu suchende Digitalwort aus einer beliebigen Folge von »0«- und »!«-Zuständen, so ist es vorteilhaft, wenn ein zweiter Signaleingang vorgesehen ist, der über einen Umschalter entweder unmittelbar oder über einen Inverter mit dem ersten Signaleingang verbindbar ist, wenn eine Umschaltersteuerung mit zwei Steuereingängen vorgesehen ist, deren erster Eingang mit dem zweiten Ausgang der Taktversorgung und deren zweiter Eingang mit dem Ausgang des ersten UND-Gatters verbunden sind.

Die Umschaltersteuerung ist einfach zu realisieren, wenn für das zu identifizierende Digitalwort eine alternierende Folge von »0«- und »!«-Zuständen gewählt wird(Digitalwcrt 10101 ...)