DE1937646A1 - Anordnung zur UEbertragung von Informationen - Google Patents

Anordnung zur UEbertragung von Informationen

Info

Publication number
DE1937646A1
DE1937646A1 DE19691937646 DE1937646A DE1937646A1 DE 1937646 A1 DE1937646 A1 DE 1937646A1 DE 19691937646 DE19691937646 DE 19691937646 DE 1937646 A DE1937646 A DE 1937646A DE 1937646 A1 DE1937646 A1 DE 1937646A1
Authority
DE
Germany
Prior art keywords
flip
information
bits
signals
flops
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691937646
Other languages
English (en)
Other versions
DE1937646B2 (de
Inventor
Eduard Merz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Landis and Gyr AG
Original Assignee
Landis and Gyr AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Landis and Gyr AG filed Critical Landis and Gyr AG
Publication of DE1937646A1 publication Critical patent/DE1937646A1/de
Publication of DE1937646B2 publication Critical patent/DE1937646B2/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0054Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0066Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule

Description

  • Anordnung zur Uebertragung von Informationen Die Erfindung betrifft eine Anordnung zur Uebertragung - von aue binären Signalen gebildeten, mit Prttfbits versehenen Informationsworten, bei der in einer Empfangseinrichtung Taktsignale mit den ankommenden binären Signalen synchronisiert Werden.
  • In Signalübertragungssystemen muss die Arbeitsweise der Empfangsstation auf die empfangenen Informationen abgestimmt werden. Diese Synchronisierung kann durch zusätzliche, mit den Nachrichtensignalen übertragene Synchronisierungssignale erfolgen. Hierdurch wird die pro Zeiteinheit übermittelte Informationsmenge jedoch herabgesetzt.
  • Aus diesem Grund werden mit Hilfe der empfangenen Informationssignale Taktsignale erzeugt, die den Arbeitsablauf in der Empfangseinrichtung mit den Informationssignalen synchronisieren. Die Lage der Taktimpulse muss dabei fortwährend überwacht werden, wobei gleichzeitig Aenderungen im zeitlichen Auftreten der übertragenen Signale selbsttätig kompensiert werden.
  • Die binären Signale können Jeweils einen von zwei festgelegten Zuständen annehmen. Diese Zustände werden in der Regel durch zwei verschiedene Potentiale bestimmt.
  • Als Bezugspunkt bei der Erzeugung von Takt signalen bietet sich der Potentialeprung zwischen zwei empfangenen Signalen verschiedener Wertigkeit an. Um den Aufwand gering zu halten, wird dabei gewöhnlich nur eine Sprungart, z.B.
  • der Sprung von niedrigem auf höheres Potential, auagewertet, während die andere Sprungart, z.B. der Sprung von höherem auf niedrigeres Potential, bei der Taktsignalerzeugung unberücksichtigt bleibt.
  • Es kann der Fall eintreten, dass ein oder mehrere auteinanderfolgende Informationsworte nur Signale gleicher Wertigkeit enthalten. Ueber eine relativ lange Zelt tritt daher kein Potentialsprung auf, der bei einer änderung des Auftretens der empfangenen Signale die Taktimpulse entsprechend ausrichten kann. literduroh ist die Möglichkeit eines Verlustes des Synchronismus gegeben.
  • Dieser Nachteil wird erfindungsgemäss dadurch vermieden, dass die Informationsworte je ein Prüfbit, das die Bits mit einem bestimmten der beiden Binärwerte in einem Teil eines Informationswortes auf eine ungerade Anzahl ergänzt, sowie je ein zweites Prllfbit, das die, Bits mit dem gleichen bestimmten Binärwert in dem anderen Teil des Informationswortes auf eine gerade Anzahl ergänzt, enthalten.
  • Die Erfindung wird im folgenden anhand von in den Figuren dargestellten Ausfthrungsbeispielen näher erläutert, wobei weitere erfinderische Merkmale beschrieben werden.
  • Es zeigen: Fig. 1 drei Impulsdiagramme, Fig. 2 eine Prüfschaltung ftir die empfangenen Informationsworte und Fig. 3 eine Synchraonisiereinrichtung.
  • Die Fig. 1a stellt ein Impulsdiagramm dar, bei dem alle Informationsbits eines Wortes höheres Potential besitzen; diese werden im folgenden als L-Bits bezeichnet. Jedes Wort besteht aus 10 Bits, davon sind die Bits 1 bis 4 und 6 bis 9 Informationabits und die Bits 5 und 10 Prlifbits.
  • Das Prtifbit 5 ergänzt die L-Bits der vorangehenden Bits 1 bis 4 auf eine ungerade Anzahl, es ist also nach Fig.
  • 1a selbst ein L-Bit, während das Prtifbit 10 die L-Bits der vorangehenden Bits 6 bis 9 auf eine gerade Anzahl ergänzt. Dieses Bit ist daher gemäss Fig. 1a ein Signal mit niedrigem Potential, im folgenden O-Bit genannt.
  • In Fig. ib sind alle Informationsbits 0-Bits; infolgedessen ist nur das Prtifbit 5 ein L-Bit.
  • Nach Fig. 1c bestehen die Informationsbits des ersten Wortes aus L-Bits und die des folgenden Wortes aus O-Bits.
  • Wenn nur eine Potentialsprungart für die Synchronisierung benutzt wird, z.B. nur der Uebergang von einem O-Bit auf ein L-Bit, dann stellt das Diagramm nach Fig. 1c den ungünstigsten Fall dar. Der Abstand zwischen zwei Synchronisierungsflanken beträgt hier 14 Bits. Wenn die letzten vier Bits des vorhergehenden, nicht mehr dargestellten Wortes ebenfalls L-Bits sind, dann erhält man den maximal möglichen Abstand von 18 Bits.
  • Durch die beschriebene Kodierung ist sichergestellt, dass in jedem Informationswort Bits mit beiden Binärwerten vor handen sind und eo die benötigten Synohronisierflanken einen bestimmten maximalen Abstand voneinander nicht tberschreiten.
  • Die Prüfschaltung fUr die Informationsworte besteht gemäss Fig. 2 aus drei Flip-Flope 11, 12 und 13. Den Flip-Flops 11 und 12 werden über eine Klemme 14 die Informations- und Prüfbits zugeleitet. Bei jedem empfangenen L-Bit echalten die beiden Flip-Flops um. Ueber eine Klemme 15 erhalten die drei Flip-Flops 11, 12 und 13 vor jedem Informationswort einen Rückstellimpuls, durch den sie in einen bestimmten Zustand geschaltet werden. In diesem Zustand befinden sich Ausgänge 16, 17 und 18 der drei Flip-Flops auf niedrigem Potential. Mit jedem L-Bit des folgenden Informationswortes werden die Flip-Flops 11 und 12 umgeschaltet, ihre Ausgänge befinden sich also abwechselnd auf hohem und niedrigem Potential. Nach fünf Bits muss bei einem richtig empfangenen Wort ihr Potential hoch sein, da durch das Prüfbit 5 die Anzahl der empfangenen L-Bits ungerade ist. Zu diesem Zeitpunkt wird über eine Klemme 19 ein Taktimpuls auf das Flip-Flop 13 gegeben, das umaohaltet und seinen Ausgang 18 auf hohes Potenlial bringt.
  • Dieses Potential eperrt das Flip-Flop 11, das nun bei weiteren eintreffenden L-Bits nicht mehr umschalten kann und in dem Zustand mit hohem Potential am Ausgang 16 verharrt.
  • Das Flip-Flop 12 schaltet bot folgenden L-Bits weiterhin um. Da sein Ausgang 17 nach dem fünften Bit des Wortes auf hohem Potential lag, muss, da die Anzahl der folgenden L-Bits des Wortes durch das Prüfbit 10 gerade sein soll, sich der Ausgang 17 wieder auf hohem Potential befinden. Ein zu diesem Zeitpunkt an einer Klemme 20 auftretender Taktimpuls hat daher bei einem richtig empfangenen Wort ein Ausgangssignal eines an die Auagänge 16 und 17 angeschlossenen Und-Gatters 21 zur Folge.
  • Die Synchronisiereinrichtung in der Fig, 3 enthält zwei hintereinandergeschaltete Frequenzteilerstufen, die aus Flip-Flops 22 bis 27 und 28 bis 32 bestehen. Die Frequenzteilerstufen untersetzen eine an einer Klemme 33 auftretende Impulsfolge eines nicht dargestellten Oszillators im Verhältnis von jeweils 10:1. Die Oszillatorimpulse werden über einen Inverter 34 den Kippstufen 22 bis 26 zugeleitet. Die an einer Klemme 35 auftretenden Bits des empfangenen Informationswortes werden ebenso wie die Oszillatorimpulse einer Differenziereinrichtung 36 zugeführt. Die Frequenz der Oszillatorimpulse entspricht der 100-fachen Frequenz der Informationsübertragung. Die Differenziereinrichtung 36 erzeugt auf einer Ausgangsleitung 37 einen Impuls, der mit dem auf einen O-L-Uebergang in einem Informationswort folgenden Oezillatorlmpuls zusammenfällt. Dieser Impuls wird einer Zählechaltung 38 und bistabilen Speichergliedern 39 und 40 sowie ueber ein von einer Klemme 56 her geöffnetes Und-Gatter 57 den Flip-Plopa 22, 23, 24, 27, 28, 29, 30, 31 und 32 sugefUhrt. Hierdurch wird die Zählsohaltung 38 zählbereit gemacht und die Flip-Flop 22, 23, 28, 29, 30, 31 und 32 werden zurückgestellt, so dass ihr mit dem folgenden Flip-Flop verbundener Ausgang auf niedrigem Potential liegt. Die Plip-Plope 24 und 27 werden so eingestellt, dass sich ihr entsprechender Ausgang auf hohem Potential befindet. Die Speicherglieder 39 und 40 werden ebenfalls zurackgestellt.
  • Das an der Klemme 56 anstehende Signal wird von einer nicht gezeichneten Einrichtung gebildet, die bewirkt, dass jeweils nur der erste O-L-Uebergang, zu Beginn eines Impulstelegrammes, die Flip-Flops 22, 23, 24, 27 und 28 bis 32 sowie die Speicherglieder 39 -und 40 in die Ausgangslage bringt.
  • Dem Speicherglied 39 ist ein Und-Nicht-Glied 41 und dem Speicherglied 40 ein Und-Glied 42 nachgeschaltet, deren zweite Eingänge mit dem Ausgang der Zählschaltung 38 verbunden sind. Der Ausgang des Und-Nicht-Gliedes 41 ist an den Rückstelleingang des Flip-Flops 25 angeschlossen und befindet sich im Normalfall auf höheren, d.h. L-Potential, wodurch kein Eingriff auf den Schaltzustand des Flip-Flops 25 erfolgt. Der Ausgang des Und-Gliedes 42, der mit dem Rückstelleingang des Flip-Flops 26 verbunden ist, befindet sich dagegen auf niedrigerem, d.h. O-Potential, weshalb der Schaltzustand des Flip-Flops 26 dem der Flip-Flops 22 und 23 entspricht und dieser ausserdem nicht verändert werden kann. Die Flip-Flops 22 bis 26 sind als Schieberegister geschaltet. Durch die folgenden Oszillatorimpulse wird dieses weitergeschaltet. Das Flip-Flop 24 wurde als einziges von den zum Schieberegister gehörenden Flip-Flops in den Schaltzustand gebracht, bei dem der mit dem folgenden Flip-Flop verbundene Ausgang L-Potential besitzt. Dieeer Zustand wird im folgenden als Zustand bezeichnet, während der zweite stabile Zustand Zustand genannt wird.
  • Der Zustand des Flip-Flops 24 wird über das Flip-Flop 25 zum Flip-Flop 26 geschoben. Dieses Flip-Flop kann jedoch seinen Schaltzustand nicht ändern, so dass nach zwei Schiebeimpulsen sich sämtliche Flip-Flops 22 bis 26 im Zustand befinden. In diesem Zustand liegen jedoch die mit einem Und-Glied 43 verbundenen Ausgänge dieser Flip-Flops und damit auch der Eingang 44 des Flip-Flpps 22 auf L-Potential, wodurch mit dem nächsten Schiebeimpule der Zustand auf dieser Flip-Flop übergeht. Durch das Schieberegister selbst sind fünf verschiedene Zustände unterscheidbar; diese werden verdoppelt durch das Flip-Flop 27, das während des Schieberegisterumlaufes durch das am Ausgang des Flip-Flops 22 auf tretende L-Potential umgeschaltet wird. Nach jeweils- zehn Schiebeimpulsen wird über ein Und-Glied 45 ein Impuls auf die aus den Flip-Flops 28 bis 32 bestehende Frequenzteilerstufe gegeben. Dieses wird in der Weise fortgeschaltet, dass der Reihe nach die einzelnen Flip-Flops in den L-Zustand gebracht werden, d.h. das nach fünf Impulsen sich alle Flip-Flops im L-Zustand befinden und dass diese anschliessend in der gleichen Reihenfolge wieder in den Zustand zurückgeschaltet werden, bis nach zehn Impulsen der Ausgangszustand wieder erreicht ist.
  • Die Synchronisierung des Umlaufs der einzelnen Frequenzteilerstufen mit den Informationssignalen erfolgt über Und-Nicht-Glieder 46, 47 und 48. Die Eingänge dieser Und-Nicht-Glieder sind mit verschiedenen Ausgängen der Flip-Flops der Frequenzteilerstufen verbunden und bei einem bestimmten Stand der beiden Stufen, wenn sich alle Eingänge eines Und-Nicht-Gliedes 46, 47 oder 48 auf L-Potential befinden, wird an dessen Ausgang ein Impuls erzeugt. Die Ausgangsimpulse dieser drei Und-Nicht-Glieder steuern zwei bistabils, ebenfalls aue Und-Nicht-Gliedern 49, 50 bzw. 51, 52 aufgebaute Kippstufen.
  • Auf einen Informationsimpuls entfallen einhundert Oszillatorimpulse. Nach einhundert Oszillatorimpulsen haben beide Frequenzteilerstufen ihren Ausgangszustand wieder erreicht.
  • Die Eingänge der Und-Nicht-Glieder 46 und 47 werden eo ge-Nichtschaltet, dass das Und-Glied 47 bei jedem Frequenzteilerstand, der z.B. dem 95. Oszillatorimpuls und das Und-Nicht-Glied 46 bei jedem Frequenzteilerstand, der z.B.
  • dem 105. bzw. 5. Oszillatorimpuls entspricht, einen Impuls abgeben. Sind der Frequenzteilerumlauf und das Informationswort synchron, dann entsteht bei einem O-L-Uebergang im Informationswort gerade dann auf der Leitung 37 ein Impuls, wenn der Prequenzteileru:nlauf durch den 100.
  • Oszillatorimpuls beendet wird. Dieser Impuls liegt dann zeitlich zwischen den Ausgangsimpulsen der Und-Nicht-Glieder 47 und 46. Der Ausgangsimpuls des Und-Nicht-Gliedes 47 schaltet die bistabile Kippschaltung 49, 50 um und das Auagangepotential dieser Schaltung sperrt das Speicherglied 39, so dass es durch einen nachfolgenden Impuls auf der Leitung 37 nicht umgeschaltet werden kann. Durch den Ausgangsimpuls des Und-Nicht-Gliedes 46 wird die bistabile Kippschaltung 51, 52 umgeschaltet. Vor dieser Umschaltung war das Speicherglied 40 durch das Ausgangspotential der Kippschaltung 51, 52 gesperrt, nach der Umschaltung ist es freigegeben für Umsch-altungen durch Impulse auf der Leitung 37. Der Auagangsimpuls des Und-Nicht-Gliedes 48 schaltet beide Kippschaltungen 49, 50 bzw. 51, 52 wieder zurück. Dies erfolgt zweckmässig bei jedem 50.
  • Oszillatorimpuls.
  • Tritt der O-L-Uebergang im Informationswort vor dem 95.
  • Oszillatorimpuls auf, so werden das Speicherglied 39 umgeschaltet und der Rückstelleingang des Flip-Flops 25 auf O-Potential gebracht. Dieses Flip-Flop befindet sich dann ebenso wie das Flip-Flop 26 im Zustand, aus dem es nicht herausgebracht werden kann. Somit besitzen bereits nach dem ersten folgenden Ossillatorimpuls alle Flip-Flops 22-26 den Zustand. Beim nächsten Oszillatorimpule geht das -Plip--Flop 22 in den Zustand über. Ein Schieberegisterumlauf erfolgt dadurch bereits mit vier Oszillatorimpulsen; die Pre quenzteileretufe untersetzt also nur im Verhältnis 8X1. Die Zkhlsohaltung 38 wird nach jedem Schieberegisterumlauf weitergeschaltet; nach fünf Umläufen gibt sie ein Signal auf das Und-Glied 42 und über ein Nicht-Glied 53 auf das Und-Nieht-Glied 41. Hierdurch werden diese gesperrt und der Ausgang des Und-Gliedes 42 erhält O-Potential und der des Und-Nicht-Gliedes 41 L-Potential. Dadurch wird die normale Frequenzteilung im Verhältnis 10:1 wieder hergestellt. Insgesamt wurden also bei fünf Umläufen jeweils zwei Oszillatorimpulse unterdrackt, wodurch in der Regel der Synchronismus zwischen den Informationsimpulsen und den an beliebigen Stellen der Frequenzteilerstufen abaenommenen Taktimpulsen wieder hergestellt ist.
  • Tritt der O-L-Uebergang im Informationswort nach dem 105.
  • Oszillatorimpuls auf, so werden das Speicherglied 40 umgeschaltet und der Rückstelleingang des Flip-Flops 26. auf L-Potential gebracht. Dieses Flip-Flop wird dann über den Rückstelleingang nicht beeinflusst und kann somit in den Schieberegisterumlauf eingefugt werden, wodurch dieser jetzt sechs Oszillatorimpulse benötigt. Die Frequenzteilung erfolgt daher im Verhältnis 12:1 und zwar unter Berücksichtigung der Zählechaltung 38 ebenfalls -für fünf Umläufe.
  • Für eine selbsttätige Korrektur von bestimmten Fehlern im Stand des aus den Flip-Flops 28 bis 32 bestehenden Frequenzteilers dienen Und-Nicht-Glieder 54 und 55, die eine Zwangslaufsteuerung im Frequenzteilerumlauf bewirken.

Claims (3)

  1. P A T E N T A N S P R Ü C H E
    Öl Anordnung zur Uebertragung von aus btnären Signalen gebildeten, mit PrEfbits versehenen Informationsworten, bei der in einer Empfangseinrichtung Taktsignale mit den ankommenden binären Signalen synchronisiert werden, dadurch gekennzeichnet, dass die Informationeworte je ein Prüfbit, das die Bits mit einem bestimmten der beiden Binärwerte in einem Teil eines Informationswortes auf eine ungerade Anzahl ergänzt, sowie Je ein zweites Prüfbit, das die Bits mit dem gleichen bestimmten Binärwert in dem anderen Teil des Informationswortes auf eine gerade Anzahl ergänzt, enthalten.
  2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass zur Prüfung der Informationsworte bistabile, von dem bestimmten der beiden Binärwerte umgeschaltete Kippstufen, von denen eine (11) den einen Teil eines Informationswortes und eine zweite (12) das ganze Informationswort auf das Vorhandensein einer ungeraden Anzahl von Bits mit dem bestimmten Binärwert prüft,
  3. 3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass zur Synchronisierung der Taktsignale mit den ankommenden binären Signalen von diesen gesteuerte Frequenzteilerstufen (22 bis 32) fUr eine Impulsfolge mit einer gegenüber der Frequenz der Informationssignale hohen Frequenz vorgesehen sind.
    L e e r s e i t e
DE19691937646 1969-05-29 1969-07-21 Schaltungsanordnung zur uebertragung von binaeren informa tionsworten bei der in einer empfangseinrichtung taktsignale mit den ankommenden binaeren signalen synchronisiert werden Pending DE1937646B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH811969A CH482363A (de) 1969-05-29 1969-05-29 Anordnung zur Übertragung von Informationen

Publications (2)

Publication Number Publication Date
DE1937646A1 true DE1937646A1 (de) 1970-12-10
DE1937646B2 DE1937646B2 (de) 1971-05-13

Family

ID=4335474

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691937646 Pending DE1937646B2 (de) 1969-05-29 1969-07-21 Schaltungsanordnung zur uebertragung von binaeren informa tionsworten bei der in einer empfangseinrichtung taktsignale mit den ankommenden binaeren signalen synchronisiert werden

Country Status (3)

Country Link
CH (1) CH482363A (de)
DE (1) DE1937646B2 (de)
NL (1) NL6912640A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2902540C2 (de) * 1979-01-24 1983-12-08 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Schaltungsanordnung zum seriellen Übertragen von digitalen Signalblöcken

Also Published As

Publication number Publication date
CH482363A (de) 1969-11-30
NL6912640A (de) 1970-12-01
DE1937646B2 (de) 1971-05-13

Similar Documents

Publication Publication Date Title
DE3643384C2 (de) Schaltung zum Resynchronisieren von Impulssignalen, insbesondere für die Peripherie eines Mikroprozessors
EP0021290B1 (de) Verfahren und Schaltungsanordnung zur Synchronisierung bei der Übertragung von digitalen Nachrichtensignalen
DE2537937A1 (de) Schaltung zur rueckgewinnung oder abtrennung einer folge von nutzimpulsen aus einem nutzimpulse und stoerimpulse enthaltenden eingangssignal
DE3225365C2 (de)
DE1281494B (de) Einrichtung zur Korrektur der Schraeglauf-Abfuehlung eines bandfoermigen Mehrspur-Aufzeichnungstraegers
DE3125724C2 (de)
DE2944777A1 (de) Schaltungsanordnung eines elastischen speichers, insbesondere eines zeitmultiplexdatenuebertragungssystems
DE2719309B2 (de) Serielle Datenempfangsvorrichtung
DE1937646A1 (de) Anordnung zur UEbertragung von Informationen
DE2620291A1 (de) Elastischer speicher insbesondere fuer einen asynchron arbeitenden pcm-multiplexer
DE1937646C (de) Schaltungsanordnung zur Übertragung von binären Informationsworten, bei der in einer Empfangseinrichtung Taktsignale mit den ankommenden binären Signalen synchronisiert werden
EP0316458B1 (de) Digitaler Chip mit Eingangsdaten-Synchronisierung
DE2251332A1 (de) Schaltsteueranordnung
DE1195373B (de) Einrichtung zur digitalen Synchronisierung des Empfangsverteilers eines Zeitmultiplex-UEbertragungssystems
DE2030763C3 (de) Codewandler zur Umwandlung eines ternären Codes mit beschränkter Disparität in einen binären Code
DE3924907A1 (de) Redundante taktgeberanordnung
DE3153249C2 (en) Phase discriminator arrangement
DE3737730C2 (de) Verfahren und Anordnung zur Ableitung von Synchronsignalen
DE4142825A1 (de) Synchronisierter taktgenerator
DE2415564B1 (de) Schaltungsanordnung zur Störsignalunterdrückung bei digitaler Signalübertragung
DE2045116C3 (de) Synchronisiereinrichtung für wenigstens zwei gleich ausgebildete und mit gleicher Taktfrequenz betriebene rückgekoppelte Schieberegister
DE2729663A1 (de) Synchronisierschaltung fuer ein zeitmultiplex-datenuebertragungssystem
DE2406846C3 (de) Schaltungsanordnung zum Aufsuchen eines in einem Puls gleichmäßig verteilten Digitalwortes
EP0369047A1 (de) Anordnung zur Umschaltung eines Taktes auf einen Takt gleicher Frequenz aber nacheilender Taktphase
DE1142921B (de) Synchronisierschaltung bei Mehrkanal-Pulscodemodulation