DE2507655A1 - Schaltungsanordnung zum speichern eines analogen elektrischen signals - Google Patents

Description

SIEMENS AKTIENGESELLSCHAFT Erlangen, den 2 O. FEB. 1975 Berlin und München Werner-von-Siemens-Str. 50

Unser Zeichen: VPA 75 P 3712 BRD Kr/Etz

Schaltungsanordnung zusi Speichern eines analogen elektrischen Signals

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Speichern eines analogen elektrischen Signals.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zum Speichern eines analogen elektrischen Signals vorzuschlagen, die sich mit verhältnismäßig geringes Aufwand herstellen läßt.

Zur Lösung dieser Aufgabe sind bei einer Schaltungsanordnung der eingangs beschriebenen Art zwei Frequenzteiler mit gleichem Teilerverhältnis vorhanden, an deren Eingänge über jeweils ein Logik-Glied ein einsiger Taktgeber und an deren Ausgänge eine Phasenvergleich-Anordnung angeschlossen ist; den beiden !Frequenzteilern ist ein Nachführungsnetzwerk mit einem Komparator nachgeordnet, der aus dem zu speichernden analogen Signal und einem in Abhängigkeit von der Phasendifferenz der Ausgangssignale der Frequenzteiler gebildeten Signal an seinem Ausgang ein Yergleichssignal erzeugt, und an den Ausgang des Comparators ist eine Logik-Schaltung des Nachführungsnetzwerkes angeschlossen, die im Schaltaustand "Kachführen" auf das Vergleichssignal hin die ihr nachgeordneten Xogik-

609838/0459

-2- YPA 75 P 3712 BRD

Glieder öffnet oder sperrt und im Schaltzustand "Speichern" mittels eines über einen Steuereingang der Logik-Schaltung zugeführten Steuersignals die Logik-Glieder derart steuert, daß unter Speicherung des analogen Signals in die "beiden Frequenzteiler eine gleiche Anzahl von Impulsen pro Zeiteinheit eingezählt werden.

Bei der erfindungsgemäßen Schaltungsanordnung wird also der zu speichernde Informationsinhalt in" Form einer Phasenverschiebung dargestellt, was in vorteilhafter Weise unter Verwendung von zwei preisgünstigen Frequenzteilern mit gleichem Teilerverhältnis und mit einer nachgeschalteten Phasenvergleich-Anordnung gelingt. Die erfindungsgemäße Schaltungsanordnung läßt sich daher mit verhältnismäßig geringem Aufwand herstellen. Ein weiterer Vorteil besteht darin, daß das gespeicherte Signal für eine beliebig lange Zeit erhalten bleibt, wenn dafür Sorge getragen wird, daß trotz beispielsweise Ausfall der Betriebsspannungsversorgung der Zählerstand der Frequenzteiler erhalten bleibt.

Eine der Änderung des zu speichernden Signals entsprechende Phasenverschiebung der Ausgangssignale der Frequenzteiler läßt sich in vorteilhafter ¥eise durch Fortlassen von Impulsen des Taktgebers mittels UND-Gliedern als Logik-Glieder oder durch Hinzufügen von Zusatzimpulsen des Taktgebers mittels ODER-Glieder als Logik-Glieder erreichen.

Es ist zwar bereits eine Schaltungsanordnung mit zwei Frequenzteilern und diesen nachgeordnetem Flip-Flop (Motorola "Ko MOS Handbook", 2. Aufl., 1974, S. 11 4) bekannt, bei der den Frequenzteilern Impulse zugeführt werden, jedoch handelt es sich hierbei um einen Digital-Analog-Umsetzer und nicht um eine Schaltungsanordnung zum Speichern eines analogen elektrischen Signals.

Bei der erfindungsgemäßen Schaltungsanordnung kann die Logik-Schaltung unterschiedlich ausgebildet sein. Als vorteilhaft

S0983S/0459 ~³~

-3- VPA 75 P 3712 BRD

wird es aber eines einfachen und damit wenig aufwendigen Schaltungsaufbaues wegen angesehen, wenn die logik-Schaltung zwei UND-Glieder enthält, die ausgangsseitig mit dem jeweils einen Eingang der den Frequenzteilern vorgeordneten Logik-Glieder verbunden sind und mit ihrem jeweils einen Eingang gemeinsam an den Steuereingang und mit ihrem jeweils anderen Eingang mit den Ausgängen des Komparators verbunden sind.

Gegebenenfalls ist es erforderlich, die Phasenverschiebung zwischen den Ausgangssignalen der beiden Frequenzteiler so zu beeinflussen, daß sich der Speicherinhalt auf einen vorgegebenen Analogwert einstellt oder durch Steuerbefehle verstellt werden kann. Diese Forderung läßt sich in vorteilhafter Weise dadurch erfüllen, daß die logik-Sehaltung ihren UND-Gliedern nachgeordnet zwei ODER-Glieder enthält, die mit ihrem jeweils einen Eingang an den Ausgang der vorgeordneten UND-Glieder und mit ihrem jeweils anderen Eingang an den Ausgang jeweils eines weiteren UND-Gliedes angeschlossen sind, und daß die jeweils einen Eingänge der weiteren UND-Glieder gemeinsam über einen Inverter mit dem Steuereingang und die jeweils anderen Eingänge der weiteren UND-Glieder über jeweils eine Schalteinrichtung mit einer Anordnung zur inkrementalen veränderung des gespeicherten analogen Signals verbunden sind.

Pur die den beiden Frequenzteilern nachgeordnete Phasenvergleich-Anordnung wird ein Schaltungsaufbau als vorteilhaft angesehen, der eine bistabile Kippstufe enthält, die mit ihren Eingängen an die Ausgänge der Frequenzteiler angeschlossen ist, und ein Filter aufweist, das der bistabilen Kippstufe nachgeordnet ist; der Ausgang des Filters ist mit dem einen Eingang des Komparators verbunden.

Um eine Schaltungsanordnung nach der Erfindung mit einer schnellen Nachführung des Ausgangssignals nach dem Eingangssignal zu erreichen, ist an einen Eingang des Komparators in vorteilhafter Yfeise eine Integrationsänordnung angeschlossen,

-4-609836/0459

-4- VPA 75 P 3712 BRD

die beim Auftreten eines Ausgangssignals an dem einen Frequenzteiler über eine bistabile Kippstufe an eine Referenzspannungsquelle angeschlossen wird; der Ausgang des !Comparators ist einerseits mit einem weiteren Eingang der bistabilen Kippstufe und andererseits mit jeweils einem Eingang zweier weiterer bistabiler Kippstufen verbunden, deren jeweils andere Eingänge gemeinsam an den Ausgang des anderen Frequenzteilers angeschlossen sind, und einander entsprechende Ausgänge der bistabilen Kippstufen sind an jeweils einen Eingang der UND-Glieder der Logik-Schaltung angeschlossen.

Zur Erläuterung der Erfindung ist in Figur 1 ein Ausführungsbeispiel mit einem an den Ausgang der Phasenvergleich-Anordnung angeschlossenen Komparator dargestellt und in Figur 2 Diagramme zur Erläuterung der Wirkungsweise wiedergegeben. In Figur 3 ist ein weiteres Ausführungsbeispiel mit schneller wirkender Nachführung dargestellt, und in Figur 4 sind Diagramme zur Erläuterung der Wirkungsweise der Schaltungsanordnung nach Figur 3 gezeigt.

Die Schaltungsanordnung nach Figur 1 enthält zwei Frequenzteiler 1 und 2 mit gleichem Teilerverhältnis, an deren Eingänge 3 und 4 die Ausgänge von jeweils einem UND-Glied 5 und als Logik-Glied angeschlossen sind. Die jeweils einen Eingänge 7 und 8 der UND-Glieder 5 und 6 sind an den Ausgang 9 eines Taktgebers 10 angeschlossen; der andere Eingang 11 des UND-Gliedes 5 ist an einen Ausgang 12 eines Nachführungsnetzwerkes 13 angeschlossen, während der andere Eingang 14 des UND-Gliedes 6 mit dem Ausgang 15 des Nachführungsnetzwerkes 13 verbunden ist.

Die Ausgänge 16 und 17 der Frequenzteiler 1 und 2 sind über jeweils einen Koppelkondensator 18 bzw. 19 an eine .bistabile Kippstufe 20 angeschlossen, der ein Filter 21 nachgeordnet ist. Der Ausgang 22 des Filters 21 ist mit dem Ausgang der Schaltungsanordnung identisch.

8Q983G//1K59

-5- VPA 75 P 3712 BRD

Der Ausgang des Filters 22 ist außerdem mit einem Eingang 23 des Nachführungsnetzwerkes 13 bzw. mit einem Eingang eines !Comparators 24 dieses Netzwerkes verbunden. Ein weiterer Eingang 25 des Nachführungsnetzwerkes 13, der mit einem weiteren Eingang des !Comparators 24 identisch ist, ist mit einer Eingangsklemme 26 verbunden, an der das zu speichernde analoge elektrische Signal ansteht.

Dem Komparator 24 des Nachführungsnetzwerkes 13 ist eine logik-Schaltung 27 nachgeordnet, die zwei UND-Glieder 28 und 29 enthält. Der eine Eingang 30 des UND-Gliedes 28 ist mit dem Ausgang 31 des !Comparators 24 verbunden, während der entsprechende Eingang 33 des anderen UND-Gliedes 29 mit dem Ausgang 32 des Komparators 28 verbunden ist. Die jeweils anderen Eingänge 34 und 35 der UND-Glieder 28 und 29 sind an einen Steuereingang 36 der Logik-Schaltung 27 geführt.

Den UND-Gliedern 28 und 29 ist in der logik-Schaltung 27 jeweils ein ODER-Glied 37 und 38 nachgeordnet, deren nicht mit den Ausgängen der UND-Glieder 28 und 29 verbundenen Eingänge 39 und 40 an Ausgänge zweier weiterer UND-Glieder 41 und 42 angeschlossen sind. Jeweils einander entsprechende Eingänge der weiteren UND-Glieder 41 und 42 sind über einen Inverter 43 mit dem Steuereingang 36 der logik-Schaltung 27 verbunden; die jeweils anderen Eingänge der weiteren UND-Glieder 41 und 42 sind über jeweils eine in der Figur nur schematisch dargestellte Schalteinrichtung 44 und 45 an eine Schaltungsanordnung 46 zur inkrementalen Veränderung des gespeicherten analogen Signals angeschlossen.

Die Schaltungsanordnung nach Figur 1 arbeitet in folgender "Weise:

Im Schaltzustand "Nachführen" der Schaltungsanordnung wird ständig dafür gesorgt, daß die am Ausgang 22 der Schaltungsanordnung gebildete analoge Größe dem am Eingang 26 anstehenden Signal entspricht. Zu diesem Zwecke wird die Meßgröße

-6-609838/0459

-6- VPA 75 P 3712 BRD

am Ausgang 22 in dem Komparator 24 ständig mit dem Signal am Eingang 26 verglichen. Da im Schaltzustand "Nachführen" am Steuereingang 36 ein "High"-Signal ansteht, und sich bei einer Differenz! zwischen Ausgangsgröße und Eingangsgröße ' einer angenommenen Polarität am Ausgang des !Comparators 24 ebenfalls ein "High'.'-Signal einstellt, ergibt sich auch am Ausgang des UND-Gliedes 29 ein "High"-Signa.l. Entsprechend tritt auch am Ausgang des ODER-Gliedes 38 ein "High"-Signal auf, so daß das UND-Glied 5 geöffnet bleibt; von dem Taktgeber 10 können also ungehindert Impulse in den Frequenzteiler 1 eingezählt werden.

Aufgrund des zweiten Ausganges 31 dea-Komparators 24 steht an diesen Ausgang des Komparators 24 ein "Low"-Signal an, das auch am Ausgang des ODER-Gliedes 37 auftritt. Das UND-Gliec wird demzufolge kurzzeitig gesperrt, so daß beispielsweise ein einziger Impuls des Taktgebers 10 nicht in den Frequenzteiler 2 einlaufen kann; dies ist in Diagramm a der Figur gezeigt. Durch den einen fehlenden Impuls des Frequenzteilers 2 tritt eine Änderung der Phasenverschiebung T^ auf f„ zwischen den Ausgangsimpulsen des Frequenzteilers 1, wie sie in dem Diagramm b der Figur 2 dargestellt sind, und den Aus gangs impuls en des Frequenzteilers 2 nach Diagramm c der Figur 2 ein. Dementsprechend wird mittels der Kippstufe 20 und dem Filter 21 ein entsprechend verändertes analoges Signal am Ausgang 22 erzeugt, so daß dann das Signal am Ausgang 22 mit dem Signal am Eingang 26 übereinstimmt.

Hat umgekehrt die Differenz zwischen dem Signal am Ausgang und dem analogen Signal an der Eingangsklemme 26 entgegengesetzte Polarität, dann wird - wie leicht anhand der Logik-Schaltung 27 erkennbar ist - kurzzeitig das UND-Glied 5 gesperrt, so daß dann ein oder mehrere Impulse des Taktgebers 10 nicht in den Frequenzteiler 1 einlaufen können, was zu einer Phasenverschiebung der AusgangsSignaIe der Frequenzteiler 1 und 2 in anderer Richtung führt; es ergibt sich eine dementsprechende änderung des Signals am Ausgang 22.

—7— SE 9835^104 5 9

-7- YPA 74 P 3712 BRD

Um eine "befriedigende Arbeitsweise der Schaltungsanordnung zu erreichen, ist es beispielsweise zweckmäßig, einen Komparator mit Zeitverhalten zu verwenden.

Wenn das analoge elektrische Signal am Eingang 26 gespeichert werden soll, dann wird die Schaltungsanordnung in den Zustand "Speichern" dadurch gebracht, daß auf den Steuereingang 36 der logik-Schaltung ein "Low"-Signal gegeben wird. Dadurch wird der Komparator 24 unwirksam gemacht, am Ausgang der Logik-Schaltung 27 treten dann jeweils "High"-Signale auf, und die UND-Glieder 5 und 6 sind ständig geöffnet. In die Frequenzteiler 1 und 2 werden daher alle Impulse des Taktgebers 10 eingezählt, wodurch keine Änderung der Phasenlage der Ausgangs impulse der Frequenzteiler 1 und eintreten kann; die Größe am Ausgar.g 22 bleibt daher konstant und stellt den gespeicherten Wert des analogen Signals am Eingang 26 dar.

Die Schaltungsanordnung nach Figur 3 enthält ebenfalls zwei Frequenzteiler 50 und 51 mit gleichem Teilerverhältnis, denen jeweils wiederum ein UND-Glied 52 und 53 vorgeordnet ist. Jeweils ein Eingang 54 bzw. 55 der UND-Glieder 52 und 53 ist gemeinsam mit einem Taktgeber 56 verbunden. Die jeweils anderen Eingänge 57 und 58 sind - wie im Zusammenhang mit der Figur 1 bereits ausführlich erläutert - mit einer Logik-Schaltung 78 verbunden, die in ihrem Aufbau der in Figur 1 beschriebenen entspricht. An die Logik-bchaltung ist wiederum eine Schaltungsanordnung zur inkrementalen Veränderung des gespeicherten Signals angeschlossen.

Die Ausgänge 59 und 60 der Frequenzteiler 50 und 51 sind genau wie bereits in Figur 1 erläutert an eine Kippstufe 61 mit nachgeordnetem Filter 62 angeschlossen. Am Ausgang 63 entsteht demzufolge wiederum ein analoges Signal, das dem zu speichernden analogen Signal entspricht.

8Q9836/0459

-8- YPA 75 P 3712 BRD

Der Ausgang 59 des Frequenzteilers 50 ist außerdem mit einem Eingang einer bistabilen Kippstufe 64 verbunden, deren einer Ausgang eine elektronische Schalteinrichtung 65 steuert. Über diese elektronische Schalteinrichtung 65 wird eine nicht -dargestellte Referenzspannungsquelle an eine Integrationsanordnung 66 angeschlossen. An den Ausgang der Integrationsanordnung 66 ist ein Eingang 67 eines Komparators 68 angeschlossen; der andere Eingang 69 des Komparators 68 ist mit einer Eingangsklemme 70 der Schaltungsanordnung verbunden. Über diese Eingangsklemme 70 wird der Schaltungsanordnung das zu speichernde elektrische Signal.zugeführt.

Der Ausgang 71 des Komparators 68 ist mit einem weiteren Eingang 72 der bistabilen Kippstufe 64 verbunden, deren anderer Ausgang zur Steuerung eines weiteren elektronischen Schalters 73 zur Rücksetzung der Integrationsanordnung 66 dient. Ferner ist der Ausgang 71 des Komparators 68 mit den Eingängen zweier weiterer bistabiler Kippstufen 74 und 75 verbunden, deren jeweils andere Eingänge gemeinsam an den Ausgang 60 des Frequenzteilers 51 angeschlossen sind. Jeweils einander entsprechende Ausgänge der weiteren bistabilen Kippstufen 74 und 75 sind an Eingänge 76 und 77 der Logik-Schaltung 78 mit zugeordneter Schaltungsanordnung 79 zur inkrementalen Veränderung des gespeicherten Signals angeschlossen.

Zur Erläuterung der Wirkungsweise der Schaltungsanordnung nach Figur 3 werden die Diagramme nach Figur 4 herangezogen. In den Diagrammen e und f der Figur 4 sind jeweils über der Zeit die Ausgangsimpulse des Frequenzteilers 50 (Diagramm e) und des Frequenzteilers 51 (Diagramm f) dargestellt. Man erkennt, daß die Ausgangsimpulse der beiden Frequenzteiler 50 und 51 zunächst eine Phasenverschiebung T", hatten. Beim Auftreten des ersten Ausgangs impulses des Frequenzteilers 50 wird über die bistabile Kippstufe 64 und den elektronischen Schalter 65 mit der Integration in der Integrationsanordnung 66 begonnen, wodurch die Ausgangsspannung der Integrationsanordnung 66 nach

-9-609836/0459

-9- VPA 75 P 3712 BRD

dem Diagramm g linear ansteigt. Wenn die Ausgangsgröße der Integrationsanordnung 66 den Wert des analogen Signals am Eingang 70 erreicht, wird vom Komparator 68 an seinem Ausgang 71 ein Signal erzeugt, das in dem Diagramm h dargestellt ist. Durch dieses Signal werden die beiden weiteren Kippstufen 74 und 75 derart gesteuert, daß über die Logik-Schaltung 78 das UND-Glied 52 gesperrt wird. Diese Sperrung wird aufgehoben, wenn am Ausgang 60 des Frequenzteilers 51 der erste Impuls auftritt, der über den anderen Eingang der weiteren bistabilen Kippstufe 74 diese zurücksetzt und damit das UND-Glied 52 wieder öffnet. Während des kurzzeitig geschlossenen Zustandes des UND-Gliedes 52 ist in dem Frequenzteiler 50 beispielsweise'ein Impuls des Taktgebers 56 im Vergleich zu dem Frequenzteiler 51 nicht eingezählt worden, so daß sich die Phasenverschiebung zwischen den nächstfolgenden Ausgangsimpulsen der Frequenzteiler 50 und 51 auf den Wert T? . verringert hat. Bei dieser Phasenverschiebung verursacht der zweite Ausgangs impuls des Frequenzteilers 50 im Zusammenhang mit dem zweiten Ausgangsimpuls des Frequenzteilers 51 kein Ausgangssignal des Komparators 68, so daß beide UND-Glieder 52 und 53 geöffnet bleiben; die Phasenlage der Ausgangssignale der beiden Frequenzteiler 50 und 51 wird nicht geändert und am Ausgang 63 der Schaltungsanordnung bleibt das Signal erhalten, weil sich das analoge Signal am Eingang 70 nicht verändert hat.

Ändert sich das Signal am Eingang 70, wie es im zweiten Teil des Diagramms g dargestellt ist, dann wird durch das Ausgangssignal des Frequenzteilers 51 über die Logik-Schaltung 78 das UND-Glied 53 gesperrt. Diese Sperrung hält solange an, bis infolge der wieder vorgenommenen Integration in der Integrationsanordnung 66 bei Gleichheit von Signal am Eingang 70 und Ausgangssignal der Integrationsanordnung 66 von dem Komparator 68 ein Signal erzeugt wird. Durch dieses Signal wird die weitere,bistabile Kippstufe 75 wieder zurückgestellt, wodurch das UND-Glied 53 wieder geöffnet wird.

-10-609838/0459

-10- VPA 75 P 3712 BRD

Durch die im Vergleich zum Frequenzteiler 50 dem Frequenzteiler 51 zugeführte geringere Zahl von Impulsen des Taktgebers 56 ist die Phasenlage der Ausgangssignale entsprechend verändert worden, so daß auch am Ausgang 63 ein höhe- - res Signal ansteht als vorher; dieses Signal am Ausgang 63 entspricht in seiner Höhe dem an der Eingangsklemme 70 der Schaltungsanordnung.

Wie im Zusammenhang mit der Figur' 1 bereits ausführlich erläutert, kann durch entsprechende Beaufschlagung des Steuereinganges 80 der Logik-Schaltung 78 vom Schaltzustand "Nachführen" auf den Schaltzustand "Speichern" umgeschaltet werden. Ebenfalls kann mittels der Schaltungsanordnung 79 zur inkrementalen Veränderung im Speicherbetrieb der gespeicherte Wert im Bedarfsfalle verändert werden.

Mit der Erfindung wird eine Schaltungsanordnung zum Speichern eines analogen elektrischen Signals vorgeschlagen, die sich mit verhältnismäßig wenig Aufwand herstellen läßt und den Vorteil aufweist, daß der gespeicherte Wert bei geeigneten Vorkehrungen über unbegrenzte Zeit gehalten werden kann.

4 Figuren

7 Patentansprüche

609836/0459

Claims (7)

1. -11- VPA 75 P 3712 BRD Patentansprüche

   Wj Schaltungsanordnung zum Speichern eines analogen elektrischen Signals, dadurch gekennzeichnet, daß zwei Frequenzteiler (1, 2) mit gleichem Teilerverhältnis vorhanden sind, an deren Eingänge (3, 4) über jeweils ein Logik-Glied (5, 6) ein einziger Taktgeber (10) und an deren Ausgänge (16, 17) eine Phasenvergleich-Anordnung (20, 21) angeschlossen ist, daß den beiden Frequenzteilern (1, 2) ein Nachführungsnetzwerk (13) mit einem Zomparator (2ί) nachgeordnet ist, der aus dem zu speichernden analogen Signal und einem in Abhängigkeit von der Phasendifferenz der Ausgangssignale der Frequenzteiler (1, 2) gebildeten Signal an seinem Ausgang (32) ein Vergleichssignal erzeugt, und daß an den Ausgang (32) des Komparators (24) eine Logik-Schaltung (27) des Nachführungsnetzwerkes (13) angeschlossen ist, die im Schaltzustand "Nachführen" auf das Vergleichssignal hin die ihr nachgeordnet en Logik-Glieder (5, 6) öffnet oder sperrt und im Schaltzustand "Speichern" mittels eines über einen Steuereingang (36) der Logik-Schaltung (27) zugeführten Steuersignals die Logik-Glieder (5, 6) derart steuert, daß unter Speicherung des analogen Signals in die beiden Frequenzteiler (1, 2) eine gleiche Anzahl von Impulsen pro Zeiteinheit eingezählt werden.
2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Logik-Glieder UND-Glieder sind, mit denen Impulse des Taktgebers für den einen oder den anderen Frequenzteiler ausblendbar sind.
3. 3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Logik-Glieder ODER-Glieder sind, über die Zusatzimpulse des Taktgebers dem einen oder dem anderen Frequenzteiler hinzufügbar sind.

   -12-

   609836/0459

   -12- VPA 75 P 3712 BRD
4. 4. Schaltungsanordnung nach, einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Logik-Schaltung zwei UND-Glieder (^b, tLy) enthält, die ausgangsseitig mit dem jeweils einen Eingang der Logik-Glieder (5, 6) verbunden sind und mit ihrem jeweils einen Eingang (34, 35) gemeinsam an den Steuereingang (36) und mit ihrem jeweils anderen Eingang (30, 33) mit den Ausgängen (31, 32) des Komparators (24) verbunden sind.
5. 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Logik-Schaltung ihren UND-Gliedern (28, 33) nachgeordnet zwei ODER-Glieder (37, 38) enthält, die mit ihrem jeweils einen Eingang an den Ausgang der vorgeordneten UND-Glieder (28, 33) und mit ihrem jeweils anderen Eingang (39, 40) an den Ausgang jeweils eines weiteren UND-Gliedes (41, 42) angeschlossen sind, und daß die jeweils einen Eingänge der weiteren UND-Glieder (41, 42) gemeinsam über einen Inverter (43) mit dem Steuereingang (36) und die jeweils anderen Eingänge der weiteren UND-Glieder (41, 42) über jeweils eine Schalteinrichtung (44, 45) mit einer Anordnung (46) zur inkrementalen Veränderung des gespeicherten analogen Signals verbunden ist (Pig. 1).
6. 6. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Phasenvergleich-Anordnung eine bistabile Kippstufe (20) enthält, die mit ihren Eingängen an die Ausgänge (16, 17) der Frequenzteiler (1, 2) angeschlossen ist, und ein Filter (21) aufweist, das der bistabilen Kippstufe (20) nachgeordnet ist, und daß der Ausgang (22) des Filters (21) mit dem einen Eingang (23) des Kompensators (24) verbunden ist (Fig. 1).

   -13-

   9836/0459

   -13- VPA 75 P 3712 BRD
7. 7. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß an einem Eingang (67) des Komparators (68) eine Integrationsanordnung (66) angeschlossen ist, die "beim Auftreten eines Ausgangssignals an dem einen Frequenzteiler (50) über eine bistabile Kippstufe (64) an eine Referenzspannungsquelle angeschlossen wird, daß der Ausgang (71) des Komparators (68) einerseits mit einem weiteren Eingang (72) der bistabilen Kippstufe (64) und andererseits mit jeweils einem Eingang zweier weiterer bistabiler Kippstufen (74, 75) verbunden ist, deren jeweils andere Eingänge gemeinsam an den Ausgang (60) des anderen Frequenzteilers (51) angeschlossen sind, und daß einander entsprechende Ausgänge der weiteren bistabilen Kippstufen (74> 75) an jeweils einen Eingang der UND-Glieder der Logik-Schaltung (78) angeschlossen sind (Fig. 3).

   8O9836/OÜ59