DE2264135C3 - Speichereinrichtung mit mehreren bistabilen Kippstufen - Google Patents
Speichereinrichtung mit mehreren bistabilen KippstufenInfo
- Publication number
- DE2264135C3 DE2264135C3 DE2264135A DE2264135A DE2264135C3 DE 2264135 C3 DE2264135 C3 DE 2264135C3 DE 2264135 A DE2264135 A DE 2264135A DE 2264135 A DE2264135 A DE 2264135A DE 2264135 C3 DE2264135 C3 DE 2264135C3
- Authority
- DE
- Germany
- Prior art keywords
- flip
- flops
- output
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
- H03K5/15066—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using bistable devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Electronic Switches (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Speichereinrichtung mit mehreren verzögert setz- und
löschbaren bistabilen Kippstufen, wie sie insbesondere oft innerhalb eines Ablaufsteuersystems vorgesehen
werden. Das verzögerte Setzen und Löschen der einzelnen Kippstufen ist deshalb wichtig, damit nicht
zufällig auftretende Störsignale eine bleibende Zustandsänderung der bistabilen Kippstufen und damit
eine unerwünschte Verfälschung des abzuspeichernden Signals bewirken können.
Man könnte daran denken, diese der Erhöhung der Störungssicherheit dienende Verzögerung dadurch zu
bewerkstelligen, daß beispielsweise die Eingangssignale für die einzelnen Kippstufen jeweils über diesen
zugeordneten Verzögerungsglieder geführt werden. Da Verzögerungsglieder der bequembaren Justage wegen
in der Regel mittels externer Kondensatoren realisiert werden, würde eine erhebliche Anzahl von Anschlußleitungen
bzw. Anschlußstiften erforderlich, was sich insbesondere bei integrierten Schaltkreisen sehr preisnachteilig
auswirkt
Es ist Aufgabe der Erfindung, bei Speichereinrichtungen der eingangs genannten Art mit einer minimalen
Anzahl von Anschlußstiften, bzw. Anschlußleitungen auszukommen. Gelöst wird diese Aufgabe erfindungsgemäß
dadurch, daß ein Ausgangssignal jeder Kippstufe über eine gemeinsame, ein Verzögerungsglied enthaltende
Sammelleitung und eine der jeweiligen Kippstufe zugeordnete Torschaltung in Abhängigkeit vom Schaltzustand
der übrigen Kippstufen rückkopfselbar ist Diese Lösung bietet auch noch den weiteren Vorteil,
daß die Verzögerungszeit für alle bistabilen Kippstufen dieselbe ist, da stets nur ein- und dasselbe Zeitglied zur
Verzögerung wirksam ist
Bistabile Kippstufen können aus der bekannten ■">
Eccles-Jordan-Schaltung bestehen oder aus zwei wechselweise rückgekoppelten Gattern, wie dies beispielsweise
aus den Seiten 10 und 11 der Zeitschrift »Elektronische Rechenanlagen«, Heft 1, 1967 hervorgeht
Bei einer solchen Ausführungsform besteht eine
in wettere Ausgestaltung der Erfindung darin, daß das
jeweils dem Setzeingang zugeordnete Gatter eingangsseitig mit den Ausgängen zweier Sperrgatter verbunden
ist, von denen das eine das am Ausgang des Verzögerungsgliedes auftretende Rückkoppelsignal
ι? sperrt, wenn eine der übrigen Kippstufen bereits gesetzt
ist und das andere das Setzsignal sperrt beim Auftreten des Rückkoppelsignals. Hierbei ist gewährleistet, daß
die bistabilen Kippstufen gegen an beliebiger Stelle eingestreute bzw. wirkende äußere Störspannungen
gesichert sind.
Für die Fälle, in denen das Störsignal nicht nur daran
gehindert werden soll, eine Änderung des Speicherzustandes der einzelnen bistabilen Kippstufe zu bewirken,
sondern auch eine nur vorübergehende Änderung des
2ί von den Kippstufen ausgegebenen Signals infolge von
Störspannungen vermieden werden soll, erweist es sich nach einem weiteren Merkmal der Erfindung als
zweckmäßig, daß das dem Setzeingang zugeordnete Ausgangssignal jeder Kippstufe jeweils an den Eingang
so eines Undgatters gelegt ist, dessen zweiter Eingang mit
dem Ausgang des Verzögerungsgliedes verbunden ist
Die Erfindung sei im folgenden anhand zweier Ausführungsbeispiele näher erläutert
In F i g. 1 ist eine, beispielsweise einen Teil einer
In F i g. 1 ist eine, beispielsweise einen Teil einer
si Ablaufsteuerung bildende, Speicherkette, bestehend aus
drei bistabilen Kippstufen i, 2 und 3 dargestellt, die der
besseren Übersichtlichkeit halber schraffiert wurden. Jede dieser bistabilen Kippstufen weist ein Norgatterpaar
4,5 bzw. 6,7 bzw. 8,9 auf, Wjc-bei der Ausgang des
einen Norgatters 4,6 und 8 direkt auf den Eingang des
anderen Norgatters in jeder der Kippstufen gekoppelt ist, während die Ausgangssignale dieser anderen
Norgatter über ein Odergatter 10 auf eine Sammelleitung 11 geführt sind, in deren Zuge ein Verzögerungs-
4r> glied 12 angeordnet ist Das Ausgangssignal dieses
Verzögerungsgliedes 12 wird einerseits über Sperrgatter 13 bis 18 auf die jeweils den Setzeingängen 51 bis
53 zugeordneten Norgatter 4,6 bzw. 8 und andererseits auf die einen Eingänge dreier den Ausgängen A 1 bis
» A3 der bistabilen Kippstufen 1 bis 3 zugeordneter Undgatter 19 bis 21 gegeben. Mittels Umkehrstufen
22—24 wird das Ausgangssignal der ersten Norgatter 4,
6 und 8 negiert und sodann jeweils zu einem der Sperrgatter der beiden übrigen Kippstufen teils direkt,
« teils über Odergatter 25 und 26 geführt
Das Verzögerungsglied 12, welches einen Eingangsimpuls in einen Ausgangsimpuls gleicher Länge, jedoch
mit zeitlich verzögerten Flanken umwandeln soll, kann im einfachsten Fall aus einem symmetrischen ÄC-Zeit-
(><) konstantenglied bestehen, welches infolge der Wirkung
eines an zwei äußere Anschiußpunkte 27 und 28 anschließbaren Kondensator 29 die Anstiegs- und
Abstiegsflanken der an den Ausgängen der Norgatter 5,
7 und 9 entstehenden Signale in zeitlich langsam "' ansteigende, bzw. abfallende Signale umformt Auf diese
Weise ist es möglich, sowohl das Auftreten, als auch das Verschwinden eines Signals zeitverzögert zur Beeinflussung
nachgeordneter digitaler Schaltelemente zu
bringen.
Die Wirkungsweise der in Fig,I beschriebenen
Anordnung ist folgende; Unter der Voraussetzung, daß keine der drei Kippstufen gesetzt ist, weisen die
Ausgänge Ai bis A3 O-Signale auf, JMe ihnen
antivalenten Ausgänge Ai, A2 und A3 führen
demzufolge jeweils L-Signal. Diese L-Signale werden von den ILJmkehrstufen 22 bis 24 in entsprechende
O-Signale umgewandelt und machen jeweils die Sperrgatter 14, 16 und 18 durchlässig für das
Ausgangssignal des Verzögerungsgliedes IZ
Zu Beginn des betrachteten Zustandes sei dies
ebenfalls ein Nullsignal, so daß die Sperrgatter 13, 15 und 17 durchlässig wären für ein Setzsignal an
irgendeinem der Eingänge 51 bis 53. Wird ein solches
beispielsweise auf den Eingang 51 gegeben, so bringt
dieses die bistabile Kippstufe 1 in einen solchen Zustand, daß an ihrem mit Λ1 bezeichneten Ausgang ein
O-Signal entsteht, welches zusammen mit dem O-Signal
am Löscheingang L1 am Ausgang des Norgatters 5 ein
L-Sig«al hervorruft Damit wird das Verzögerungsglied
12 angestoßen, und sein Ausgang beginnt sch langsam
vom Wert 0 in Richtung auf das dem L-Signal entsprechende Niveau zu bewegen, um dies nach einer
definierten Zeit zu erreichen. Während dieser Zeit muß das Setzsigna! 51 noch anstehen, andernfalls das
Ausgangssignal des Verzögerungsgliedes das zuvor erwähnte Niveau nicht erreichen würde. Nach Ablauf
dieser Zeit gelangt das am Ausgang des Verzögerungsgliedes 12 entstehende Rückkoppelsignal über das
Gatter 14 auf den Eingang des Norgatters 4 und hält das L-Signal an dessem Ausgang A1 aufrecht Das L-Signal
am Eingang 51 kann nunmehr verschwinden, der
Setzzustand ist abgespeichert Auf den Eingang eines Norgatters einer anderen bistabilen Kippstufe kann das
Ausgangssignal des Verzögerungsgliedes — das Rückkopplungssignal — 12 nicht wirksam werden, da
gleichzeitig mit dem Anlegen eines L-Signals am Setzeingang 51 der bistabilen Kippstufe 1 der Ausgang
A 1 O-Sigril aufwies und demzufolge die Sperrgatter 16
und 18 für das Rückkoppelsignal gesperrt wurden. Nachem das Ausgangssignal des Verzögerungsgliedes
12 hochgdaufen ist, sind die Sperrgatter 13,15 und 17
für weitere Setzsignale an den Eingängen 51, 52 und 53 gesperrt und werden erst wieder freigegeben, wenn
durch Anlegen eines L-Signals am Löscheingang L1 die
bistabile Kippstufe 1 gelöscht, d.h. in denjenigen Zustand gebracht wird, bei dem am Ausgang A1 ihres
Norgatters 5 ein O-Signal erscheint Daraufhin wird das
Ausgangssignal des Verzögerungsgliedes 12 wiederum zeitverzögert dem Wert 0 zustreben. Erst nachdem
dieser Zustand erreicht ist, kann ein neuer Setzvorgang eingeleitet werden, welcher dann in der zuvor
ίο beschriebenen Weise abläuft Die Undgatter 19—21
verhindern, daß kurzzeitige Störimpulse an den Setzeingängen 51 bis 53, welche ein vorübergebendes
Umkippen der bistabilen Kippstufen 1 bis 3 bewirken können, an den Ausgangsklemmen Ki bis K 3 in
Erscheinung treten. Es werden nämlich die am Ausgang Ai bis A3 auftretenden Signale jeweils erst nach
erfolgtem Hochlauf des Ausgangss'ignals des Verzögerungsgliedes 12 an die Ausgangsklemmen ATl bis K 3
weitergegeben.
Fig.2 zeigt einem nach dem Prinzip der in Fig. 1
aufgebauten Doppelspeicher mit zwei jeweils aus zwei Nand-Gattern aufgebauten bistabilen Kippstufen 30
und 31. Wiederum ist eine gemeinsame Sammelleitung 11 vorgesehen, welche einen gemeinsamen Rückkoppelungspfad
für die beiden bistabilen Kippstufen 30 und 31 bildet, in dessen Zuge das Verzögerungsglied 12
angeordnet ist Desgleichen sind die im Eingangskreis des dem Setzeingang zugeordneten Norgatter Sperrgatter
vorhanden, weiche in völlig analoger Weise wie
so bei F i g. 1 beaufschlagt sind und wie dort das Rückkopplungssignal sperren, sobald eine der übrigen
Kippstufen bereits gesetzt ist bzw. das Setzsignal sperren beim Auftreten des Rückkoppelsignals am
Ausgang des Verzögerungsgliedes 12. Bei Variante nach
j5 Fig.2 sind fast ausschließlich NAND-Gatter verwendet,
was sich bei einer Realisierung in integrierter Schaltkreistechnik als vorteilhaft erweisen kann.
Selbstverständlich kann unter Beachtung des in F i g. 1 dargestellten prinzipiellen Schaltungsaufbaus die
Speicherkette um beliebig viele bistabile Kippstufen erweitert werden und natürlich dabei auf die in F i g. 2
dargestellte Ausführungsvariante zurückgegriffen werden.
Claims (4)
1. Speichereinrichtung mit mehreren verzögert setz- und löschbaren bistabilen Kippstufen, insbesondere
für eine Ablaufsteuerung, dadurch
gekennzeichnet, daß ein Ausgangssignal jeder Kippstufe (1,2,3) fiber eine gemeinsame, ein
Verzögerungsglied (12) enthaltende Sammelleitung (11) und eine der jeweiligen Kippstufe zugeordnete
Torschaltung (14, 16, 18) in Abhängigkeit vom Schaltzustand der übrigen Kippstufen rückkoppelbar
ist
2. Einrichtung nach Anspruch 1 mit jeweils aus zwei Gattern aufgebauten Kippstufen, dadurch
gekennzeichnet, daß das jeweils dem Setzeingang zugeordnete Gatter (4,6,8) eingangsseitig mit den
Ausgängen zweier Sperrgatter (13—18) verbunden ist, von denen das eine (14,16,18) das am Ausgang
des VerzS&erungsgliedes (12) auftretende Rückkoppelsignal
sperrt, wenn eine der übrigen Kippstufen bereits gesetzt ist und das andere (13, 15, 17) das
Setzsignal sperrt beim Auftreten des Rückkoppelsignals.
3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das dem Setzeingang zugeordnete
Ausgangssignal (Ai,A2,A3) jeder Kippstufe
jeweils an den Eingang eines Undgatters (9—21) gelegt ist dessen zweiter Eingang mit dem Ausgang
des Verzögerungsgliedes (12) verbunden ist
4. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß als Gatter (4—9) der Kippstufe
durchweg NAND-Gatter verwendet sind.
Priority Applications (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2264135A DE2264135C3 (de) | 1972-12-29 | 1972-12-29 | Speichereinrichtung mit mehreren bistabilen Kippstufen |
AT1001173A AT334663B (de) | 1972-12-29 | 1973-11-29 | Speichereinrichtung mit mehreren bistabilen kippstufen |
NLAANVRAGE7316449,A NL175113C (nl) | 1972-12-29 | 1973-11-30 | Geheugeninrichting met een aantal vertraagd instelbare en terugstelbare bistabiele trekkerschakelingen. |
IN2762/CAL/73A IN138818B (de) | 1972-12-29 | 1973-12-19 | |
CH1776273A CH563054A5 (de) | 1972-12-29 | 1973-12-20 | |
IT54507/73A IT1000753B (it) | 1972-12-29 | 1973-12-21 | Dispositivo di memorizzazione con piu stadi multivibratori bistabili |
JP479274A JPS5721794B2 (de) | 1972-12-29 | 1973-12-24 | |
SE7317466A SE398934B (sv) | 1972-12-29 | 1973-12-27 | Minnesanordning med flera fordrojt stell- och aterstellbara vippsteg |
US428777A US3914627A (en) | 1972-12-29 | 1973-12-27 | Storage device with several bistable flipflops |
FR7346848A FR2212605B1 (de) | 1972-12-29 | 1973-12-28 | |
CA189,176A CA1005528A (en) | 1972-12-29 | 1973-12-28 | Storage device with several bistable flipflops |
BE139378A BE809237A (fr) | 1972-12-29 | 1973-12-28 | Dispositif de memoire equipe de plusieurs bascules bistables |
GB6000873A GB1453040A (en) | 1972-12-29 | 1973-12-28 | Signal storing circuitry |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2264135A DE2264135C3 (de) | 1972-12-29 | 1972-12-29 | Speichereinrichtung mit mehreren bistabilen Kippstufen |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2264135A1 DE2264135A1 (de) | 1974-07-11 |
DE2264135B2 DE2264135B2 (de) | 1979-02-08 |
DE2264135C3 true DE2264135C3 (de) | 1979-09-27 |
Family
ID=5865783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2264135A Expired DE2264135C3 (de) | 1972-12-29 | 1972-12-29 | Speichereinrichtung mit mehreren bistabilen Kippstufen |
Country Status (13)
Country | Link |
---|---|
US (1) | US3914627A (de) |
JP (1) | JPS5721794B2 (de) |
AT (1) | AT334663B (de) |
BE (1) | BE809237A (de) |
CA (1) | CA1005528A (de) |
CH (1) | CH563054A5 (de) |
DE (1) | DE2264135C3 (de) |
FR (1) | FR2212605B1 (de) |
GB (1) | GB1453040A (de) |
IN (1) | IN138818B (de) |
IT (1) | IT1000753B (de) |
NL (1) | NL175113C (de) |
SE (1) | SE398934B (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4286330A (en) * | 1976-04-07 | 1981-08-25 | Isaacson Joel D | Autonomic string-manipulation system |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3474262A (en) * | 1966-03-30 | 1969-10-21 | Sperry Rand Corp | N-state control circuit |
US3662193A (en) * | 1971-05-24 | 1972-05-09 | Itt | Tri-stable circuit |
US3808544A (en) * | 1972-03-28 | 1974-04-30 | Nat Res Dev | Sequential machines |
-
1972
- 1972-12-29 DE DE2264135A patent/DE2264135C3/de not_active Expired
-
1973
- 1973-11-29 AT AT1001173A patent/AT334663B/de not_active IP Right Cessation
- 1973-11-30 NL NLAANVRAGE7316449,A patent/NL175113C/xx not_active IP Right Cessation
- 1973-12-19 IN IN2762/CAL/73A patent/IN138818B/en unknown
- 1973-12-20 CH CH1776273A patent/CH563054A5/xx not_active IP Right Cessation
- 1973-12-21 IT IT54507/73A patent/IT1000753B/it active
- 1973-12-24 JP JP479274A patent/JPS5721794B2/ja not_active Expired
- 1973-12-27 SE SE7317466A patent/SE398934B/xx unknown
- 1973-12-27 US US428777A patent/US3914627A/en not_active Expired - Lifetime
- 1973-12-28 CA CA189,176A patent/CA1005528A/en not_active Expired
- 1973-12-28 GB GB6000873A patent/GB1453040A/en not_active Expired
- 1973-12-28 BE BE139378A patent/BE809237A/xx not_active IP Right Cessation
- 1973-12-28 FR FR7346848A patent/FR2212605B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2212605A1 (de) | 1974-07-26 |
JPS4999440A (de) | 1974-09-19 |
DE2264135A1 (de) | 1974-07-11 |
FR2212605B1 (de) | 1976-11-19 |
CH563054A5 (de) | 1975-06-13 |
AT334663B (de) | 1976-01-25 |
ATA1001173A (de) | 1976-05-15 |
JPS5721794B2 (de) | 1982-05-10 |
NL175113C (nl) | 1984-09-17 |
DE2264135B2 (de) | 1979-02-08 |
CA1005528A (en) | 1977-02-15 |
IN138818B (de) | 1976-04-03 |
GB1453040A (en) | 1976-10-20 |
IT1000753B (it) | 1976-04-10 |
BE809237A (fr) | 1974-04-16 |
US3914627A (en) | 1975-10-21 |
NL7316449A (de) | 1974-07-02 |
NL175113B (nl) | 1984-04-16 |
SE398934B (sv) | 1978-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2731336A1 (de) | Taktsystem | |
DE1449765B2 (de) | Einrichtung zur Abfrage eines assoziativen Speichers | |
DE1280924B (de) | Bistabile Schaltung | |
DE2556828C3 (de) | Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren | |
DE2634426A1 (de) | Bandkompressionseinrichtung | |
DE3743586C2 (de) | ||
DE3523787C2 (de) | ||
DE1474351B2 (de) | Datenspeicher | |
DE2264135C3 (de) | Speichereinrichtung mit mehreren bistabilen Kippstufen | |
DE2044418A1 (de) | Schieberegister | |
DE2734724A1 (de) | Digital-analog-wandler | |
DE2937777A1 (de) | Steuereinrichtung in einer elektronischen datenverarbeitungsanlage fuer die durchfuehrung erzwungener operationen | |
DE2427603A1 (de) | Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln | |
DE1774168A1 (de) | UEbertragungs- und Speicherstufe fuer Schieberregister und aehnliche Anordnungen | |
DE2133729B2 (de) | ||
DE2237579C3 (de) | Taktgesteuerte Master-Slave-Kippschaltung | |
DE1037730B (de) | Elektrischer Vergleicher | |
DE1815660C3 (de) | Vorrichtung zur Verarbeitung von Informationen die in einem Radar-Videosignal enthalten sind, über mehrere Radarfolgeperioden | |
DE1248719B (de) | ||
DE2900192A1 (de) | Frequenz-spannungs-wandler und spannungs-frequenz-wandler sowie ihre verwendung | |
DE1549464A1 (de) | Digitales adaptives Speicherelement | |
DE2907682A1 (de) | Schaltungsanordnung zum speichern der phasenlage einer wechselspannung | |
DE2122878C3 (de) | Vier-Phasen-Verzögerungseinheit | |
DE2146633C3 (de) | Einrichtung zur Steuerung der Schiebezeit von Informationen durch ein oder mehrere Schieberegister | |
DE1499743C (de) | Leseschaltung für magnetisch in Richtungs-Taktschrift gespeicherte binär verschlüsselte Daten zur Umwandlung in eine Einfach-JmpuJsschrift |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |