DE2507655B2 - Schaltungsanordnung zum Speichern eines analogen elektrischen Signals - Google Patents
Schaltungsanordnung zum Speichern eines analogen elektrischen SignalsInfo
- Publication number
- DE2507655B2 DE2507655B2 DE2507655A DE2507655A DE2507655B2 DE 2507655 B2 DE2507655 B2 DE 2507655B2 DE 2507655 A DE2507655 A DE 2507655A DE 2507655 A DE2507655 A DE 2507655A DE 2507655 B2 DE2507655 B2 DE 2507655B2
- Authority
- DE
- Germany
- Prior art keywords
- output
- input
- gates
- signal
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung zum digitalen Speichern eines analogen elektrisehen
Signals, in der eine Schwingung erzeugt wird, deren durch einen Taktgeber gerastertes Impuls-Tastverhältnis
dem zu speichernden Signalwert entspricht und in der ausgangsseitig mittels eines Filters wiederum
das analoge Signal gewonnen wird.
Es ist bereits eine Schaltungsanordnung zur Informationsspeicherung
bekannt, bei der das zu speichernde analoge Signal auf einen Sinus-Generator (Multivibrator)
gegeben wird, der durch das zu speichernde Signal zu einer charakteristischen Schwingung angeregt wird
(DE-PS 1059 508). Dabei ist das Impuls-Tastverhältnis der Multivibratorschwingung dem zu speichernden
Signal proportional. Über Synchronisierimpulse wird die Schwingung stabilisiert Die Synchronisierung
erlaubt es dem Multivibrator, nur mit ganz bestimmten
so Impuls-Tastverhältnissen zu schwingen.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zum Speichern eines analogen
elektrischen Signals vorzuschlagen, die sich mit verhältnismäßig geringem Aufwand herstellen läßt.
Zur Lösung dieser Aufgabe sind bei einer Schaltungsanordnung der eingangs beschriebenen Art zwei
Frequenzteiler mit gleichem Teilerverhältnis vorhanden, an deren Eingänge über jeweils ein Logik-Glied ein
einziger Taktgeber und an deren Ausgänge eine Phasenvergleich-Anordnung angeschlossen ist; den
beiden Frequenzteilern ist ein Nachfuhrungsnetzwerk mit einem Komparator nachgeordnet, der aus dem zu
speichernden analogen Signal und einem in Abhängigkeit von der Phasendifferenz der Ausgangssignale der
es Frequenzteiler gebildeten Signal an seinem Ausgang ein
Vergleichssignal erzeugt, und an den Ausgang des !Comparators ist eine Logik-Schaltung des Nachführungsnetzwerkes
angeschlossen, die im Schaltzustand
»Nachführen« auf das Vergleichssignal hin die ihr nachgeordnete Logik-Glieder öffnet oder sperrt und im
Schaltzustand »Speichern« mittels eines Ober einen Steuereingang der Logik-Schaltung zugeführten
Steuersignals die Logik-Glieder derart steuert, daß s
unter Speicherung des analogen Signals in die beiden Frequenzteiler eine gleiche Anzahl von Impulsen pro
Zeiteinheit eingezahlt werden.
Bei der erfindungsgemäßen Schaltungsanordnung wird also der zu speichernde Informationsinhalt in Form
einer Phasenverschiebung dargestellt, was in vorteilhafter Weise unter Verwendung von zwei preisgünstigen
Frequenzteilern mit gleichem Teilerverhältnis und mit einer nachgeschalteten Phasenvergleich-Anordnung
gelingt Die erfindungsgemäße Schaltungsanordnung läßt sich daher mit verhältnismäßig geringem Aufwand
herstellen. Ein weiterer Vorteil besteht darin, daß das gespeicherte Signal für eine beliebig lange Zeit erhalten
bleibt, wenn dafür Sorge getragen wird, daß trotz beispielsweise Ausfall der Betriebsspannungsverscr·
gung der Zählerstand der Frequenzteiler erheben bleibt
Eine der Änderung des zu speichernden Signals entsprechende Phasenverschiebung der Ausgangssignale
der Frequenzteiler läßt sich in vorteilhafter Weise durch Fortlassen von Impulsen des Taktgebers mittels
UND-Gliedern als Logik-Glieder oder durch Hinzufügen von Zusatzimpulsen des Taktgebers mittels
ODER-Glieder als Logik-Glieder erreichen.
Es ist zwar bereits eine Schaltungsanordnung mit zwei Frequenzteilern und diesen nachgeordnetem
Rip-Flop (Motorola »Mc MOS Handbook«, 2 Aufl., 1974, S. 114) bekannt, bei der den Frequenzteilern
Impulse zugeführt werden, jedoch handelt es sich hierbei um einen Digital-Analog-Umsetzer und nicht um
eine Schaltungsanordnung zum Speichern eines analogen elektrischen Signals.
Bei der erfindungsgemäßen Schaltungsanordnung kann die Logik-Schaltung unterschiedlich ausgebildet
sein. Als vorteilhaft wird es aber eines einfachen und damit wenig aufwendigen Schaltiingsaufbaues wegen
angesehen, wenn die Logik-Schaltung zwei UND-Glieder enthält, die ausgangsseitig mit dem jeweils einen
Eingang der den Frequenzteilern vorgeordneten Logik-Glieder verbunden sind und mit ihrem jeweils einen
Eingang gemeinsam an den Steutreingang und mit ihrem jeweils anderen Eingang mit den Ausgängen des
(Comparators verbunden sind.
Gegebenenfalls ist es erforderlich, die Phasenverschiebung zwischen den Ausgangssignalen der beiden
Frequenzteiler so zu beeinflussen, daß sich der so Speicherinhalt auf einen vorgegebenen Analogwert
einstellt oder durch Steuerbefehle verstellt werden kann. Diese Forderung läßt sich in vorteilhafter Weise
dadurch erfüllen, daß die Logik-Schaltung ihren UND-Gliedern nachgeordnet zwei ODER-Glieder
enthält, die mit ihrem jeweils einen Eingang an den Ausgang der vorgeordneten UND-Glieder und mit
ihrem jeweils anderen Eingang an den Ausgang jeweils eines weiteren UND-Gliedes angeschlossen sind, und
daß die jeweils einen Eingänge der weiteren UND-Glieder
gemeinsam über einen Inverter mit dem Steuereingang und die jeweils anderen Eingänge der weiteren
UND-Glieder über jeweils eine Schalteinrichtung mit einer Anordnung zur inkrementalen Veränderung des
gespeicherten analogen Signals verbunden sind. 6S
Für die den beiden Frequenzteilern nachgeordnete Phasenvergleich-Anordnung wird ein Schaltungsaufbau
als vorteilhaft angesehen, der eine bistabile Kippstufe enthält, die mit ihren Eingängen an die Ausgänge der
Frequenzteiler angeschlossen ist, und ein Filter aufweist, das der bistabilen Kippstufe nachgeordnet ist; der
Ausgang des Filters ist mit dem einen Eingang des Komparators verbunden.
Um eine Schaltungsanordnung nach der Erfindung mit einer schnellen Nachführung des Augangssignals
nach dem Eingangssignal zu erreichen, ist an einen Eingang des Komparators in vorteilhafter Weise eine
Integrationsanordnung angeschlossen, die beim Auftreten eines Ausgangssignals an dem einen Frequenzteiler
über eine bistabile Kippstufe an eine Referenzspannungsquelle angeschlossen wird; der Ausgang des
Komparators ist einerseits mit einem weiteren Eingang der bistabilen Kippstufe und andererseits mit jeweils
einem Eingang zweier weiterer biitabiler Kippstufen verbunden, deren jeweils andere Eingänge gemeinsam
an den Ausgang des anderen Frequenzteilers angeschlossen sind, und einander entsprechende Ausgänge
der bistabilen Kippstufe?! sind an jeweils einer. Eingang
der UND-Glieder der Logik-Schaltung angeschlossen.
Zur Erläuterung der Erfindung ist in F i g. 1 ein Ausfühningsbeispiel mit einem an den Ausgang der
Phasenvergleich-Anordnung angeschlossenen Komparator dargestellt und in Fig.2 Diagramme zur
Erläuterung der Wirkungsweise wiedergegeben. In F i g. 3 ist ein weiteres Ausführungsbeispiel mit schneller
wirkender Nachführung dargestellt, upd in F i g. 4 sind
Diagramme zur Erläuterung der Wirkungsweise der Schaltungsanordnung nach F i g. 3 gezeigt
Die Schaltungsanordnung nach F i g. 1 enthält zwei Frequenzteiler 1 und 2 mit gleichem Teilerverhältnis, an
deren Eingänge 3 und 4 die Ausgänge von jeweils einem UND-Glied 5 und 6 als Logik-Glied angeschlossen sind.
Die jeweils einen Eingänge 7 und 8 der UND-Glieder S und 6 sind an den Ausgang 9 eines Taktgebers 10
angeschlossen; der andere Eingang 11 des UND-Gliedes 5 ist an einen Ausgang 12 eines Nachführungsnetzwerkes
13 angeschlossen, während der andere Eingang 14 des UND-Gliedes 6 mit dem Ausgang 15 des
Nachführungsnetzwerkes 13 verbunden ist
Die Ausgänge 16 und 17 der Frequenzteiler 1 und 2 sind über jeweils einen Koppelkondensator 18 bzw. 19
an eine bistabile Kippstufe 2C angeschlossen, der ein
Filter 21 nachgeordnet ist Der Ausgang 22 des Filters 21 ist mit dem Ausgang der Schaltungsanordnung
identisch.
Der Ausgang des Filters 21 ist außerdem mit einem Eingang 23 des Nachführungsnetzwerkes 13 bzw. mit
einem Eingang eines Komparators 24 dieses Netzwerkes verbunden. Ein weiterer Eingang 25 des Nachführungsnetzwerkes
13, der mit einem weiteren Eingang des Komparators 24 identisch ist, ist mit einer
Eingangsklemme % verbunden, an d?r das zu speichernde analoge elektrische Signal ansteht
Dem Komparator 24 des Nachführungsnetzwerkes 13 ist eine Logik-Schaltung 27 nachgeordnet, die zwei
UND-Glieder 28 < ,id 29 enthält Der eine Eingang 30
des UND-Gliedes 28 ist mit dem Ausgang 31 des Komparators 24 verbunden, während der entsprechende
Eingang 33 des anderen UND-Gliedes 29 mit dem Ausgang 32 des Komparators 28 verbunden ist Die
jeweils anderen Eingänge 34 und 35 der UND-Glieder 28 und 29 sind un einen Steuereingang 36 der
Logik-Schaltung 27 geführt.
Den UND-Gliedern 28 und 29 ist in der Logik-Schaltung 27 jeweils ein ODER-Glied 37 und 38 nachgeordnet,
deren nicht mit den Ausgängen der UND-Glieder
28 und 29 verbundenen Eingänge 39 und 40 an Ausgänge zweier weiterer UND-Glieder 41 und 42
angeschlossen sind, jeweils einander entsprechende Eingänge der wei'oren UND-Glieder 41 und 42 sind
über einen Inverter 43 mit dem Steuereingang 36 der Logik-Schaltung 27 verbunden; die jeweils anderen
Eingänge der weiteren UND-Glieder 41 und 42 sind über jeweils eine in der Figur nur schematisch
dargestellte Schalteinrichtung 44 und 45 an eine Schaltungsanordnung 46 zur inkrementalen Veränderung
des gespeicherten analogen Signals angeschlossen.
Die Schaltungsanordnung nach Fig. I arbeitet in folgender Weise:
Im Schaltzustand »Nachführen« der Schaltungsanordnung
wird ständig dafür gesorgt daß die am Ausgang 22 der Schaltungsanordnung gebildete analoge
Größe dem am Eingang 26 anstehenden Signal entspricht. Zu diesem Zwecke wird die Meßgröße am
Ausgang 22 in dem Komparator 24 ständig mit dem
Signal am Eingang 26 verglichen. Da im Schaltzustand »Nachführen« am Steuereingang 36 ein »High«-Signal
ansteht, und sich bei einer Differenz zwischen Ausgangsgröße unu Eingangsgröße einer angenommenen
Polarität am Ausgang des !Comparators 24 ebenfalls ein »High«-Signal einstellt, ergibt sich auch am Ausgang
des UND-Gliedes 29 ein »High«-Signal. Entsprechend tritt auch am Ausgang des ODER-Gliedes 38 ein
»High«-Signal auf, so daß das UND-Glied S geöffnet bleibt; von dem Taktgeber 10 können also ungehindert
Impulse in den Frequenzteiler 1 eingezählt werden.
Aufgrund des zweiten Ausganges 31 des Komparators 24 steht an diesen Ausgang des Kornparators 24 ein
»Low«-Signal an, das auch am Ausgang des ODER-Gliedes 37 auftritt. Das UND-Glied 6 wird demzufolge
kurzzeitig gesperrt, so daß beispielsweise ein einziger Impuls des Taktgebers 10 nicht in den Frequenzteiler 2
einlaufen kann; dies ist in Diagramm a der Fig.2
gezeigt Durch den einen fehlenden Impuls des Frequenzteilers 2 tritt eine Änderung der Phasenverschiebung
Ti auf T2 zwischen den Ausgangsimpulsen des
Frequenzteilers 1, wie sie in dem Diagramm fr der F i g. 2 dargestellt sind, und den Ausgangsimpulsen des
Frequenzteilers 2 nach Diagramm c der F i g. 2 ein. Dementsprechend wird mittels der Kippstufe 20 und
dem Filter 21 ein entsprechend verändertes analoges Signal am Ausgang 22 erzeugt, so daß dann das Signal
am Ausgang 22 mit dem Signal am Eingang 26 übereinstimmt
Hat umgekehrt die Differenz zwischen dem Signal am Ausgang 22 und dem analogen Signal an der
Eingangsklemm* 26 entgegengesetzte Polarität dann wird — wie leicht anhand der Logik-Schaltung 27
erkennbar ist — kurzzeitig das UND-Glied 5 gesperrt, so daß dann ein oder mehrere Impulse des Taktgebers
10 nicht in den Frequenzteiler 1 einlaufen können, was zu einer Phasenverschiebung der Ausgangssignale der
Frequenzteiler 1 und 2 in anderer Richtung führt; es ergibt sich eine dementsprechende Änderung des
Signals am Ausgang 22.
Um eine befriedigende Arbeitsweise der Schaltungsanordnung zu erreichen, ist es beispielsweise zweckmäßig,
einen Komparator mit Zeitverhalten zu verwenden.
Wenn das analoge elektrische Signal am Eingang 26 gespeichert werden soll, dann wird die Schaltungsanordnung
in den Zustand »Speichern« dadurch gebracht daß auf den Steuereingang 36 der Logik-Schaitung ein
»Low«-Signal gegeben wird Dadurch wird der Komparator
24 unwirksam gemacht Ober den Inverter 43 liegt bereits »High«-Signal an jeweils einem Eingang der
UND-Glieder 41 bzw. 42 an. Gleichzeitig muß auch an den beiden anderen Eingängen dieser UND-Glieder
»High«Signal anstehen, wenn nicht durch die Schaltungsanordnung 46 die Phasendifferenz der beiden
Frequenzteiler inkremental verstellt werden soll. Am Ausgang der Logik-Schaltung 27 treten dann jeweils
»High«-Signale auf; die UND-Glieder 5 und 6 sind ständig geöffnet. In die Frequenzteiler 1 und 2 werden
ίο daher alle Impulse des Taktgebers 10 eingezählt,
wodurch keine Änderung der Phasenlage der Ausgangsimpulse der Frequenzteiler 1 und 2 eintreten kann; die
Größe am Ausgang 22 bleibt daher konstant und stellt den gespeicherten Wert des analogen Signals am
Die Schaltungsanordnung nach Fig.3 enthält ebenfalls
zwei Frequenzteiler 50 und 51 mit gleichem Teilerverhältnis, denen jeweils wiederum ein UND-Giied
52 und 53 vorgeordnet ist. jeweils ein Eingang 54 bzw. 55 der UND-Glieder 52 und 53 ist gemeinsam mit
einem Taktgeber 56 verbunden. Die jeweils anderen Eingänge 57 und 58 sind — wie im Zusammenhang mit
der Fig. 1 bereits ausführlich erläutert — mit einer Logik-Schaltung 78 verbunden, die in ihrem Aufbau der
in Fig. 1 beschriebenen entspricht. An die Logik-Schaltung 78 ist wiederum eine Schaltungsanordnung zur
inkrementalen Veränderung des gespeicherten Signals angesl.'-tlossen.
sind genau wie bereits in Fig. 1 erläutert an eine Kippstufe 61 mit t;achgeordnetei.i Filter 62 angeschlossen.
Am Ausgang 63 entsteht demzufolge wiederum ein analoges Signal, das dem zu speichernden analogen
Signal entspricht.
Der Ausgang 59 des Frequenzteilers 50 ist außerdem mit einem Eingang einer bistabilen Kippstufe 64
verbunden, deren einer Ausgang eine elektronische Schalteinrichtung 65 steuert Über diese elektronische
Schalteinrich'ung 65 wird eine nicht dargestellte Referenzspaiinungsquelle an tint Integrationsanordnung
66 angeschlossen. An den Ausgang der Integrationsanordnung 66 ist ein Eingang 67 eines Komparators
68 angeschlossen: der andere Eingang 69 des Komparators 68 ist mit einer Eingangsklemme 70 der
«5 Schaltungsanordnung verbunden. Ober diese Eingangsklemme 70 wird der Schaltungsanordnung das zu
speichernde elektrische Signal zugeführt
Der Ausgang 71 des Komparators 68 ist mit einem weiteren Eingang 72 der bistabilen Kippstufe 64
so verbunden, deren anderer Ausgang zur Steuerung eines weiteren elektronischen Schalters 73 zur Rücksiczung
der Integrationsanordnung 66 dient Ferner ist der Ausgang 71 des Komparators 68 mit dem Eingängen
zweier weiterer bistabiler Kippstufen 74 und 75 verbunden, deren jeweils andere Eingänge gemeinsam
an den Ausgang 60 des Frequenzteilers 51 angeschlossen sind. Jeweils einander entsprechende Ausgänge der
weiteren bistabilen Kippstufen 74 und 75 sind an Eingänge 76 und 77 der Logik-Schaltung 78 mit
6C zugeordneter Schaltungsanordnung 79 zur inkrementalen Veränderung des gespeicherten Signals angeschlossen.
Zur Erläuterung der Wirkungsweise der Schaltungsanordnung nach Fig.3 werden die Diagramme nach
Fig.4 herangezogen. In den Diagrammen e und /der
F i g. 4 sind jeweils über der Zeit die Ausgangsimpuise
des Frequenzteilers 50 (Diagramm ejund des Frequenzteilers
51 (Diagramm ^dargestellt Man erkennt, daß die
Ausgangsimpulse der beider) frequenzteiler 50 und 51
zunächst eine Phasenverschiebung η hatten. Beim
Auftreten des ersten Ausgangsimpulses des Frequenzteilers
50 wird über die bistabile Kippstufe 64 und den elektronischen Schalter 65 mit der Integration in der
Integrationsanordnung 66 begonnen, wodurch die A'v-gangsspannung der Integrationsanordnung 66 nach
dem Diagramm g linear ansteigt. Wenn die Ausgangsgröße der Integrationsanordnung 6f>
den Wert des analogen Signals am Eingang 70 erreicht, wird vom Komparator 68 an seinem Ausgang 71 ein Signal
erzeugt, das in dem Diagramm h dargestellt ist. Durch dieses Signal werden die beiden weiteren Kippstufen 74
und 75 derart gesteuert, daß über die Logik-Schaltung 78 das UND-Glied 52 gesperrt wird. Diese Sperrung
wird aufgehoben, wenn am Ausgang 60 des Frequenzteilers 5t der erste Impuls auftritt, der über den anderen
Hingang Her weiteren bistabilen Kippstufe 74 iiu:c
zurücksetzt und damit das UND-Glied 52 wieder öffnet. Während des kurzzeitig geschlossenen Zustandes des
UND-Gliedes 52 ist in dem Frequenzteiler 50 beispielsweise ein Impuls des Taktgebers 56 im
Vergleich zu dem Frequenzteiler 51 nicht eingezählt worden, so daß sich die Phasenverschiebung zwischen
den nächstfolgenden Ausgangsimpulsen der Frequenzteiler 50 und 51 auf den Wert Γ4 verringert hat. Bei
dieser Phasenverschiebung verursacht der zweite Ausgangsimpuls des Frequenzteilers 50 im Zusammenhang
mit dem zweiten Ausgangsimpuls des Frequenzteiler. 51 kein Ausgangssignal des Komparators 68, so daß
beide UND-Glieder 52 und 53 geöffnet bleiben; die Phasenlage der Ausgangssignalc der beiden Frequenzteiler
50 und 51 wird nicht geändert und am Ausgang 63 der Schaltungsanordnung bleibt das Signal erhalten,
weil sich das analoge Signal am Eingang 70 nicht verändert hat.
Ändert sich das Signal am Eingang 70, wie es im zweiten Teil des Diagramms ^dargestellt ist, dann wird
durch das Ausgangssignal des Frequenzteilers 51 über die Logik-Schaltung 78 das UND-Glied 53 gesperrt.
Diese Sperrung hält so lange an, bis infolge der wieder vorgenommenen Integration in der Integrationsanordnung
66 bei Gleichheit von Signal am Eingang 70 und Ausgangssignal der Integrationsanordnung 66 von dem
to Komparator 68 ein Signal erzeugt wird. Durch dieses Signal wird die weitere bistabile Kippstufe 75 wieder
zurückgestellt, wodurch das UND-Glied 53 wieder geöffnet wird.
Durch die im Vergleich zum Frequenzteiler 50 dem Frequenzteiler 51 zugeführte geringere Zahl von
Impulsen des Taktgebers 56 ist die Phasenlage der Ausgangssignale entsprechend verändert worden, so
vorher; dieses Signal am Ausgang 63 entspricht in seiner
μ Höhe dem an der Eingangsklemme 70 der Schaltungsanordnung.
Wie im Zusammenhang mit der Fig. I bereits ausführlich erläutert, kann durch entsprechende Beaufschlagung
des Steuereinganges 80 der Logik-Schaltung 78 vom Schaltzustand »Machführen« auf den Schaltzustand
»Speichern« umgeschaltet werden. Ebenfalls kann mittels der Schaltungsanordnung 79 zur inkrementalen
Veränderung im Speicherbetrieb der gespeicherte Wert im Bedarfsfalle verändert werden.
Mit der Erfindung wird eine Schaltungsanordnung zum Speichern eines analogen elektrischen Signals
vorgeschlagen, die sich mit verhältnismäßig wenig Aufwand herstellen läßt und den Vorteil aufweist, daß
der gespeicherte Wert bei geeigneten Vorkehrungen über unbegrenzte Zeit gehalten werden kann.
Hierzu 2 ninlt Zeichnunpen
Claims (7)
1. Schaltungsanordnung zum digitalen Speichern eines analogen elektrischen Signals, in der eine
Schwingung erzeugt wird, deren durch einen Taktgeber gerastertes Impuls-Tastverhältnis dem zu
speichernden Signalwert entspricht und in der ausgangsseitig mittels eines Filters wiederum das
analoge Signal gewonnen wird, dadurch gekennzeichnet, daß zwei Frequenzteiler (1, 2)
mit gleichem Teilerverhältnis vorhanden sind, an deren Eingänge (3,4) über jeweils ein Logik-Glied
(5, 6) ein einziger Taktgeber (10) und an deren Ausgänge (16,17) eine Phasenvergleich-Anordnung
(20,21) angeschlossen ist, daß den beiden Frequenzteilern
(1, 2) ein Nachführungsnetzwerk (13) mit einem Komparator (24) nachgeordnet ist, der aus
dem zu speichernden analogen Signal und eihcm in Abhängigkeit von der Phasendifferenz der AusgangssigBaie
der Frequenzteiler (1» 2) gebildeten Signal an seinem Ausgang (32) ein Vergleichssignal
erzeugt, und daß an den Ausgang (32) des !Comparators (24) eine Logik-Schaltung (27) des
Nachführungsnetzwerkes (13) angeschlossen ist, die im Schaltzustand »Nachführen« auf das Vergleichssignal hin die ihr nachgeordneten Logik-Glieder (5,
6) öffnet oder sperrt und im Schaltzustand »Speichern« mittels eines Ober einen Steuereingang
(36) der Logik-Schaltung (27) zugeführten Steuersignale die Logik-Glieder (5, 6) derart steuert, daß
unter Speicnerung des analogen Signals in die beiden Frequenzteile,· (1,2)c<ne gleiche Anzahl von
Impulsen pro Zeiteinheit eingezahlt werden.
2. Schaltungsanordnung nach Anspruch !,dadurch
gekennzeichnet, daß die Logik-Glieder UND-Glieder sind, mit denen Impulse des Taktgebers für den
einen oder den anderen Frequenzteiler ausblendbar sind.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Logik-Glieder ODER-Glieder
sind, fiber die Zusatzimpulse des Taktgebers dem einen oder dem anderen Frequenzteiler hinzufügbar
sind.
4. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die
Logik-Schaltung zwei UND-Glieder (28,29) enthält, die ausgangsseitig mit dem jeweils einen Eingang
der Logik-Glieder (S, 6) verbunden sind und mit ihrem jeweils einen Eingang (34,35) gemeinsam an
den Steuereingang (36) und mit ihrem jeweils anderen Eingang (30,33) mit den Ausgängen (31,32)
des (Comparators (24) verbunden sind
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Logik-Schaltung ihren
UND-Gliedern (28, 33) nachgeordnet zwei ODER-Glieder (37,38) enthält, die mit ihrem jeweils einen
Eingang an den Ausgang der vorgeordneten UND-Glieder (28,33) und mit ihrem jeweils anderen
Eingang (39, 40) an den Ausgang jeweils eines weiteren UND-Gliedes (41,42) angeschlossen sind,
und daß die jeweils einen Eingänge der weiteren UND-Glieder (41, 42) gemeinsam über einen
Inverter (43) mit dem Steuereingang (36) und die jeweils anderen Eingänge der weiteren UND-Glieder
(41, 42) über jeweils eine Schalteinrichtung (44, 4S) mit einer Anordnung (46) zur inkrementalen
Veränderung des gespeicherten analogen Signals verbunden ist (F i g. I).
6. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die
Phasenvergleich-Anordnung eine bistabile Kippstufe (20) enthält, die mit ihren Eingängen an die
Aasgänge (16, 17) der Frequenzteiler (1, 2)
angeschlossen ist, und ein Filter (21) aufweist, das der
bistabilen Kippstufe (20) nachgeordnei ist, und daß
der Ausgang (22) des Filters (21) mit dem einen Eingang (23) des !Compensators (24) verbunden ist
(Fig-1).
7. Schallungsanordnung nach einem der Ansprüche
1 bis 5, dadurch gekennzeichnet, daß an einem Eingang (67) des Korn para tors (68) eine Integrationsanordnung
(66) angeschlossen ist, die beim Auftreten eines Ausgangssignals an dem einen
Frequenzteiler (50) über eine bistabile Kippstufe (64)
an eine Referenzspannungsquelle angeschlossen wird, daß der Ausgang (71) des !Comparators (68)
einerseits mit einem weiteren Eingang (72) der bistabilen Kippstufe (64) und andererseits mit jeweils
einem Eingang zweier weiterer bistabiler Kippstufen (74, 75) verbunden ist, deren jeweils andere
Eingänge gemeinsam an den Ausgang (60) des anderen Frequenzteilers (51) angeschlossen sind,
und daß einander entsprechende Ausgänge der weiteren bis tar ilen Kippstufen (74, 75) an jeweils
einen Eingang der UND-Glieder der Logik-Schaltung (78) angeschlossen sind (F i g. 3).
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2507655A DE2507655C3 (de) | 1975-02-20 | 1975-02-20 | Schaltungsanordnung zum Speichern eines analogen elektrischen Signals |
NL7600548A NL7600548A (nl) | 1975-02-20 | 1976-01-20 | Schakeling voor het registreren van een analoog elektrisch signaal. |
FR7601435A FR2301895A1 (fr) | 1975-02-20 | 1976-01-20 | Montage pour la memorisation d'un signal electrique analogique |
SE7601275A SE404451B (sv) | 1975-02-20 | 1976-02-05 | Kopplingsanordning for lagring av en analog elektrisk signal |
IT20064/76A IT1055196B (it) | 1975-02-20 | 1976-02-11 | Dispositione circuitale per memorizzare un segnale elettrico analogico |
JP51017437A JPS51108555A (de) | 1975-02-20 | 1976-02-19 | |
US05/659,522 US4019146A (en) | 1975-02-20 | 1976-02-19 | Circuit arrangement for storing an electrical analog signal |
GB6498/76A GB1509134A (en) | 1975-02-20 | 1976-02-19 | Circuit arrangements for producing analogue signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2507655A DE2507655C3 (de) | 1975-02-20 | 1975-02-20 | Schaltungsanordnung zum Speichern eines analogen elektrischen Signals |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2507655A1 DE2507655A1 (de) | 1976-09-02 |
DE2507655B2 true DE2507655B2 (de) | 1979-03-15 |
DE2507655C3 DE2507655C3 (de) | 1979-11-15 |
Family
ID=5939520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2507655A Expired DE2507655C3 (de) | 1975-02-20 | 1975-02-20 | Schaltungsanordnung zum Speichern eines analogen elektrischen Signals |
Country Status (8)
Country | Link |
---|---|
US (1) | US4019146A (de) |
JP (1) | JPS51108555A (de) |
DE (1) | DE2507655C3 (de) |
FR (1) | FR2301895A1 (de) |
GB (1) | GB1509134A (de) |
IT (1) | IT1055196B (de) |
NL (1) | NL7600548A (de) |
SE (1) | SE404451B (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2622847A1 (de) * | 1976-05-19 | 1977-12-08 | Siemens Ag | Schaltungsanordnung zum erzeugen und speichern eines mit stellsignalen veraenderbaren analogen elektrischen signals |
US4213134A (en) * | 1979-02-26 | 1980-07-15 | The University Of Akron | Circuit and method for the recorder display of high frequency periodic signals |
JPS5826398A (ja) * | 1981-08-10 | 1983-02-16 | Yokogawa Hokushin Electric Corp | メモリ回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3263066A (en) * | 1962-05-31 | 1966-07-26 | Gen Electric | Hybrid digital-analog circuit |
US3534273A (en) * | 1967-12-18 | 1970-10-13 | Bell Telephone Labor Inc | Automatic threshold level selection and eye tracking in digital transmission systems |
JPS5417393B2 (de) * | 1973-04-25 | 1979-06-29 |
-
1975
- 1975-02-20 DE DE2507655A patent/DE2507655C3/de not_active Expired
-
1976
- 1976-01-20 NL NL7600548A patent/NL7600548A/xx not_active Application Discontinuation
- 1976-01-20 FR FR7601435A patent/FR2301895A1/fr not_active Withdrawn
- 1976-02-05 SE SE7601275A patent/SE404451B/xx unknown
- 1976-02-11 IT IT20064/76A patent/IT1055196B/it active
- 1976-02-19 JP JP51017437A patent/JPS51108555A/ja active Pending
- 1976-02-19 US US05/659,522 patent/US4019146A/en not_active Expired - Lifetime
- 1976-02-19 GB GB6498/76A patent/GB1509134A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US4019146A (en) | 1977-04-19 |
SE404451B (sv) | 1978-10-02 |
FR2301895A1 (fr) | 1976-09-17 |
SE7601275L (sv) | 1976-08-23 |
JPS51108555A (de) | 1976-09-25 |
GB1509134A (en) | 1978-04-26 |
NL7600548A (nl) | 1976-08-24 |
IT1055196B (it) | 1981-12-21 |
DE2507655A1 (de) | 1976-09-02 |
DE2507655C3 (de) | 1979-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1279093B (de) | Multistabiles Schaltelement und Vorrichtung zu seiner Ansteuerung und Anregung | |
DE2164007C3 (de) | Schaltung zur digitalen Frequenzeinstellung eines in seiner Frequenz geregelten Oszillators | |
DE2428495A1 (de) | Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren | |
DE2400394B2 (de) | Schaltungsanordnung zur digitalen Frequenzteilung | |
DE2364866C2 (de) | Automatischer Belichtungszeitsteuerstromkreis | |
DE3115612A1 (de) | Steuersatz fuer einen wechselrichter | |
DE3212453C2 (de) | ||
EP0360349B1 (de) | Digitaler Frequenzgenerator | |
DE2739846B2 (de) | Anordnung zum Führen der Drehzahl eines oder mehrerer Folgemotoren in Abhängigkeit von der Pulsfrequenz eines Führungspulsfrequenzgebers | |
DE2633471C2 (de) | Einstellbare Schaltungsanordnung für eine elektronische Uhr | |
DE2507655B2 (de) | Schaltungsanordnung zum Speichern eines analogen elektrischen Signals | |
DE2205364B2 (de) | Digital-Analogwandler | |
DE2209385C2 (de) | Frequenzgenerator für die Erzeugung stabiler Frequenzen | |
DE2461501C2 (de) | Steuereinrichtung für einen impulsbreitenmodulierten Stromrichter | |
DE2748927A1 (de) | Verfahren und anordnung zur regelung der einem verbraucher zugefuehrten elektrischen leistung mittels steuerbarer halbleiterelemente | |
DE1292183B (de) | Schaltungsanordnung zur Phasenkorrektur von von einem Taktgeber abgegebenen Signalen durch impulsfoermige Steuersignale | |
DE2805051C2 (de) | Phasenvergleichs-Schaltanordnung | |
DE2430104B2 (de) | Numerisch arbeitende Programmsteuerung | |
DE1037730B (de) | Elektrischer Vergleicher | |
DE1260523B (de) | Schaltungsanordnung zur Phasensynchronisation einer Rechteckspannung mit einer steuernden Wechselspannung | |
DE2100747B2 (de) | Anordnung zur digitalen Geschwindigkeitsregelung zur Aufrechterhaltung einer gewählten konstanten Geschwindigkeit eines Kraftfahrzeuges | |
DE2940858C2 (de) | Verfahren zum kombinierten Nachregeln der Frequenz und Phase eines plesiochron arbeitenden Oszillators | |
DE1084763B (de) | Anordnung zur Ableitung von Impulsgruppen aus einer Hauptimpulsfolge | |
DE2342224A1 (de) | Schaltungsanordnung zur beschleunigung und/oder bremsung der geschwindigkeit eines motors | |
DE1293216B (de) | Schaltungsanordnung zum Steuern eines in einem Digital/Analog-Umsetzer verwendeten Binaerzaehlers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BI | Miscellaneous see part 2 | ||
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |