DE2310268A1 - Frequenzteiler - Google Patents

Frequenzteiler

Info

Publication number
DE2310268A1
DE2310268A1 DE19732310268 DE2310268A DE2310268A1 DE 2310268 A1 DE2310268 A1 DE 2310268A1 DE 19732310268 DE19732310268 DE 19732310268 DE 2310268 A DE2310268 A DE 2310268A DE 2310268 A1 DE2310268 A1 DE 2310268A1
Authority
DE
Germany
Prior art keywords
divider
output
frequency
division ratio
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19732310268
Other languages
English (en)
Inventor
Maurice Ernest Leopol Marchand
Jean Pierre Margala
Christian Henri Petitjean
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Standard Electric Corp
Original Assignee
International Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Standard Electric Corp filed Critical International Standard Electric Corp
Publication of DE2310268A1 publication Critical patent/DE2310268A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Patentanwalt *v **v w
7 Stuttgart 30 Kurze Straße 8
CH. Petitjean - M.E. L. Marchand - J. P. Margala 3-2-1
INTERNATIONAL STANDARD ELECTRIC CORPORATION, NEW YORK
Frequenzteiler
Die Erfindung betrifft einen Frequenzteiler zur Teilung einer Eingangsfrequenz F durch eine beliebig einstellbare positive ganze Zahl k. q oder (k+l).q bestehend aus der Reihenschaltung eines ersten auf das Teilungsverhältnis k oder (k+1) einstellbaren Teilers und eines zweiten auf das Teilungsverhältnis q einstellbaren Teilers.
Frequenzteiler benötigt man heute insbesondere für sogenannte Frequenzaufbereitungsschaltungen, die im englischen Sprachbereich Synthesizer genannt werden. Mit einer derartigen Frequenzaufbereitungsschaltung kann man eine von vielen vorgegebenen stabilen
vo/st
26.2.1973 -2-
309837/1084
CH. Petitjean 3-2-1 - 2 -
Einzelfrequenzen erzeugen, wobei die Einzelfrequenzen Vielfache einer Bezugsfrequenz sind, die ein hochstabiler Generator, bei spielsweise ein Quarzgenerator, erzeugt.
Die Frequenzen werden dabei meist mittels eines spannungsgesteuerten Oszillators (VCO) erzeugt, der eine Frequenz F liefert, die in einem Teiler mit einstellbarem Teilungsverhälsnis N geteilt
F
wird. Das Signal mit der Frequenz — wird bezüglich der Frequenz und der Phase mit dem Signal einer Bezugsfrequenz f verglichen. Hierzu dienen zwei Vergleichs einrichtungen, deren Ausgangs spannungen dem VCO zugeführt werden, so daß die erzeugte Frequenz auf dem Wert F = N. f eingestellt wird. Die erste Ausgangsspannung dient dabei zur Grobeinstellung und die zweite Ausgangs spannung zur Feineinstellung, die die Synchronisation sicherstellt.
Es ist wichtig, daß Frequenzaufbereitungsschaltungen reine Frequenzen ohne jegliche Störanteile erzeugen. Diese Forderung ist besonders bei Frequenzaufbereitungsschaltungen wichtig, die in Funknavigation * systemen verwendet werden. Beim TACAN-Funknavigationssystem enthält das Bordgerät einen Synthesizer, der mit einer Sende-/ Empfangseinrichtung verbunden ist. Der Synthesizer dient dabei zur Erzeugung der Sendefrequenz und zur Erzeugung der Oszillator frequenz für den Empfangs teil. In diesem Falle sind absolut reine Frequenzen erforderlich, um zu vermeiden, daß Störsignale der Oszillatorfrequenz fälschlicherweise als Empfangs signale gewertet werden.
Aus diesem Grunde kann man keine Frequenzvervielfacherketten ver-
-3-
309837/1084
CH. Petitjean 3-2-1 -3-
wenden, da sich bei diesen stets das Nutz-/Störsignalverhältnis ändert.
Die vorstehenden Ausführungen zeigen, daß eine Teilung ausgehend von der Höchstfrequenz erfolgen muß, um Vervielfacherstufen zu vermeiden.
Die Frequenzen, die in einem Bordnavigationsgerät verwendet werden, liegen in einem bestimmten Frequenzbereich, der in Kanälen mit gleichem Abstand aufgeteilt ist, Bezeichnet man mit fc den Kanalabstand, dann ist die Frequenz
f = _£ . r ρ
wobei ρ eine ganze Zahl ist.
Alle Kanäle innerhalb des Frequenzbereiches erhält man durch Ändern von N zwischen den Werten N bis N . Hierzu verwendet man einen einstellbaren Teiler.
Der Teiler besteht aus digitalen integrierten Schaltkreisen, die nur im Bereich unter 100 MHz zufriedenstellend arbeiten. Man kann daher aus technologischen Gründen die vom VCO gelieferte Frequenz nicht direkt dem Teiler zuführen, sondern man muß einen ersten Teiler vorsehen, der durch eine feste Zahl D teilt, dessen Ausgangssignal das Eingangssignal des einstellbaren Teilers ist. In
c c
diesem Falle ist f nicht mehr = , sondern ———.
r ρ p. D
Beispielsweise ergeben sich für einen Synthesizer für ein Bordnavigationsgerät, das im Frequenzbereich von 225 bis 400 MHz bei einem
-4-
09837/108Ä
CH. Petitjean 3-2-1 - 4 -
Kanalabstand f von 12. 5 kHz mit ρ = 1 und D = 4 die folgenden Werte:
f
r
3125 Hz
N1 - 9864
N2 = 16863.
Man bemerkt, daß f relativ nieder ist, woraus sich verschiedene Nächteile ergeben:
- bei Bordgeräten können Schwingungen um 3 kHz auftreten, wodurch sich eine sehr schwierige Steuerung des VCO ergibt;
- die Bezugsfrequenz liegt zu nahe beim verwendeten Niederfrequenz-'band;
- die Re gel zeitkonstante von VCO ist =—r—, d. h. im Beispiel 0, 3 ms.
r Ein derartiger Wert ist zu groß.
Es ist daher die Aufgabe der Erfindung, einen Frequenzteiler mit einstellbarem Teilungsverhältnis anzugeben, bei dem die Bezugsfrequenz wesentlich höher als bei bekannten Frequenzteilern ist, gleicher Kanalabstand vorausgesetzt.
Zur Klarstellung wird darauf hingewiesen, daß im folgenden f der Kanalabstand nach der Teilung durch die feste Zahl D ist. Unter dieser Voraussetzung ist bei bekannten Synthesizer f = f , wobei bei der Erfindung f wesentlich höher als f ist. F bedeutet die durch D geteilte Frequenz des VCO.
-5-
3 0 9837/10 8U
Bei bekannten Systemen ist das Teilungsverhältnis N eine ganze
C C
Zahl. Ebenso ist die Beziehung zwischen f und — =— gegeben,
r wobei ρ eine ganze Zahl ist, die aus den angegebenen Gründen üblicherweise gleich 1 gewählt wi rd.
Für einen gegebenen Kanal kann man die Beziehung F - N. f auch in
N r
der Form F = j . n/n.,, f schreiben, wobei η und n, ganze
n/n 'Ir 1 6
Zahlen und η größer als η ist.
Bezeichnet man das Teil - Teilungsverhältnis—j mit N'und
n/nx
ist f' die neue Bezugsfrequenz n/n .f größer als f , dann kann man schreiben F = N '. f'
Die neue Vergleichsfrequenz f' ergibt sich aus dem Kanalabstand f aus der Gleichung
- η
f = f .—
r c η
Bei der Erfindung sind Mittel vorgesehen, mit denen das ganzteilige Teilungsverhältnis N durch ein kleineres Teil - Teilungsverhältnis
/ nl
N durch ein kleineres Teil - Teilungsverhältnis N'= N.— ersetzt
Die oben angegebene Aufgabe wird erfindungs gemäß dadurch gelöst, daß zur Teilung der Eingangsfrequenz F mit einer Zahl N', die auch nicht ganzzahlig sein kann, der erste Teiler und der zweite Teiler mit einem dritten Teiler, dessen Teilungsverhältnis Aq beträgt, wobei
Δ q eine ganze Zahl klein gegen q ist, und mit einem vierten Teiler, dessen Teilungsverhältnis η beträgt, so zusammengeschaltet sind,
-6-
309837/1084
CH. Petitjean 3-2-1 - 6 -
daß aus je N = —.N' Eingangsimpulsen η Folgen , bestehend aus η langen Impulsfolgen mit (k. q+Δ}) Impulsen und (n-1) kurze Impulsfolgen mit k. q Impulsen, gebildet werden, wobei das Ausgangssignal des dritten Teilers die Umschaltung des ersten Teilers von (k+1) auf k bewirkt, derart, daß
H1
N' =k. q+jp-. A q (B)
Die letztgenannte Gleichung wird mit (B) bezeichnet. Sie wird aus folgender Gleichung hergeleitet:
N '=N.n /n=n /n(kq+Aq+n /n kq (A)
Man sieht aus der Gleichung (B), daß k. q der ganzzahlige Teil von N' und η /η. ^q der Bruchteil von N' ist. Setzt man η = 1, dann ist Aq/n die Zahl "Rechts vom Komma", wenn man N' im Zahlensystem mit der Basis η ausdrückt, vorausgesetzt, daß ^q kleiner als η ist.
Zur Erläuterung der Erfindung ist es auch nützlich, die Gleichung (A) wie folgt zu schreiben:
N'=n /n. f(k+l). Aq+k(q- AqM +(n-n )/n.kq (C).
Bei der Erfindung gelangen somit während der ersten der η langen Folgen (k+1). Aq Impulse mit der Frequenz F zum dritten Teiler und zum zweiten Teiler und jeder zählt Aq Impulse mit der Frequenz F/(k+l). Danach schaltet der erste Teiler auf das Teilungsverhält-
-7-
309837/1084
CH. Petitjean 3-2-1 - 7 -
nis k um und (q- ^qjlmpulse mit der Frequenz F/k werden im zweiten Teiler gezählt und am Ende der ersten der η langen Impulsfolgen beträgt die Anzahl der gezählten Impulse bei der Frequenz F:
(k+l}*q+k(q- Aq).
Das gleiche Ergebnis erhält man für alle η langen Impulsfolgen. Hieraus ergibt sich schließlich ein Zählstand von
n^fk+l). iq+k(q-Aq)j Impulsen.
Danach ist der dritte Teiler nicht mehr im Betrieb und der erste Teiler hat während der η kurzen Impulsfolgen das Teilungsverhältnis k, woraus sich η . k. q Impulse der Frequenz F ergeben.
Für η Folgen ist die Gesamtsumme
nl
Impulse, woraus sich im Mittel ein Zählstand gemäß Gleichung (C) ergibt, da η = n-n ist.
Weiterbildungen der Erfindung können den Unteransprüchen entnommen werden.
Die Erfindung wird nun beispielsweise anhand der Zeichnungen näher erläutert. Es zeigen:
-8-
108/,
CH. Petitjean 3-2-1 - 8 -
Fig. 1 ein Blockschaltbild des Frequenzteilers nach der Erfindung,
Fig. 2 eine Abänderung des Teilers IV nach Fig. 1, die verwendet nicht gleich 1 ist, und
Fig. 1, die verwendet wird, wenn η
Fig. 3 ein Blockschaltbild des Teilers I nach Fig. 1, dessen Teilungsverhältnis von k nach k+1 und umgekehrt umschaltbar ist.
Zur Erläuterung der Erfindung wird angenommen, daß es sich um einen Synthesizer handelt, der im Bereich von 118 bis 156 MHz bei einem Kanalabstand von 25 kHz alle 1521 Kanäle erzeugen kann.
Da die genannten Frequenzen so hoch sind, werden sie zunächst mit dem Faktor D (D = 4) geteilt, so daß der Frequenzbereich 29, 5 bis 39 MHz, bei einem Kanalabstand von f = 6, 25kHz beträgt. Erwähnt man noch η = 10 und η = 1, dann ergibt sich eine Bezugsfrequenz
r = 62, 5 kHz.
r
Betrachtet man den hundersten Kanal, dann hat dieser die Frequenz F = 29, 5+6, 25
Hieraus folgt:
F = 29, 5+6, 25. 10"3. 99 MHz = 30, 11875 MHz.
N = F/f =4819
N' = 4918xn /n=481.9
kq = 481
= 9
-9-
309837/108-i.
CH. Petitjean 3-2-1 - 9 -
Betrachtet man den einundneunzigsten Kanal, ergibt sich entsprechend:
N 4810
N' 481
kq 481
O
Dies bedeutet, daß vom ei nundneunzigsten bis zum hundersten Kanal k. q den gleichen Wert 481 hat, und daß ^q sich von O bis 9 ändert.
.ert
Für den einhuncrersten Kanal ergibt sich:
N » 4820 N' » 482 kq = 482
Hieraus ergibt sich, daß man um jede Kanalfrequenz erzeugen zu können, wie folgt vorgehen muß:
a) k = 1 wählen
b) q aus den ganzen Zahlen zwischen 475 bis 624 auswählen,
a*»s den ganzen Zahlen von 0-9 auswählen.
Fig. 1 zeigt das Blockschaltbild eines Frequenzteilers, mit dem die erwähnten Kanalfrequenzen erzeugt werden können.
Es sind vier Blöcke vorhanden, die mit I, II, III und IV bezeichnet sind. Der Block I enthält einen einstellbaren Teiler VRD mit einem
-10-
309837/108^
Teilungsverhältnis q. Der Block II enthält einen zusätzlichen Zähler mit der Zählkapazität &q. Der Block III enthält einen Vorteiler, dessen Teiltingsverhältnis entweder k oder (k+1) sein kann. Im Ausführungsbeispiel ist k=l. Der Block IV enthält einen Zähler zum Zählen von η Folgen aus η Folgen.
Im Block I sind 3 Binär/Dezimalzähler la, Ib und Ic vorhanden, von denen jeder vier Ausgänge Q hat. Die Zähler sind über Leitungen 2ab und 2bc hintereinander geschaltet. Eine Leitung 3 vom Ausgang des Vorteilers ist mit dem Eingang von la verbunden. Der Zähler la ist für die Einerstelle der Zähler Ib für die Zehnerstelle und der Zähler Ic für die Hunderterstelle der Zahl q vorgesehen.
Dem Zähler la ist ein Köder 4a zugeordnet, dessen vier Ausgänge 4 Bits für die dezimale Einerstelle der Zahl q liefern.
Vier EXCLUSIV-ODER-Schaltungen 5a arbeiten als Koinzidenz- Gatter und jeweils einer der beiden Eingänge ist mit dem Ausgang Q von la und der andere Eingang ist mit der Ausgangsleitung des Köders 4a verbunden, die der gleichen Binärstelle entspricht.
Die Ausgangsleitungen der 4 EXCLUSIV-ODER-Schaltungen 5a sind mit den 4 Eingängen einer ODER-Schaltung 6a verbunden.
Der Zähler Ib ist entsprechend mit Bauteilen 4b, 5b und 6b mit den Bauteilen 4a, 5a und 6a entsprechend verbunden, wobei die 4 Aus gänge von 4b die Bits liefern, die der dezimalen Zehnerstelle der Zahl q entsprechen.
-11-
309837/1Q84
Auf die gleiche Weise sind dem Zähler Ic Bauteile 4c, 5c und 6c zugeordnet, wobei die 4 Ausgänge von 4c die Bits für die dezimale Hunderterstelle der Zahl q liefern.
Die Ausgangsleitungen der ODER-Schaltungen 6a, 6b und 6c sind mit den Eingängen einer NICHT-ODER-Schaltung 7 verbunden, deren Ausgang mit einer Leitung 8 verbunden ist. Eine Abzweigung 8a der Leitung 8 führt zum Ausgang S und von dort zu einem nicht gezeigten Phasenvergleicher.
Die Leitung 9 führt von 8 über Abzweigungen 9a, 9b und 9c zu den Rückstelleingängen der Zähler la, Ib und Ic. Eine Abzweigung 9d der Leitung 9 führt vom Block I zum Block IV.
Zum besseren Verständnis wird daran erinnert, daß eine EXCLUSIV-ODER-Schaltung mit 2 Eingängen am Ausgang eine 11O"- liefert, wenn die beiden Eingänge denselben logischen Pegel aufweisen, und daß im umgekehrten Fall an ihrem Ausgang eine "l" auftritt.
Zur Beschreibung der Wirkungsweise des Frequenzteilers wird angenommen, daß das eingestellte Teilungsverhältnis 482 ist. In diesem Fall treten die Zahlen 4, 8 und 2, codiert an den Ausgängen der Köder 4c, 4b und 4a auf.
Nach 400 Impulsen sind die 4 Ausgänge der Schaltungen 5c im 11O"-Zustand und das Ausgangssignal der Schaltung 6c gelangt in den "θ"-Zustand. Nach 480 Impulsen gilt dasselbe für die Ausgänge der Schaltungen 5b und 6b. Nach 482 Impulsen sind auch die Ausgänge der Schaltungen 5a und 6a im "O"-Zustand. Wenn die 3 Eingänge der
-12-
3 0 9 8 3 7 / 1 0 8 !>
CH. Petitjean 3-2-1 - 12 -
NICHT-ODER-Schaltung 7 im "O"-Zustand sind, schaltet ihr Ausgang auf "l" um.
Es tritt dann ein Impuls am Ausgang S auf.· Derselbe Impuls gelangt über die Schaltung 9 und die Abzweigungen 9a, 9b und 9c zu den Zählern la, Ib und Ic und stellen diese zurück, so daß der einstellbare Teiler wieder 482 Impulse zählen kann. Außerdem löst dieser Impuls über die Leitung 9d einen Steuervorgang im Block IV aus.
Die Sonderzählschaltung im Block IV wird nun beschrieben. Im beschriebenen Ausführungsbeispiel, bei dem η = 10 und η = 1 ist, ist die Zählschaltung einfach ein Teiler 10 mit einem Teilungsverhältnis von 10, dessen Eingang mit der Abzweigung 9d der Leitung 9 und dessen Ausgang mit einer Leitung 11, die vom Block IV zum zusätzlichen Zähler im Block II führt, verbunden ist.
Auf der Leitung 11 tritt nach 10 Impulsen auf der Abzweigung 9d ein Impuls auf.
Es wird nun der zusätzliche Zähler im Block II beschrieben. Der Zähler 12 ist ein Binär-codierter Dezimal-Zähler (BCD). Ihm ist ein Köder 13 zugeordnet, dessen 4 Ausgänge die Bits entsprechend dem Wert faq liefert.
Weiter sind 4 EXCLUSIV-ODER-Schaltungen 14 vorgesehen, die als Koinzidenz-Schaltungen arbeiten. Jeweils einer der beiden Eingänge ist mit dem Ausgang Q des Zählers 12 und der andere Eingang mit der entsprechenden Binärstelle des Köders 13 verbunden. Die Ausgänge der 4 Schaltungen 14 sind mit den 4 Eingängen einer NICHT-
-13-
30983 7/108/,
ODER-Schaltung 15 verbunden.
Der Eingang R eines assymmetrischen Flip-Flops 16 ist mit dem Ausgang von 15 und der Eingang S mit der Leitung 11 verbunden. Der Ausgang Q von 16 ist über eine Leitung 17 mit dem Rückstelleingang C des Zählers 12 verbunden. Der Q-Ausgang von 16 ist außerdem mit einer Leitung 18 verbunden, die vom Block II zum Block III führt. Eine Leitung 19 vom Block III führt zum Impulseingang des Zählers 12,
Zur Beschreibung der Wirkungsweise des zusätzlichen Zählers wird angenommen, daß faq = 7 ist (N=482, 7) und daß ein Steuerimpuls von der Leitung 11 auf den S-Eingang des Flip-Flops 16 gelangt ist. Nachdem der Q-Ausgang von 16 und der Eingang C des Zählers 12 in den "l"-Zustand gelangt sind, zählt der Zähler 12 die Impulse, die ihm auf der Leitung 19 zugeführt werden. Da die Zahl q = 7 an den Ausgängen von 13 codiert ist, ist an den Ausgängen der EXCLUSIV-ODER-Schaltungen 14 eine logische "θ" vorhanden, wenn 7 Impulse im Zähler 12 gezählt wurden. Der Ausgang der NICHT-ODER-Schaltung 15 schaltet dann in den "l"-Zustand und der Impuls, der auf den R-Eingang von 16 gelangt, bewirkt, daß dessen Q-Ausgang den MO"-Zustand annimmt. Der Eingang C von 12 gelangt infolgedessen in den "O"-Zustand und der Zähler wird solange gesperrt, bis ein neuer Einschaltimpuls auf der Leitung auftritt und den Flip-Flop 16 umschaltet.
Es wird nun der Vorteiler im Block III beschrieben, wobei angenommen wird, daß das Teilungsverhältnis k gleich 1 ist, d. h. k= oder (k+l)=2. Die Impulse mit der Frequenz F, die geteilt werden
-14-
309837/1084
CH. Petitjean 3-2-1 - 14 -
sollen, gelangen vom Eingang E auf eine Leitung 20, die 2 Zweige 20a und 20b hat. Der Takteingang T eines symmetrischen JK-Flip-Flops 21 ist mit dem Zweig 20a verbunden. Am J-Eingang von 21 liegt dauernd eine logische "l" und der K-Eingang ist mit der Leitung 18 von Block II verbunden. Der Q-Ausgang von 21 ist mit einem Eingang einer UND-Schaltung 22 verbunden, deren anderer Eingang mit dem Zweig 20b verbunden ist. Der Ausgang von 22 ist mit der Leitung 19 des Blocks II verbunden.
Zur Beschreibung der Wirkungsweise des Vorteilers wird angenommen, daß der K-Eingang von 21 gerade in den "l"-Zustand gelangt ist. Bei jedem Impuls vom Eingang E ändert der Q-Ausgang des Flip-Flops seinen Zustand. Somit läßt die UND-Schaltung 22 jeweils einen von 2 Impulsen durch und der Vorteiler arbeitet als Teiler mit dem Teilungsverhältnis 2.
Wenn der K-Eingang von 21 auf "O" umgeschaltet wurde, dann ändert der Ausgang Q seinen Zustand beim Auftreten von Impulsen am Eingang E nicht mehr. Somit läßt die UND-Schaltung 22 jeden Impuls durch und der Vorteiler arbeitet mit dem Teilungs verhältnis 1.
Es wird nun die Wirkungsweise der gesamten Anordnung nach Fig. beschrieben.
Von 14 Impulsen der Frequenz F am Eingang E gelangen 7 Impulse durch die UND-Schaltung 22 und werden in den Zählern la und 12 gezählt.
Nach 7 Impulsen, die auf den Zähler 12 gelangt sind, schaltet der Ausgang der NICHT-ODER-Schaltung 15 in den "!"-Zustand, der
-15-
309837/108A
CH. Petitjean 3-2-1 -15- ? Ί 1 Π 9 R S
Q-Ausgang des Flip-Flops 16 und der K-Eingang des Flip-Flops 21 in den 11O"-Zustand, wodurch bewirkt wird, daß dessen Ausgang dauernd im "lM-Zustand bleibt.
Da am C-Eingang des Zählers 12 die logische "O" ebenfalls vorhanden ist, ist dieser Zähler gesperrt. Der Vorteiler im Block III schaltet auf das Teilungsverhältnis k=l und der veränderliche Teiler im Block I zählt (482-7) Impulse und wird dann über die Leitung 9 und die Abzweigungen 9a, 9b und 9c zurückgestellt. Während dieser ersten Folge (n =1) traten 14+(482-7)=482+7 Impulse der Frequenz F am Eingang E auf. Während der 9 anschließenden Folgen behält der Vorteiler das Teilungsverhältnis k= 1 bei und der einstellbare Teiler zählt 9x482 Impulse.
Am Ende der zehnten Folge gelangt ein Impuls vom Teiler 10 zum S-Eingang des Flip-Flops 16, wodurch dessen Q-Ausgang wieder den "lM-Zustand annimmt. Der Vorteiler schaltet wieder auf das Teilungsverhältnis k+1 zurück und der Zähler 12 zählt wieder die Impulse und der Vorgang läuft wieder wie oben beschrieben ab.
Die während 10 Folgen gezählte Gesamtanzahl der Impulse beträgt somit (482+7)+(482.9)=4. 820+7 entsprechend einem mittleren Wert je Folge von 482, 7. Damit ist 482, 7 das Teil - Teilungsverhältnis am Ausgang S der Einrichtung.
Fig. 2 zeigt eine andere Ausführungsform des Blockes IV. Diese Ausführungsform wird dann verwendet, wenn η nicht gleich 1 ist. Die Teilstufe X ist wieder vorhanden und gleich wie in Fig. 1 bezeichnet.
-16-
3098 3 7/108/.
CH. Petitjean 3-2-1 - 16 -
Die Impulse gelangen auf die Anordnung nach Fig. 2 über die Leitung 9d vom Block I. Die Ausgangsleitung ist wieder mit 11 bezeichnet.
Ein binär-codierter Dezimalzähler 23 mit 4 Ausgängen Q ist mit einem Köder 24 verbunden, an dessen Ausgängen die Bits entsprechend der Zahl η auftreten. Es sind wieder 4 EXCLUSIV-ODER-Schaltungen 25 vorhanden, die als Koinzidenz-Schaltungen arbeiten, und deren einer Eingang mit einem Q-Ausgang von 23 und deren anderer Eingang mit dem der Bit-Stelle entsprechenden Ausgang des Köders 24 verbunden ist. Die Ausgänge der 4 Schaltungen 25 sind mit den 4 Eingängen einer NICHT-ODER-Schaltung 26 verbunden. Die Leitung 9d vom Block I ist mit einer Leitung 29 verbunden, deren Abzweigung 29a mit dem Eingang der Teilstufe 10 und deren Abzweigung 29d mit dem Impuls eingang des Zählers 23 verbunden sind.
Der Ausgang der Schaltung 26 ist mit dem R-Eingang eines assymmetrischen Flip-Flops 27 verbunden. Der S-Eingang von ist mit dem Ausgang der Teilstufe 10 über eine Leitung 28 verbunden. Der Q-Ausgang von 27 ist über eine Leitung 31 mit einem Eingang einer UND-Schaltung 30 verbunden, deren anderer Eingang mit der Leitung 29 verbunden ist. Eine Abzweigung 31a der Leitung ist mit dem Rückstelleingang C des Zählers 23 verbunden. Am Ausgang der UND-Schaltung 30 ist die Leitung 11 angeschlossen.
Die Schaltung nach Fig. 2 arbeitet wie folgt: Es wird angenommen, daß die Teilstufe 10 gerade η Impulse gezählt hat und daß infolgedessen der Q-Ausgang von 27 im "l"-Zustand ist. Somit ist die UND-Schaltung 30 für die nächsten η Impulse auf der
-17-
309837/1084
Leitung 29 durchlässig gesteuert. Wenn der Zähler 23 π Impulse gezählt hat, sind die Ausgänge aller EXCLUSIV-ODER-Schaltungen im "O"-Zustand und der Ausgang der NICHT-ODER-Schaltung 26 nimmt den "l"-Zustand an. Der Flip-Flop 27 ändert seinen Zustand (Q=O), der Zähler 23 und die UND-Schaltung 30 werden gesperrt , so daß 1 1 der (n-n ) folgenden Impulse gesperrt werden.
Betrachtet man wieder den Flip-Flop 16 in Fig. 1, so bemerkt man, daß sein Q-Ausgang während η aneinander anschließenden Folgen von "O" nach "l" umschaltet, und daß er im "O"-Zustand während der (n-n ) übrigen Folgen bleibt. Infolgedessen wird der Vorteiler im Block III während η aneinander anschließenden Folgen vom Teilungsverhältnis (k+1) zum Teilungsverhältnis k umgeschaltet und er bleibt während der (n-n ) restlichen Folgen auf das letztgenannte Teilungsverhältnis eingestellt. Entsprechend ist der Zähler 12 im Block II, während η Folgen im Betrieb und wird dann während η Folgen und während (n-n ) Folgen abgeschaltet.
Fig. 3 zeigt eine andere Ausführungsform des Vorteilers im Block III für den Fall, daß k nicht gleich 1 ist.
Impulse mit der Frequenz F gelangen über den Eingang E, wie in Fig. 1 gezeigt ist, auf die Anordnung. Die Impulse gelangen über eine Abzweigung 20a der Leitung 20 zu einem Eingang einer UND-Schaltung 32 und über eine Abzweigung 20b zu einem Eingang einer UND-Schaltung 33. Der zweite Eingang von 32 ist mit der Leitung und der zweite Eingang von 33 mit dem Ausgang einer Umkehrstufe verbunden, deren Eingang mit der Leitung 18 verbunden ist.
- 18-
309837/1084
CH. Petitjean 3-2-1 -18- ? ? 1 f] ? R fl
Der Ausgang von 32 ist zum Eingang eines (k+1)-Teilers 35 und der Ausgang von 33 mit dem Eingang eines k-Teilers 36 verbunden. Die Ausgänge von 35 und 36 sind mit den zwei Eingängen einer EXCLUSIV-ODER-Schaltung 37 verbunden, deren Ausgang zu den Leitungen 3 und 19 wie in Fig. 1 gezeigt ist, führt. Der Vorteiler nach Fig. 3 arbeitet wie folgt:
Abhängig vom logischen Signal auf der Leitung 18 wird entweder die UND-Schaltung 32 oder die UND-Schaltung 33 leitend gesteuert. Daher ist nur jeweils einer der beiden Teiler 35 und 36 wirksam. Infolgedessen gibt die EXCLUSIV-ODER-Schaltung 37auf die Leitungen 3 und 19 entweder Impulse von 35 mit der Frequenz F/(k+l) oder Impulse von 36 mit der Frequenz F/k je nach dem, ob eine logische 11I" oder eine logische "O" am Q-Ausgang des Flip-Flops (Fig. 1) vorhanden ist.
5 Patentansprüche
2 Bl. Zeichnungen, 3 Fig.
309837/108

Claims (5)

CH. Petit jean 3-2-1 -19- Ansprüche
1./ Frequenzteiler zur Teilung einer Eingangsfrequenz F durch eine beliebig einstellbare positive ganze Zahl k. q oder (k+l).q bestehend aus der Reihenschaltung eines ersten auf das Teilungsverhältnis k oder (k+1) einstellbaren Teilers und eines zweiten auf das Teilungsverhältnis q einstellbaren Teilers, dadurch gekennzeichnet, daß zur Teilung der Eingangsfrequenz F mit einer Zahl N', die auch nicht ganzzahlig sein kann, der erste Teiler (III) und der zweite Teiler (I) mit einem dritten Teiler (II), dessen Teilungsverhältnis Δ q beträgt, wobei ^q eine ganze Zahl klein gegen q ist, und mit einem vierten Teiler(IV), dessen Teilungs verhältnis η beträgt, so zusammengeschaltet sind, daß
aus je N=— . N'Eingangsimpulsen η Folgen, bestehend aus η nl *
langen Impulsfolgen mit (k. q+^q) Impulsen und (n-1) kurzen Impulsfolgen mit k. q Impulsen, gebildet werden, wobei das Au s gangs signal des dritten Teilers (II) die Umschaltung des ersten Teilers (III) von (k+1) auf k bewirkt, derart, daß
nl
N '=k. qH . Aq ist.
2. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß die Aus gangs signale des ersten Teilers (III) auf den zweiten (I) und dritten (II) Teiler gelangen, daß der Ausgang des ersten Teilers mit der Steuerlogik (21) des ersten Teilers so verbunden ist, daß der erste Teiler nach &q Impulsen des dritten Teilers vom Teilungs verhältnis (k+1) auf das Teilungsverhältnis k umschaltet, daß das Ausgangssignal des dritten Teilers außerdem
-20-
309837/1084
CH. Petitjean 3-2-1 -20- oo-inoco
io I U 4 D Q
diesen sperrt, daß der Ausgang des zweiten Teilers mit der Ausgangsklemme (S)3 mit seinen Rückstelleingängen und mit dem Eingang des vierten Teilers (IV) verbunden ist, und daß der Ausgang des vierten Teilers mit der Steuerlogik (16) des dritten Teilers derart verbunden ist, daß dieser nach η Impulsen gesperrt wird, wobei gleichzeitig der erste Teiler wieder auf das Teilungsverhältnis (k+1) zurückschaltet.
3. Frequenzteiler nach Anspruch 2, bei dem η =1 gewählt ist, dadurch gekennzeichnet, daß der vierte Teiler nur eine Teilstufe (10) mit dem Teilungs verhältnis η enthält.
4. Frequenzteiler nach Anspruch 2 oder 3, dadurch gekenn zeichnet, daß der zweite und der dritte Teiler als einstellbare Zähler ausgebildet sind.
5. Frequenzteiler nach Anspruch 2, bei dem η 1 gewählt ist, dadurch ^kennzeichnet, daß der vierte Teiler (Fig. 2) eine Teilstufe (10) mit dem Teilungs verhältnis (n) einen einstellbaren Zähler (23) mit der Zählkapazität η , der,parallel mit der Teilstufe (10) angesteuert wird und eine Steuerlogik (27, 30) enthält, wobei die Steuerlogik bewirkt, daß η Eingangsimpulse zum Ausgang durchgeschaltet und (n-n ) Eingangsimpulse gesperrt werden.
3 0 9 8 3 7 / HUU
Leerse ite
DE19732310268 1972-03-03 1973-03-01 Frequenzteiler Pending DE2310268A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7207428A FR2178271A5 (de) 1972-03-03 1972-03-03

Publications (1)

Publication Number Publication Date
DE2310268A1 true DE2310268A1 (de) 1973-09-13

Family

ID=9094560

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732310268 Pending DE2310268A1 (de) 1972-03-03 1973-03-01 Frequenzteiler

Country Status (2)

Country Link
DE (1) DE2310268A1 (de)
FR (1) FR2178271A5 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234849A (en) * 1976-07-26 1980-11-18 Hewlett-Packard Company Programmable frequency divider and method
DE3114062A1 (de) * 1981-04-07 1982-10-28 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schaltungsanordnung zur taktumsetzung
DE3126317A1 (de) * 1981-06-26 1983-01-13 Lothar Dipl.-Ing. 1000 Berlin Klaas Schaltung zur erzeugung einer ausgangsimpulsfolge, deren frequenz eine linearkombination der frequenzen zweier unabhaengiger eingangsimpulsfolgen ist

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234849A (en) * 1976-07-26 1980-11-18 Hewlett-Packard Company Programmable frequency divider and method
DE3114062A1 (de) * 1981-04-07 1982-10-28 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schaltungsanordnung zur taktumsetzung
DE3126317A1 (de) * 1981-06-26 1983-01-13 Lothar Dipl.-Ing. 1000 Berlin Klaas Schaltung zur erzeugung einer ausgangsimpulsfolge, deren frequenz eine linearkombination der frequenzen zweier unabhaengiger eingangsimpulsfolgen ist

Also Published As

Publication number Publication date
FR2178271A5 (de) 1973-11-09

Similar Documents

Publication Publication Date Title
DE2735204A1 (de) Doppelmodulzaehler
EP0084592A1 (de) Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers
DE2400394C3 (de) Schaltungsanordnung zur digitalen Frequenzteilung
DE2059434A1 (de) Steuerbarer Taktimpulserzeuger
DE2515969B2 (de) Mehrkanalgenerator
DE1491975C3 (de) Einstellbarer Frequenzteiler
EP0099101B1 (de) Synchroner Takterzeuger für Digitalsignal-Multiplexgerät
DE2714219C2 (de)
DE2632025A1 (de) Abstimmschaltung fuer hochfrequenzempfangsgeraete nach dem ueberlagerungsprinzip
DE2616398C2 (de) Schaltungsanordnung zur Regelung der Impulsfolgefrequenz eines Signals
DE2310268A1 (de) Frequenzteiler
DE2750150A1 (de) Frequenzgenerator
DE1925917C3 (de) Binäre Impulsfrequenz-Multiplizierschaltung
EP0021296B1 (de) Tongenerator zur Erzeugung von Signalfrequenzen in einem MFV-Fernsprechapparat
DE2943552C2 (de)
EP0243771A2 (de) Verfahren und Anordnung zur schnellen und präzisen Messung der Frequenz eines Signals
DE2840555A1 (de) Schaltungsanordnung zur messung der periodendauer einer impulsfolge, deren verwendung und schaltungsanordnung nach dieser verwendung
DE3879797T2 (de) Vertikal-Ablenkschaltung in einer Bildwiedergabeanordnung.
DE2507655C3 (de) Schaltungsanordnung zum Speichern eines analogen elektrischen Signals
DE3924907A1 (de) Redundante taktgeberanordnung
DE3200752C2 (de)
DE2417591C3 (de) Frequenzteiler hoher Arbeitsgeschwindigkeit
DE3324506A1 (de) Frequenzteiler mit ungeradzahligem teilerverhaeltnis
DE2362854A1 (de) Schaltungsanordnung zur digitalen frequenzanzeige in einem rundfunkgeraet
DE1537166C3 (de) Einrichtung zur Phasensynchronisierung eines Oszillators bei Funknavigationsempfängern

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee