DE1462722A1

DE1462722A1 - Elektronischer Taktimpulsgeber

Info

Publication number: DE1462722A1
Application number: DE19661462722
Authority: DE
Inventors: Krygowski Matthew Anthony
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1965-12-17
Filing date: 1966-12-10
Publication date: 1968-12-05
Also published as: US3437938A; SE337234B; FR1506071A; JPS4415631B1; NL6617463A; GB1136342A; DE1462722C3; CH458798A; DE1462722B2

Description

PATENTANWALT DIPL.-ING. H. E. BÖHMER

703 BDBLINGIN 8 I N D B L FI N G B R STRABBE 49 FERNSPRECHER (07031) «613040

Böblingen, 9. November 1966 lo-ha

Anmelderin :

Amtliches Aktenzeichen :

Aktenzeichen der Anmelderin

International Business Machines Corporation, Armonk, N. Y. 10 504

Neuanmeldung Docket 7867

Elektronischer Taktimpuls geber

Die vorliegende Erfindung betrifft einen elektronischen Taktgeber für sehr hohe Impulsfrequenzen, der die zu einer Taktperiode gehörenden aufeinanderfolgenden Taktimpulse auf getrennten Ausgangsleitungen erzeugt und vorzugsweise zur Steuerung elektronischer Rechner dient.

Ihr liegt die Aufgabe zu Grunde, die in dem benutzten Höchstfrequenz (Nanosekunden) - Bereich meßtechnisch nicht mehr sicher durchführbare dynamische Impuls kontrolle durch Selbstkontroll- und Sicherungs-Maßnahmen innerhalb des Taktgebers selbst zu ersetzen.

Diese Aufgabe wird bei dem erfindungsgemäßen Taktimpuls geber der genannten Art durch die Kombination folgender Merkmale gelöst:

a) Die Taktimpulse auf den verschiedenen Ausgangsleitungen werden durch die Schaltzustände von bistabilen Kippkreisen und von Verzögerungskreisen bestimmt, die sich in abwechselnder Folge nacheinander wirksam machen (= konstante Taktimpulsdauer durch Verzögerung skr eise);

b) der Arbeite zustand jeder Ausgangsleitung bedingt den Schaltzustand jeweils eines weiteren bistabilen Kippkreises, der seinerseits an einem

Docket 7867

800811/0613

-Z-

logischen Schaltkreis die Voraussetzung für den Arbeite zustand der nächsten Ausgangsleitung schafft (= Stopp bei Ausfall eines Tkktimpulses);

c) die Beendigung des Arbeitszustandes jeder Ausgangsleitung schafft an einem logischen Schaltkreis eine weitere Voraussetzung für den Beginn des Arbeite zustandes der nächsten Ausgangsleitung und zwar mittels je eines weiteren logischen Schaltkreises (= Verhinderung von Überlappung der Taktimpulse);

d) der Anfang eines Start-Signals für Dauerbetrieb bzw. für eine Einzelperiode leitet mittels logischer Schaltkreise durch Einschaltung des ersten bistabilen Kippkreises bzw. durch gleichzeitige Ruhe-Sperrung des zweiten bistabilen Kippkreises eine durch die Signaldauer bestimmte Anzahl von vollständigen Taktperioden bzw. mindestens eine Teilfolge von (vorzugsweise 2) Taktimpulsen ein, während das Ende des Startsignals den ersten bistabilen Kippkreis ausschaltet und somit ohne Behinderung der laufenden Taktperiode erst den ersten Taktimpuls der folgenden Periode verhindert bzw. gleichzeitig den zweiten bistabilen Kippkreis entsperrt und dadurch die restlichen (vorzugsweise 1) Taktimpulse der Einzelperiode freigibt (= Unabhängigkeit von der Startsignal-Dauer);

e) ein Sperr-Signal verhindert während seiner Dauer die Beendigung eines bei seinem Beginn bestehenden Taktimpulses auf einer der Ausgangsleitungen durch gleichzeitige Sperrung aller zugehörigen logischen Schaltkreise und bistabilen Kippkreise im jeweiligen Schaltzustand mittels je eines oder mehrerer logischer Schaltkreise (= Sofort-Stopp);

f) ein voreingestelltes Signal "Stopp beim 1., 2. oder 3. Taktimpuls" bereitet durch einen oder mehrere logische Schaltkreise die Sperrung des zur Ausgangsleitung des vorbestimmten Taktimpulses gehörenden logischen Schaltkreises und bistabilen Kippkreises in demjenigen Schaltzustand vor, der nach/oder Entsperrung des Taktgebers beim vorbestimmten Taktimpuls

Docket 7867

11/0313

-v-

erreicht wird, und hält letzteren während der Signaldauer aufrecht (= Stopp bei vorbestimmtem Taktimpuls);

g) ein Rückstell-Impuls erzwingt als gleichzeitiger Eingangsimpuls an je einem logischen Schaltkreis sämtlicher bistabiler Kippkreise deren etwa noch nicht eingetretenen Ruhezustand und somit den der ganzen Schaltung (= Startbereitech ft);

h) alle bistabilen Kippkreise sind Verriegelungskreise (Latches) aus je zwei sich gegenseitig in entgegengesetzten Schaltzuständen sperrenden logischen Schaltkreisen und sämtliche logischen Schaltkreise sind kombinierte UND-Inverter-Kreise (invertierte UND-Kreise bzw. NAND-Kreise) bekannter Art.

809811/0613

-V H62722

Ein Ausführungsbeispiel des erfindungsgemäßen Taktimpulsgebers wird nachstehend an Hand von Zeichnungen näher beschrieben. Von letzteren sind

Fig. 1A u. 1Bi Zusammengehörige Teile des Blockschaltbildes;

Fig. 2i Zuordnungsskizze für die Teilschaltbilder 1A und 1B;

Fig. 3* Skizze der Aufeinanderfolge und Zusammenhänge der Arbeitsvorgänge in den Hauptteilen der Schaltung nach Fig. 1A, B;

Fig. 4 χ Zeitdiagramm der Spannungen an verschiedenen Stellen der Schaltung nach Fig. 1A, B.

Das Schaltbild Fig. 1A, B zeigt am linken Rand sieben Eingangsklemmen 11 - 17, die im Ruhezustand positives Potential und im Arbeitszustand negatives Potential führen.

Bei der zuerst zu beschreibenden Einzelperioden-Arbeitsweise des erfindungsgemäßen Taktimpulsgebers erhält der Einzelperioden-Start-Eingang 12 (Fig. 1A) negatives Arbeitspotential. Diese Eingangsklemme ist mit dem Eingang lib eines logischen Schaltkreises 1, und zwar eines UND-Inverters (invertierter UND-Kreis) verbunden, der auch als NAND-Torkreis bezeichnet wird. Dieser sowie alle weiteren in der Schaltung enthaltenen NAND-Kreise sind von üblicher bekannter Art; ihre Wirkungsweise ist folgende ι Wenn irgendein Eingang des NAND-Kreises negativ ist, so ist sein Ausgang

Doc,cet7867 809811/0613

Λ£Ι Η62722

positiv. Nur wenn sämtliche Eingänge positiv sind, ist der Ausgang negativ.

Während im betrachteten Einzelperlöden-Fall die Eingangsklemme für ein Dauerbetriebs-Signal dem Eingang 11a des NAND-Kreises 1 positives Ruhepotential zuführt, bedingt der von der Eingangsklemme 12 negativ gemaohte Eingang 1 ib desselben, daß sein Ausgang 1 ο positiv wird, ebenso wie der mit ihm verbundene Eingang 2 ib eines weiteren NAND-Kreises 2. Da die anderen Eingänge 2 la,

2 Ic und 2 Id dieses Kreises 2 ebenfalls positiv sind, wird sein Ausgang 2 ο negativ. Er ist seinerseits mit dem Eingang 3 la eines NAND-Kreises 3 verbunden, der zusammen mit einem NAND-Kreis 10 einen Verriegelungskreis L1, im folgenden kurz Latch genannt, bildet. Infolgedessen geht Latoh L1 in Arbeitsstellung EIN, da nämlich der Ausgang 3 ο des NAND-Kreises 3 wegen seines negativen Eingangs 3 la positiv wird, und somit über Leitungen 3 oa und

3 ob auch den Eingang 10 la des NAND-Kreises 10 positiv macht, dessen weitere Eingänge 10 ib und 10 ic ebenfalls positiv sind und dessen Ausgang 10 ο infolgedessen negativ wird und über Leitung 10 oa auch noch den Eingang 3 ib des NAND-Kreises 3 negativ macht, woduroh dessen Ausgang 3 ο auf positivem Potential festgehalten, verriegelt wird. Im EIN-Zustand des Latch L1 ist also (wie auch bei allen weiteren Verriegelungskreisen L2 - IA) der Ausgang des oberen NAND-Kreises (3) positiv und der Ausgang des unteren NAND- Kreises (10) negativ.

Latch L1 macht daher im EIN-Zustand über Leitungen 3 oa und 3 oc

Doo«* 7867 809811/0613

den Eingang 8 ib des NAND-Kreises 8 positiv, dessen Eingänge 8 ia, 8 ic und 8 id ebenfalls positiv sind. Infolgedessen wird der Ausgang 8 ο negativ. Diese Ausgangsspannung liegt am Eingang 9 i eines Inverters 9, der sie umpolt und über seinen Ausgang 9 ο positive Spannung an die Ausgangsleitung 01 für den ersten Ausgangsimpuls der aus drei Impulsen bestehenden Arbeits-Periode liefert.

Die positive Spannung am Ausgang 9 ο des Inverters 9 gelangt über die Leitung 9 oa außerdem an den Eingang 17 ia (Fig. 1B) des NAND-Kreises 17* dessen zweiter Eingang 17 ib ebenfalls positiv ist, so daß der Ausgang 17 ο negativ wird. Letzterer ist mit dem Eingang 18 Ib eines NAND-Kreises 18 verbunden, der zusammen mit einem NAND-Kreis 22 einen zweiten Verriegelungskreis (Latch) L2 bildet, welcher in derselben Welse wie Latch L1 arbeitet. Der wegen des negativen Eingangs 18 ib positive Ausgang 18 ο des NAND-Kreises 18 ist nämlich über Leitung 18 oa ebenfalls mit einem Eingang 22 la des NAND-Kreises 22 verbunden, dessen andere Eingänge 22 ib und 22 ic auch positiv sind. Der Infolgedessen negative Ausgang 22 ο liegt über Leitungen 22 oa und 22 ob am zweiten Eingang 18 ia des NAND-Kreises 18 und hält dessen Ausgang 18 ο auf positivem Potential verriegelt. Somit ist auch Latch L2 in den EIN-Zustand versetzt.

Nach Fig. 1A liegt der positive Ausgang j5 ο des NAND-Kreises 3 von Latch L1 auoh am Eingang 4 ia eines NAND-Kreises 4, dessen zweiter Eingang 4 ib gleichfalls positiv ist und dessen

809811/06,3

Ausgang h ο daher negativ wird. Letzterer 1st gleichzeitig negativer Eingang 5 i eines Verzögerungskrelses bekannter Art, der an seinem Ausgang 5 ο eine negative Spannung mit einem vorbestimmten zeitliehen Abstand naoh Beginn der negativen Eingangespannung liefert. Diese negative Verzögerungespannung wird durch einen Verstärker 6 mit dem Eingang 6 i und dem Ausgang 6 ο gleichphasig verstärkt und gelangt dann an den Eingang 7 la eines NAND-Krelses 7, der Infolgedessen eine positive Ausgangespannung an 7 ο liefert.

Der positive Ausgang 7 ο des NAND-Kreises 7 ist über Leitung 7 oa mit dem Eingang 13 io eines NAND-Kreises 13 verbunden, dessen Ausgang 13 ο wegen positiven Potentials auch der Eingänge I3 la und 13 Ib negativ und über Leitung I3 oa am Eingang 8 ic des NAND-Krelses 8 wirksam wird· Dessen bisher negativer Ausgang 8 ο wird dadurch naoh der duroh den Verzugerungskrels 5 festgelegten Zeit widder positiv und somit der Ausgang 9 ο des nachfolgenden Inverters 9, d. h· gleichzeitig die Auegangsleitung 01, wieder negativ, was das Ende des 1. positiven Ausgangsimpulses bedeutet.

Der negative Ausgang 13 ο des NAND-Kreises 13 ist außerdem durch Leitung 13 ob mit dem Eingang 2 ic des NAND-Kreises 2 verbunden, dessen Ausgang 2 ο infolgedessen Jetzt wieder positiv wird und somit auch den Eingang 3 la des NAND-Kreises 3 positiv macht. Dieser negative Ausgang I3 ο des NAND-Kreises I3 ißt über Leitungen 13 ob und 13 oc auch noch mit dem Eingang 10 ib des NAND-Kreleee 10 verbunden, dessen Auegang 10 ο dadurch positiv wird

Docket 7867

809811/0613

und über Leitung 10 oa auch den zweiten Eingang 3 ib des NAND-Kreises j5 positiv macht. Infolgedessen wird auch dessen Ausgang 3 ο wieder negativ. Somit nehmen nach der Verzögerungszeit des Verzögerungskreises 5 beide NAND-Kreise 3 und 10 wieder ihren ursprünglichen Zustand an, d. Ja. der von ihnen gebildete Latch L1 wird wieder entriegelt, also in den AUS-Zustand versetzt.

Der vorgenannte positive Ausgang 7 ο des NAND-Kreises 7 ist über Leitung 7 oa auch noch an den Eingang 14 la eines NAND-Kreises 14 geschaltet. Da dessen andere Eingänge 14 ib und 14 ic ebenfalls positiv sind, wird der Ausgang 14 ο und der mit ihm verbundene Eingang 15 i eines Inverters 15 negativ. Letzterer erzeugt daher an seinem Ausgang 15 ο und auf der Ausgangsleitung 02 positives Potential, d. h. einen positiven 2. Ausgangsimpuls. Diese positive Spannung gelangt über Leitungen 15 oa und 15 oc auch an den Eingang 19 ia (Fig. 1B) eines NAND-Kreises 19. Dessen Eingang 19 ib ist gleichfalls positiv, da Latch L2 verriegelt und somit der mit 19 ib verbundene Ausgang 18 ο des zugehörigen oberen NAND-Kreises 18 positiv ist. Auoh der dritte Eingang 19 ic ist positiv, weil die inzwischen wieder negative Spannung der Ausgangsleitung 01 (Fig. 1A) über Leitung 9 oa auch am Eingang 17 ia (Fig. 1B) des NAND-Kreises 17 liegt und dessen Ausgang 17 o, der über Leitung 17 oa auch mit 19 ic verbunden ist, positiv macht. Da also alle drei Eingänge des NAND-Kreises 19 positiv sind, wird sein Ausgang 19 ο negativ.

Dieser negative Ausgang 19 ο ist mit dem Eingang 20 ib eines

Docket 7867 8 0 9 811/0613

Ή62722

NAND-Kreises 20 verbunden, dessen Ausgang 20 ο infolgedessen positiv wird und mit dem Eingang 24 la eines NAND-Kreises 24 verbunden ist. Beide NAND-Kreise 20 und 24 bilden zusammen einen den bisher beschriebenen Verriegelungskrelsen entsprechenden Latch LjJ. Der Eingang 24 ib des unteren NAND-Kreises erhält vom Ausgang 22 ο eines NAND-Kreises 2} ebenfalls positive Spannung, weil dessen Eingang 23 Ib über Leitung 22 oa vom Ausgang des unteren NAND-Kreises 22 des verriegelten Latch L2 negativ gemacht ist. Da auch der dritte Eingang 24 ic des NAND-Kreises 24 positiv ist, wird dessen Ausgang 24 ο und über Leitung 24 oa auch der Eingang 20 ia des oberen NAND-Kreises 20 negativ, so daß der positive Ausgang des letzteren festgehalten, d. h. Latch L3 in den EIN-Zustand versetzt wird.

Die bereits beschriebene Entriegelung bzw. AUS-Schaltung des Latch L1 (Fig. 1A) hat negative Spannung am Ausgang 3 ο seines oberen NAND-Kreises 2 und am Eingang 4 ia des NAND-Kreises 4 zur Folge, so daß dessen Ausgang 4 ο wieder positive Spannung an den Eingang 5 i des Verzögerungskreises 5 liefert. Naoh dessen Verzögerungszeit erscheint positive Spannung an seinem Ausgang 5 ο und naoh Verstärkung durch den Verstärker 6 am Eingang 7 ia des NAND-Kreises 7. Da dessen Eingang 7 ib auch positiv ist, wird sein Ausgang 7 ο nun negativ und ebenso über Leitung 7 oa auoh der Eingang 14 la des NAND-Kreises 14. Die dadurch positiv werdende Spannung am Ausgang 14 ο wird duroh den Inverter 15 umgepolt, der nun negative Spannung an die Ausgangeleitung 02 liefert« d. h. also den positiven 2. Ausgangsimpuls naoh

809811/0613

U62722

der Verzögerungszeit des Kreises 5 beendet·

Den negativen Ausgang 7 ο des NAND-Kreises 7 verbindet Leitung 7 oa auoh mit dem Eingang 16 i eines Inverters 16, dessen Ausgang 16 ο daraufhin positive Spannung über Leitung 16 oa an den Eingang 25 ia (Fig. 1B) eines NAND-Kreises 25 legt. Dessen Eingang 25 ib erhält gleichfalls positive Spannung über die Leitungen 20 ob und 20 oa von dem im EIN-Zustand befindlichen Latch 1/5. Der dritte Eingang 25 ic des NAND-Kreises 25 erhält über die Leitung I2a negsfcLves Potential von der Eingangsklemme 12 (Fig. 1A) während der Dauer des dort angelegten Startsignals für die Einzel-Periode«

Am Ende dieses Signals wird die Eingangsklemme 12 und somit auch der Eingang 25 ic (Fig. 1B) des NAND-Kreises 25 positiv, dessen Ausgang 25 ο nun negative Spannung an den Eingang 2$ la eines NAND-Kreises 26 liefert, der zusammen mit einem NAND-Kreis JO einen Latch ΙΛ bildet· Dieser Verriegelungskreis wird dadurch in den EIN-Zustand versetzt, in dem der Ausgang 26 ο des oberen NAND-Kreises über Leitung 26 oa den Eingang 30 ia des unteren NAND-Kreises 30 positiv macht und dessen negativer Ausgang 30 ο über Leitungen 30 oa und 30 ob sowie den Eingang 26 ib den oberen NAND-Kreis 26 und somit den ganzen Latch lA in seinen EIN-Zustand verriegelt. Der positive Ausgang 26 ο des NAND-Kreises 26 maoht über Leitung 26 ob den Eingang 28 ib eines NAND-Kreises 28 positiv, dessen Eingänge 28 la und 28 ic ebenfalls positiv sind. Demnaoh wird der Ausgang 28 ο negativ und

Bocket 7867 009511/0613^

H62722

ebenso der Eingang 29 i eines Inverters 29, dessen Ausgang 29 ο daraufhin positive Spannung an den Ausgang 02 liefert, was den Beginn des 3· Ausgangsinpulses bedeutet.

Der positive Ausgang 29 ο 1st über Leitungen 29 oa und 29 ob mit dem Eingang 21 Io eines NAND-Kreiees 21 verbunden, dessen Eingänge 21 * la und 21 Ib aus folgenden Gründen ebenfalls positiv sind. £ie Ausgangsleitung 02 (Pig. 1A) ist nämlioh naoh dem beendeten 2. Ausgangsimpule negativ und macht über Leitung⁶⁰15 oa und 15 oo den Eingang 19 la (Flg. 1B) des NAND-Kreises 19 negativ, so dae dessen Ausgang 19 ο positiv wird und über Leitung 19 oa auch den Eingang 21 la positiv macht» Da ferner Latch Lj5 im EIN-Zustand ist, sind der Ausgang 20 ο seines oberen NAND-Kreises 20 und somit auch Leitung 20 oa und Eingang 21 ib positiv. Demzufolge wird der Ausgang 21 ο des NAND-Kreises 21 negativ und ebenso auch der Eingang 22 ib des NAND-Kreises 22, wodurch dessen Ausgang 22 ο wieder positiv wird. Die positive Spannung des 5. Ausgangsimpulses am Ausgang 0J> liegt über Leitung 29 oa auch an Eingang 27 1 eines Inverters 27, dessen Ausgang 27 ο Über Leitung 27 oa den Eingang 17 ib des NAND-Kreises 17 negativ naoht. Dadurch wird dessen Ausgang 17 ο wieder positiv und ebenso auch der Eingang 18 ib des NAND-Kreises 18. Da auch dessen Eingang 18 la durch den eben betrachteten Ausgang 22 ο positiv gemaoht wird, liefert der Ausgang 18 ο wieder negatives Ruhepotential. Beide NAND-Kreise 22 und 18, d.h. Latch L2, kehren also in den AUS-Zustand zurück.

Docket 7867

809811/0613

U62722

- Tt -

Der negative Ausgang 30 ο des NAND-Kreises 30 im Latch L4 ist

als
zugleich Eingang 3I i eines ^Inverter wirkenden NAND-Kreises 31, dessen Ausgang 3I ο positiv wird und den Eingang 32 i eines dem beschriebenen Verzögerungskreis 5 entsprechenden Verzögerungskreises 32 steuert. Nach derselben Verzögerungszeit wird auch sein Ausgang 32 ο positiv und steuert den Eingang 33 1 eines Verstärkers 33, dessen positiver Ausgang 33 ο mit dem Eingang 34 ib des NAND-Kreises 34 verbunden ist. Da dessen Eingänge 34 ia und 34 ic ebenfalls positiv sind, wird sein Ausgang 34 0 negativ un-d ebenso auch der mit ihm über Leitung 34 oa verbundene Eingang 31 ic des unteren NAND-Kreises 30 des Latch L4, der dadurch in den AUS-Zustand zurückversetzt wird.

Da der negative Ausgang 34 ο des NAND-Kreises 34 mit dem Eingang 28 ic des NAND-Kreises 28 und der inzwischen auch negative Ausgang 26 ο des oberen NAND-Kreises 26 des Latch L4 mit dem Eingang 28 ib desselben NAND-Kreises 28 verbunden sind werden dessen Ausgang 28 ο und der Eingang 29 1 des Inverters 29 positiv. Der Inverterausgang 29 ο und die Ausgangsleitung 03 werden also negativ, d. h. der am Schluß des Startimpulses an der Eingangsklemme 12 begonnene 3. Ausgangsimpuls wird nach der Verzögerungszeit des Verzögerungskreises 32 wieder beendet.

Der positive Ausgang 30 ο des unteren NAND-Kreises 30 des entriegelten Latch L4 ist durch Leitungen 30 oa und 30 oc mit dem Eingang 23 ia des NAND-Kreises 23 verbunden. Dessen Eingang 23 ib wird über Leitung 22 oa vom positiven Ausgang 22 ο des unteren NAND-Kreises 22 des ebenfalls bereits im AUS-Zustand befindli-

Docket 7867 809811/0613

U62722

chen Latch L2 positiv gemacht. Da auch der Eingang 23 ic positiv ist, liefert der NAND-Kreis 23 über seinen Ausgang 23 ο negative Spannung an den Eingang 24 Ib des NAND-Kreises 24, wodurch dessen Ausgang 24 ο wieder positiv wird und ebenso auch der Eingang 20 ia des NAND-Kreises 20. Dessen Eingang 20 ib wird vom Ausgang 19 ο des NAND-Kreises 19 gleichfalls positiv gemacht, weil dessen Eingang 19 ia jetzt über Leitungen 15 oc und 15 oa (Pig. 1A) von der Ausgangsleitung 02 negativ gemacht wird, genauso wie der Eingang 19 ib (Pig. 1B) vom negativen Ausgang 18 ρ des NAND-Kreises 18 im Latch L2. Dadurch wird der Ausgang 20 ο des oberen NAND-Kreises 20 im Latch L3 wieder negativ, d. h. letzterer kehrt in den AUS-Zustand zurück. Somit befinden sich sämtliche Verriegelungskreise Latch L1 - L4 wieder im AUS-Zustand und der gesamte Taktimpulsgeber wieder in seinem Anfangszustand.

Die vorstehend beschriebene Folge der Arbeitsvorgänge des Taktimpulsgebers bei Einzelperioden-Arbeitsweise ist in einem sogenannten Flußdiagramm nach Fig. 3 skizziert. Der Beginn des Startsignals an der Einzelperioden-Eingangsklemme 12, d. h. deren Potentialwechsel vom positiven Ruhezustand zum negativen Arbeitszustand, verursaoht den EIN-Zustand des Verriegelungskreises Latch L1. Dies wiederum leitet den Beginn des positiven 1» Ausgangsimpulses ein, der seinerseits Latoh L2 in den EIN-Zustand versetzt. Der von Latoh L1 gesteuerte Verzögerungskreis 5 bewirkt nach seiner Verzögerungszelt das Ende des 1. Ausgangsimpulses und gleichzeitig den vom EIN-gesohalteten Latch L2 vorbereiteten Anfang des 2. Ausgangsimpulses.

809811/0613

U62722

Diese Änderung des 1. und 2. AusgangsImpulses verursachen in Verbindung mit der vorhergehenden EIN-Schaltung des Latch L2 die EIN-Schaltung von Latch LJ. Der Verzögerungskreis 5 schaltet ferner Latch L1 ebenfalls verzögert in den AUS-Zustand, der nun den Verzögerungskreis 5 erneut betätigt. Letzterer beendet nach einer nochmaligen Verzögerung den 2. Ausgangsimpuls und bereitet, zusammen mit der vorher erfolgten EIN-Schaltung von Latch LJ, die EIN-Schaltung des Latch L4 vor.

Wenn dann das negative Startsignal an der Eingangsklemme 12 endet, schaltet es Latch 4 in den EIN-Zustand, was den Beginn des positiven J. Ausgangsimpulses zur Folge hat. Dieser Anfang des J. Ausgangsimpulses bewirkt die schon durch das Ende des 2. Ausgangsimpulses vorbereitete AUS-Sohaltung von Latch L2. Latch L4 steuert außerdem den Verzögerungskreis 32, der verzögert Latch L4 wieder AUS-schaltet, was zugleich das Ende des J. Ausgangsimpulses bedeutet. Der AUS-Zustand von Latch L4 verursacht auch die schon durch den AUS-Zustand von Latch L2 vorbereitete AUS-Schaltung des Latch LJ. Somit hat der Taktimpulsgeber seine einzelne Arbeitsperiode mit J aufeinanderfolgenden Ausgangs-Taktimpulsen beendet und wieder seinen Anfangszustand erreicht.

Der zeitliche Verlauf der oben beschriebenen Spannungszustände der verschiedenen Teile des Taktimpulsgebers bei Einzelperioden-Arbeitsweise 1st in Abhängigkeit von J verschieden langen, mit unterschiedlichen Abständen an der Eingangsklemm· 12 auftretenden Startimpulsen Ip1 - IpJ im Zeitdiagramm Pig. 4 dargestellt. Docket 7867 809811/0613

Der relativ lange Startimpuls Ip1 entspricht genau der vorstehenden Beschreibung und endet kurze Zeit nach dem Ende des 2. Ausgangsimpulses* Daher beginnt der J5. Ausgangsimpuls erst in diesem Zeitpunkt« d.h. mit Abstand vom 2. Ausgangsimpuls.

Der Startimpuls I2p dagegen ist wesentlich kürzer und endet schon vor dem Ende des 1. Ausgangsimpulses. Trotzdem können der EIN-Zustand von Le.fiih L4 und der 3* Ausgangsimpuls erst am Ende des 2. Ausgangsimpulses beginnen.

Der noch kürzere Startimpuls Ipj5 für eine J5. Einzelperiode beginnt schon vor dem Ende der 2. Einzelperiode während deren 3« Ausgangsimpuls. Er kann zwar den vom inzwischen AUS-geschalteten Latch L2 über Leitungen 22 oa und 22 oc (Pig. 1B) sowie NAND-Kreis 2 (Pig. 1A) wieder freigegebenen Latch L1 sofort EIN-schalten, dieser kann den

1. Ausgangsimpuls Jedooh nur vorbereiten, während dessen Auslösung erst durch die AUS-Sohaltung von Latch LJ am Schluß der 2. Einzelperiode erfolgt und zwar vom positiven Ausgang 24 ο (Fig. 1B) des unteren NAND-Kreis 24 über Leitung 24 oa, Eingang 8id (Fig. 1A) und NAND-Kreis 8 durch Inverter 9. über Leitung 24 oc und NAND-Kreis 4 ermöglicht derselbe Ausgang 24 ο des Latch LJ> erst bei dessen AUS-Sohaltung dem Latch L1 die Ausschaltung des 1. und EIN-Schaltung des

2. Ausgangsimpulses. Ahnlich wird auch Latch L2 gleichzeitig erst durch das Ende des 3. Ausgangsirapulses EIN-geschaltet, nämlich von der Ausgangsleitung Θ3 (Flg. 1B) über Leitung 29 oa, Inverter 27, Docket J867

809811/0613

■-15-

Leitung 27 oa, Eingang 17 ib, NAND-Kreis 17 zum Eingang 18 ib des oberen NAND-Kreises 18 von Latch L2. Danach laufen nach Fig. 4 die drei Ausgangsimpulse der j5· Einzelperiode unmittelbar nacheinander ab, wie die der 2. Einzelperiode, jedoch pausenlos an letztere anschließend.

Nachfolgend wird, ebenfalls an Hand des Schaltbildes Fig. 1A, B , die Arbeitsweise des Taktimpulsgebers bei Dauerbetrieb beschrieben. Sie unterscheidet sich vom vorstehend beschriebenen Einzelperioden-Betrieb dadurch, daß das Ende des jetzt an der Eingangsklemme 11 erscheinenden Startsignals nicht mehr wie das des vorher an der Eingangsklemme 12 wirksamen Signals den Beginn des 3. Ausgangsimpulses mitbestimmt.

Das negative Dauerbetrieb-Startsignal an der Eingangsklemme 11 jetzt bleiben die Klemmen 12 - 17 positiv - verursacht die Erzeugung des 1. und 2. Ausgangsimpulses auf den Ausgangsleitungen 01 bzw. 02 in der vorstehend beschriebenen Weise. Das Ende des 2. Ausgangsimpulses wird wieder durch einen vom Verzögerungskreis 5 (Fig. 1A).veranlaßten negativen Ausgang 7 ο des NAND-Kreises 7 über Leitung 7 oa mittels des NAND-Kreises 14 und des Inverters 15 bewirkt. Dieser Ausgang 7 ο macht wieder außerdem über Inverter 16 und Leitung 16 oa den Eingang 25 ia (Fig. 1 B) des NAND-Kreises 25 positiv, dessen Eingang 25 ib vom Latch L3 ebenfalls positiv gemacht ist. Da jetzt der dritte Eingang 25 ic von der Eingangsklemme 12 ständig positives Potential erhält, wird der Ausgang 25 ο sofort negativ, wodurch also sofort am Ende des 2. Ausgangsimpulses Latch L4 in den EIN-Zustand gebracht und Docket 7867

809811/0613

-rä der J. Ausgangsimpuls eingeschaltet werden. Der Anfang des positiven 3. Ausgangsimpulses hat wieder die schon durch das Ende des 2. Ausgangsimpulses vorbereitete AUS-Sohaltung von Latch L2 zur Folge. Die Ausgangsleitung 03 macht nämlich Über Leitungen 290a und 290b den Eingang 21 ic des NAND-Kreises 21 positiv, während Eingang 21ia infolge der negativen Ausgangsleitung 02 (Fig. 1A) - die über Leitungen 150a und 150c den Eingang 19ia (Fig. 1B) des NAND-Kreises 19 negativ und somit seinen Ausgang 19o positiv macht - und Eingang 211b infolge des EIN-Zustandes von Latch L3 bereits positiv sind. Demzufolge wird Ausgang 21 ο und somit Eingang 22ib negativ« d.h. Latch L2 wird AUS-geschaltet. Der Ausgang 22o seines unteren NAND-Kreises macht nun über Leitungen 22oa und 22oc den Eingang 2ia (Fig.1A) des NAND-Kreises 2 positiv und bereitet somit diesen Kreis für die EIN-Schaltung von Latch L1 vor.

Jetzt bestehen zwei Möglichkeiten, daß nämlich das negative Dauerbetrieb-Startsignal entweder bereits beendet ist oder aber noch fortbesteht. Im ersteren Fall liefert der NAND-Kreis 1 negative Spannung an den Eingang 2ib des NAND-Kreises 2, so daß dessen positiver Ausgang 2 ο den Latch L1 gegen weitere EIN-Schaltung und Erzeugung eines 1. Ausgangsimpulses sperrt. Der Taktimpulsgeber kehrt dann am Ende des 3· Ausgangsimpulses in den Anfangszustand zurück.

Im zweiten Fall des fortdauernden Startimpulses macht der NAND-Kreis 1 den Eingang 2ib des NAND-Kreises 2 dagegen positiv, so daß Docket 7867

809811/0613

U62722

der am Anfang des J. Ausgangsimpulses in der eben beschriebenen Weise positiv werdende Eingang 2ia den Ausgang 2o des NAND-Kreises 2 negativ macht« wodurch Latch L1 schon nach der AUS-Schaltung von Latch L2, also während des J5. Ausgangsimpulses wieder EIN-geschaltet wird. Dies entspricht aber dem bei der Beschreibung der Fig. 4 erörterten Fall des Einzelperioden-Startimpulses Ip^. In der dort schon beschriebenen Weise werden der Anfang des neuen 1. Ausgangsimpulses erst bei AUS-Schaltung von Latch L3 und die EIN-Schaltung von Latch L2 erst nach Ende des J3. Ausgangsimpulses ermöglicht« so daß sich die neue Ausgangsimpuls-Dreiergruppe ohne Überlappung und auch ohne Lücke an die vorhergehende anschließt.

Nachfolgend seien die Selbstprüfungs-Vorgänge im Taktimpulsgeber betrachtet (vergl. auch Fig. J>). Die positive Spannung des 1. Ausgangsimpulses auf der Ausgangsleitung 01 ist« wie aus der bisherigen Beschreibung hervorgeht, eine notwendige Vorbedingung für die EIN-Schaltung des Latch L2. Dessen EIN-Zustand wiederum ist notwendige Bedingung für die Erzeugung des 2. Ausgangsimpulses. Daher kann bei Ausfall des 1. Ausgangsimpulses auch kein 2. Ausgangsimpuls entstehen. Ähnlich ist der positive 2. Ausgangsimpuls auf der Ausgangsleitung Voraussetzung für die EIN-Schaltung von Latch Lj5. Letztere ihrerseits ist Vorbedingung für die Erzeugung des 3. Ausgangsimpulses. Wenn daher der 2. Ausgangsimpuls ausfällt« dann kann auch der J>. Ausgangs impuls nicht erzeugt werden.

Erst der Beginn des J>. Ausgangsimpulses ermöglicht die AUS-Schaltung von Latch L2« die ihrerseits Voraussetzung für die EIN-Schaltung von Docket 7867

809811/0613

Latch L1 ist. Letztere wiederum ist Vorbedingung für die durch die AUS-Schaltung von Latch L3 eingeleitete Erzeugung des 1. Ausgangsimpulses der nächsten öreierimpuls-Periode, die demnach nur erzeugt werden kann» wenn die vorhergehende Impulsfolge vollständig abgelaufen ist.

Wenn einer der Ausgangsimpulse nicht wieder abgeschaltet wird« sondern das positive Arbeitspotential einer der Ausgangsleitungen 01, 02, 03 dauernd fortbesteht, so erzeugt der Taktimpulsgeber in folgender Weise nur noch den nächsten Ausgangsimpuls und stoppt dann. Wenn nämlich die Ausgangsleitung 01 fehlerhaft auch noch während des 2. Ausgangsimpulses positive Arbeitsspannung führt, so ist nach Fig. 1A, B (ve,r$L· auch Pig. 3*4) über Leitung 9oa auch der Eingang 17ia des NAND-Krgd&es 17 positiv. Da auch der Eingang 17*b positiv ist wegen der über Leitung 29oa auch dem Inverter 27 zugefUhrten negativen Ruhespannung der Ausgangsleitung 03« so 1st dep Ausgang I7o negativ und macht über Leitung 17oa auch den Eingang 1^iC djet NANB-Kreises negativ. Der infolgedessen positive Ausgang 190 verhindert die übliche EIN-Sohaltung des Latch L3 am Anfang des 2. Ausgangsimpulses. Der EIN-Zustand von L3 wäre aber Vorbedingung für die nachfolgende EIN-Schaltung des Latch IA, well nämlich der dann positive Ausgang 2Oo seines oberen NAND-Kreises 20 über Leitungen 20oa und 20ob den Eingang 25ib des NAND-Kreises 23 positiv machen müßte, damit dieser Kreis den Latch ΙΛ EIN-schalten kann, wenn verzögert nach dem AUS-Schalten von Latch L1 der NAND-Kreis 7 über Leitung 7oa und einerseits den NAND-Kreis 14 und Inverter 15 den 2. Ausgängsimpuls abschaltet sowie andererseits Über Inverter 16 und Leitung 16 oa auch den Eingang 25 ia positiv macht, Docket 7867

809811/0613

H62722

Da aber der EIN-Zustand des Latch L4 den 3. Ausgangsimpuls bedingt, wird demnach der letztere nicht erzeugt, wenn der 1. Ausgangsimpuls fälschlicherweise noch während des 2. Ausgangsimpulses und auch noch nach dessen Ende fortbesteht.

Wenn der positive 2. Ausgangsimpuls auf der Ausgangsleitung 02 fälschlich auch noch während des 3. Ausgangsimpulses fortdauert, so bleibt über Leitungen 15 Oa und 15 oc auch der Eingang 19ia des NAND-Kreises 19 positiv. Der Eingang 19 ib ist auch positiv, weil Latch L2 EI N-geschaltet ist und einen positiven Ausgang liefert. Der dritte Eingang 19ic ist über Leitung 17oa vom Ausgang 17o des NAND-Kreises 17 ebenfalls positiv gemacht, da an dessen Eingang 17ia bereits die negative Ruhespannung der Ausgangsleitung 01 liegt. Daher bleibt der Ausgang 19o des NAND-Kreises 19 negativ und hält über Leitung 19oa einen positiven Ausgang 21 ο des NAND-Kreises 21 und somit den EIN-Zustand von Latch L2 aufrecht, verhindert also die AUS-Schaltung von Latch L2 am Anfang des 3. Ausgangsimpulses über den Eingang 21ic von NAND-Kreis 21. Die AUS-Schaltung von Latch L2 wäre aber Bedingung für die erneute EIN-Schaltung des Latch Ll, weil dann der Ausgang 22o des unteren NAND-Kreises von Latch L2 positiv werden, über Leitungen 22oa und 22oc auch den Eingang 2ia von NAND-Kreis 2 positiv machen und sein negativer Ausgang 2o den Latch Ll EIN-schalten würde. Letzteres wiederum wäre Voraussetzung für die erneute Einschaltung des 1. Ausgangsimpulses - über Leitung 24oa, NAND-Kreis 8 und Inverter 9 - durch die AUS-Schaltung von Latch L3. Demzufolge wird nach Ablauf des 3. Ausgangsimpulses kein weiterer 1. Ausgangsimpuls erzeugt, wenn der 2. Ausgangsimpuls über den 3. hinaus fehlerhaft verlängert ist.

Wird schließlich der 3. Aus gangs impuls fehlerhafterweise nicht beendet, so macht das positive Dauerpotential der Ausgangsleitung 03 über Leitung 29oa und Inverter 27 den Ausgang 17o des NAND-Kreises 17 positiv und verhindert dadurch die erneute EIN-Schaltung von Latch L2 durch den folgenden 1. Ausgangsimpuls. Der EI N-Zustand des Latch L2 wäre aber Voraussetzung für die Erzeugung des 2. Ausgangs-Docket 7867

80981 1/06 13

impulses, da dann der positive Ausgang 18o des oberen NAND-Kreises 18 von Latch L2 über Leitung 18oc den NAND-Kreis 14 vorbereiten würde, damit dieser am Ende des 1. Ausgangsimpuls es durch den NAND-Kr eis 7 in den Arbeitszustand versetzt werden und mittels des Inverters 15 den 2. Ausgangsimpuls erzeugen kann. Der letztere wird also verhindert, wenn der 3. Ausgangsimpuls über den nächsten 1. Ausgangsimpuls hinaus andauert.

Der Taktimpulsgeber beendet am Schluss des an der Eingangs klemme Il anliegenden negativen Dauerbetrieb-Signals unabhängig vom genauen Zeitpunkt des Signal-Endes die gerade laufende Taktimpuls-Periode (Dreierfolge) und kehrt erst danach in den Ruhezustand zurück. Diese Unempfindlichkeit gegen unterschiedlicher Länge des Dauerbetrieb-Signals ähnelt der schon beim Einzelperioden-Signal IpI- Ip3 im Zusammenhang mit Fig. 4 beschriebenen; sie wird folgendermaßen erreicht.

Nachdem das negative Dauerbetrieb-Signal an Klemme Il über die NAND-Kr ei se 1 und 2 den Latch Ll EIN-ge schaltet hat, beeinflußt es die Arbeitsweise des Taktimpuls geber s erst wieder zu Beginn des 3. Ausgangsimpulses. Wenn in diesem Zeitpunkt das Il-Signal beendet ist, liefert NAND-Kreis 1 negative und 2 positive Spannung, die Latch Ll gegen erneute EIN-Schaltung sperrt, so daß nur noch die laufende Ausgangsimpuls-Dreierfolge beendet, aber keine neue mehr begonnen wird.

Endet dagegen das Dauerbetrieb-Signal Il erst während des 3. Ausgangsimpulses, nachdem Latch Ll erneut EIN-ge schaltet wurde, so läuft noch eine vollständige Dreier-Impulsfolge ab, ehe der Taktimpulsgeber in den Ruhezustand zurückkehrt.

Ein negatives Sperr-Signal an der Eingangsklemme 15 verhindert während seiner Dauer die Einleitung einer bzw. mehrerer Ausgangsimpuls-Dreierfolge(n) durch ein an der Eingangsklemme 12 bzw. Il auftretendes Einzelperiode- bzw. Dauerbetrieb-Signal. Die negative Spannung an Klemme 15 gelangt nämlich über Leitung I5a an den Eingang 2id des NAND-Kreises 2 und macht dessen Ausgang 2o dauernd Docket 7867

809811/0613

positiv, wodurch Latch Ll im AUS-Zustand gesperrt und so die Erzeugung von Ausgangsimpulsen verhindert wird.

Tritt erst nach Beginn eines Startimpulses an der Eingangsklemme 12 oder 12 und zwar während des 1. Ausgangsimpulses, ein Sperrimpuls an der Eingangsklemme 15 auf, so liegt deren negative Spannung über Leitung I5b am Eingang 13ib des NAND-Kreises 13 und macht dessen Ausgang 13o sowie über Leitungen 13ob und 13oc den Eingang lOib des NAND-Kreises 10 positiv. Dadurch wird Latch Ll im EIN-Zustand gesperrt und somit die verzögerte AUS-Schaltung von Latch Ll durch den NAND-Kreis 7 über den NAND-Kreis 13 verhindert.

Der ständig positive Ausgang 13o des NAND-Kreises 13 hält über Leitung 13oa den negativen Ausgang des NAND-Kreises 8 und über Inverter 9 den positiven 1. Ausgangsimpuls dauernd aufrecht, verhindert also dessen Beendigung. Ein während des 1. Ausgangsimpulses an 15 auftretendes Sperr-Signal sperrt also den Taktimpulsgeber in dem gerade erreichten Zustand und hält während seiner Dauer die positive Arbeite spannung der Ausgangsleitung 01 aufrecht.

Wenn während des 2. Ausgangeimpulses der Eingangsklemme 15 ein negatives Sperrsignal zugeführt wird, so macht es über die Leitungen I5b, I5c den Ausgang des NAND-Kreises 11 ständig positiv, der auch am Eingang 12ia des NAND-Kreises 12 liegt. Da dessen Eingang 12ib von der Aus gangs leitung 02 über Leitungen 15oa, 15ob jetzt auch positiv gemacht ist, wird der Ausgang 12o negativ und macht den Ausgang des NAND-Kreises 7 konstant positiv, unabhängig von dessen zweiter Eingangs spannung. Dieser Ausgang macht über Leitung 7oa auch den Eingang 14ia des NAND-Kr ei s es/s tändig positiv. Dessen Eingang 14ic wird über Leitung 18oc vom Ausgang des oberen NAND-Kreises 18 des schon am Anfang des 1. Ausgangsimpulses EIN-geschalteten und erst zu Beginn des 3. Ausgangsimpulses wieder AUS-geschalteten Latch L2 auch mit positiver Spannung versorgt. Da auch Eingang 14ib vom Anschlußpunkt S positive Ruhespannung erhält, wird der Ausgang 14o auf negativer Spannung festgehalten, die durch Inverter 15 in positive Dauer - Arbeite-Docket 7867

809811/0613

U62722

spannung auf der Ausgangsleitung 02 verwandelt wird. In diesem Fall wird also der 2. Ausgangsimpuls durch das Sperr signal an der Klemme 15 um dessen Dauer verlängert.

Ein während des 3. Ausgangeimpulses beginnendes negatives Sperrsignal an der Eingangsklemme 15 macht über Leitungen I5b, I5d und 15e den Ausgang des NAND-Kreieee 34 dauernd positiv, wodurch Latch L4 im EIN-Zustand verriegelt wird und sämtliche Eingänge des NAND-Kreises 28 positiv gehalten werden. Sein Ausgang bleibt daher, negativ und macht mittels Inverter 29 die Ausgangsleitung 03 für die Dauer des Sperreignais positiv, das somit den Zustand zur Zeit des 3. Ausgangsimpuls es im Taktimpulsgeber festhält.

Dieser Sofort-Stopp zu einem beliebigen Zeitpunkt der Taktperiode ist z. B. notwendig bei der automatischen Ermittlung eines Fehlers in dem vom Taktgeber gesteuerten Rechner zwecke Ermittlung desselben.

Durch jeweils ein negatives Stopp-Signal an einer der Eingangsklemmen 14, 13 oder 17 wird derTaklimpulsgeber wahlweise während des 1. , 2. oder 3. Ausgangsimpuls es für die Dauer dieses Signals angehalten, beispielsweise bei der schrittweisen Funktionsprüfung des gesteuerten Rechners.

Bei einem Stoppsignal an der Eingangsklemme 14 wird über Leistung 14a der Eingang 13ia des NAND-Kreises 13 dauernd negativ und dadurch der Ausgang 13o sowie über Leitungen 13ob, 13oc der Eingang lOib des NAND-Kreises 10 und über Leitung 13oa der Eingang 8ic des NAND-Kreises 8 ständig positiv gehalten, Diese Wirkungen sind demnach dieselben wie die vom Sperr-Signal an der Eingangsklemme 15 hervor gerufene· Wenn nun auf Grund eines Start-Signals für Einzelperioden- oder Daubertrieb an der Eingang ski emme 12 oder Il der Latch Ll EIN-ge β ehaltet wird, bleibt er über NAND-Kreis IO in diesem Zustand verriegelt und macht über Leitung 3oc den Eingang 8ib des NAND-Kreises 8 dauernd positiv. Da dies für dessen sämtliche Eingänge gilt, ist der Ausgang 8o dauernd negativ und Docket 7867

BAD OBIGANAL 809811/06 13

macht über Inverter 9 die Ausgangsleitung Ol ständig positiv, d. h. der Taktimpulsgeber wird im Zustand des 1. Ausgangsimpulses für die Dauer des Stoppsignals gestoppt.

Bei Beendigung des negativen Stopp-Signals an der Klemme 14 wird die Taktimpulsfolge wie folgt fortgesetzt. Während des Zeitraums des 1. Ausgangsimpulses ist der Ausgang 7o]des NAND-Kreises 7 noch negativ und wird erst nach Ablauf der Verzögerungszeit des Verzögerungskreises 5 nach der EIN-Schaltung von Latch Ll positiv, wodurch auch der Eingang 13ic des NAND-Kreises 13 positiv wird. Wenn dann später das negative Stoppsignal an 14 beendet wird, so erhält auch Ein-" gang 13ia wieder positive Spannung, so daß der Ausgang 13o negativ wird. Er macht über Leitung 13oa den Eingang 8ic des NAND-Kreises 8 negativ und dadurch dessen Ausgang 8o positiv sowie über Inverter 9 die Ausgangsleitung 01 wieder negativ, beendet also den verlängerten 1. Ausgangsimpula Gleichzeitig bringt der negative Ausgang 13o über Leitungen 13ob, 13oc den Latch Ll wieder in den AUS-Zustand zurück. Die Impulsfolge kann nun mit dem 2. Ausgangsimpuls fortgesetzt werden.

Liegt dagegen ein negatives Signal "Stopp beim 2. Ausgangsimpuls" an der Eingangsklemme 13, so gelangt es über die Leitung I3a an den Eingang llia des NAND-Kreises 11 und macht dessen Ausgang Ho sowie Eingang 12ia des NAND-Kreises positiv. Beginnt nun infolge eines Startsignals an der Eingangsklemme 12 oder Il ) der Taktimpuls geber eine Einzelperiode oder den Dauerbetrieb und erzeugt nach dem 1. gerade den 2. Ausgangsimpuls, so macht dieser über LeitungenΊ5oa, 15ob auch den zweiten Eingang 12ib des NAND-Kreises 12 positiv. Dadurch wird dessen Ausgang 12o negativ und macht den Ausgang 7o des NAND-Kreises 7 unabhängig von dessen zweitem Eingang 7ia ständig positiv. Dieser positive Ausgang 7o macht den Eingang 14ia des NAND-Kreises 14 positiv. Da auch dessen andere Eingänge positiv sind, wird der Ausgang 14o negativ und hält somit der Inveter 15 die Ausgangsleitung 02 auf positivem Arbeitspotential während der Dauer des Stoppsignals. Dieses stoppt also den Taktimpuls geber im Zustand des 2. Ausgangsimpulses.

Docket 7867

80 9811/0613

Wenn dieses negative Stoppsignal an der Eingangsklemme 13 endet, werden beide Eingänge des NAND-Kreiees 11 positiv und dessen Ausgang Ho negativ, was einen positiven Ausgang 12o des NAND-Kreises 12 und zugleich einen positiven Eingang 7ib des NAND-Kreises 7 bedingt. Dessen Ausgang 7o wird dadurch auch wieder von dem inzwischen positiv gewordenen Eingang 7ia abhängig und infolgedessen negativ. Er macht den Eingang 14ia des NAND-Kreises 14 negativ und somit dessen Ausgang 14o positiv sowie über den Inverter 15 die Ausgangsleitung 02 wieder negativ, beendet also den verlängerten 2. Ausgangsimpuls. Der negative Ausgang 7ο macht über Inverter 16 und Leitung I6oa den Eingang 25ia des NAND-Kreises 25 positiv und dadurch dessen Ausgang 25o negativ, wodurch Latch L4 EIN-gesehaltet wird zur Erzeugung des 3. Ausgangsimpulses.

Ein negatives Signal "Stopp beim 3. Ausgangsimpuls" an der Eingangsklemme 17 liegt über Leitung 17a am Eingang 34ic des NAND-Kreises 34 und macht dessen Ausgang 34o unabhängig von den anderen Eingängen während der Signaldauer positiv, ebenso auch den Eingang 28ic des NAND-Kreises 28. Wenn nun infolge eines Startsignals an der Eingangsklemme 12 oder Il der Taktimpuls geber die erste Ausgangsimpulsfolge beginnt und schließlich Latch L4 EIN-geschaltet wird, so wird neben dem ständig positiven Eingang 28ia auch noch der Eingang 28ib positiv und dadurch der Ausgang 28o negativ sowie die Ausgangsleitung 03 hinter dem nachfolgenden Inverter 29 positiv. Dieser positive 3. Ausgangsimpuls kann durch den verzögerten positiven Ausgang des Verzögerungskreises 32 und des anschließenden Verstärkers 33 über den NAND-Kreis 34 mit seinem jetzt verriegelten Ausgang nicht beendet werden, sondern wird um die Dauer des Stopp-Signals v&rlängert. Gleichzeitig bleibt auch Latch L4 im EIN-Zustand verriegelt.

Hört das Stoppsignal an der Eingangsklemme 17 auf, so wird der Eingang 34ic des NAND-Kreises 34 positiv und wegen des inzwischen auch positiv gewordenen Eingangs 34ib der Ausgang 34o negativ. Dadurch wird Latch L4 sowie Latch L3 wieder AUS-gesehaltet und der verlängerte 3. Ausgangsimpuls beendet, wonach der Taktimpulsgeber für eine neue Ausgangsimpuls-Folge betriebsbereit ist. Docket 7867

809811/0613

Man kann demnach, ζ. B. für Prüfzwecke, den Taktimpulegeber während eines beliebigen Ausgangsimpulses anhalten, danach bis zu einem anderen Ausgangsimpuls fortschalten und dann erneut stoppen, indem den Eingangsklemmen 14, 13, 17 in passender Reihenfolge und mit entsprechender Überlappung negative Stoppsignale zugeführt werden.

Bei der Steuerung mancher Rechner durch den Taktitnpulsgeber muß sichergestellt sein, daß sich die Ausgangsimpulse nicht überlappen. Zu diesem Zweck, sind in der Schaltung nach Fig. IA, B an verschiedenen Stellen zusätzliche Anschlußklemmen P, Q ... U vorgesehen, von denen in diesem Fall P mit Q, R mit S und T mit U verbunden werden muß. Wenn dann während des 1. Ausgangsimpulses auf Leitung 01 über Leitung 9oa der Eingang 17ia des NAND-Kreises 17 positiv ist, so wird mit dessen Ausgang 17o auch die daran angeschlossene Klemme R negativ. Über die mit ihr verbundene Anschlußklemme S wird auch der Eingang 14ib des NAND-Kreises 14 negativ und somit dessen Ausgang 14o positiv, wodurch die Ausgangsleitung 02 bis zum Ende des 1. Auegangsimpulses auf negativem Ruhepotential gehalten, d. h. der 2. Ausgangsimpuls verhindert wird. Bei Beendigung des 1. Ausgangsimpulses werden die Anschlußklemmen R und S wieder pesitiv und dadurch die Sperre des NAND-Kreises 14 aufgehoben, so daß dieser jetzt über Inverter 15 den 2. Ausgangsimpuls erzeugen kann.

Während des 2. Ausgangsimpulses erhält über Leitungen 15oa, 15oc der Eingang 19ia des NAND-Kreises 19 positive Spannung, so daß mit Ausgang 19o auch die Anschlußklemme P negativ wird. Die mit ihr verbundene Klemme Q macht dann den Eingang 28ia des NAND-Kreises 28 negativ und dadurch dessen Ausgang 28o positiv. Inverter 29 hält daraufhin die Ausgangsleitung 03 auf negativem Ruhepotential, d.h. ein 3. Aus gangs impuls kann während des 2. Ausgangsimpulses nicht beginnen. Wenn am Ende des 2. Ausgangsimpulses beide Anschlußklemmen P und Q wieder positiv werden, kann der Ausgang des NAND-Kreises 28 negativ werden und über Inverter 29 auf der Leitung 03 der 3. Ausgangsimpuls entstehen.

Docket 7867

809811/0613

Der 3. Ausgangsimpuls schließlich macht während seiner Dauer über Leitung 29 oa, Inverter 27 und Leitung 27 oa die Anschlußklemme T und über die mit ihr verbundene Klemme U auch den Eingang 8 ia des NAND-Kreises 8 negativ, wo- durch dessen Ausgang 8 ο positiv gemacht und über Inverter 9 die Ausgangeleitung 01 auf negativer Ruhespannung gehalten, also ein 1. Ausgangsimpuls der nächsten Impulsfolge verhindert wird. Erst wenn der 3. Ausgangsimpuls endet, werden die Anschlußklemmen T und U wieder positiv, so daß der NAND-Kreis 8 über Inverter 9 den 1. Ausgangsimpuls erzeugen kann.

Durch die genannten Verbindungen der Anschlußklemmen P-U werden somit gegen seitige Überlappungen zwischen den Ausgangsimpulsen des Taktgebers sicher verhindert "und bei fehlerhafter Fortdauer eines Auegangsimpulses die Erzeugung weiterer Impulse unterbunden.

Insbesondere nach der tabetriebnahxne des Taktixnpulsgebers durch Einschalten der Stromversorgung ist es wichtig, daß alle Teile seiner Schaltung sich tat sächlich im Ruhezustand befinden. Dieser wird gewährleistet durch Zuführung eines negativen Rückstellungs-Impulses zur Eingangsklemme 16 und weiter über die Leitungen I6a-e zu jeweils einem unteren Eingang des unteren NAND-Kreises 10 bzw. 22, bzw. 24, bzw. 30 von Latch Ll bzw. L2 bzw. L3 bzw. L4. Soweit der Ausgang dieser NAND-Kreise nicht schon durch einen negativen oberen Eingang ,positiv gemacht und somit der zugehörige Latch in den AUS-Zustand gebracht ist, Docket 7867

8 0 9 811/0613; << ; r

H62722

wird letzterer nun durch den Rückstellungsimpuls sicher herbeigeführt, d.h. der Ruhezustand der gesamten Schaltung erzwungen. Dieser Ruhezustand bleibt auch nach dem Ende des Rückstellimpulses bestehen, solange auch alle anderen Eingangsklemmen Ruhepotential führen.

Docket 7867

80981 1/0613

Claims

PATENTANSPRUCH 1

Elektronischer Taktimpulsgeber für sehr hohe Impulsfrequenzen, der die zu einer Taktperiode gehörenden aufeinanderfolgenden Taktimpulse auf getrennten Ausgangsleitungen erzeugt, vorzugsweise zur Steuerung eines elektronischen Rechners, gekennzeichnet durch die Kombination folgender Merkmale:

a) die Taktimpulse auf den verschiedenen Ausgangsleitungen (01, 02, 03) werden durch die Schaltzustände von bistabilen Kippkreisen (Ll, L4) und von Verzögerungskreisen (5, 32) bestimmt, die sich in abwechselnder Folge (Ll, 5, Ll, 5, IA, 32, L4) nacheinander wirksam, machen (=konstante Taktimpulsdauer durch Verzögerungskreise);

b) der Arbeite zustand jeder Ausgangsleitung (01, 02, 03) bedingt den Schaltzustand jeweils eines weiteren bistabilen Kippkreises (L2, L3), der seinerseits an einem logischen Schaltkreis (14, 25, 2) die Voraussetzung für den Arbeite zustand der nächsten Ausgangsleitung (02, 03, 01) schafft (=Stopp bei Ausfall eines Taktimpulses);

c) die Beendigung des Arbeite zustande s jeder Ausgangsleitung (01,02,03) schafft an einem logischen Schaltkreis (14, 28, 8) eine weitere Voraussetzung für den Beginn des Arbeite zustande s der nächsten Ausgangsleitung (02, 03, 01)) und zwar mittels je eines weiteren logischen Schaltkreises (17, 19,27) ^Verhinderung von Überlappung der Taktimpulse);

d) der Anfang eines Start-Signals für Dauerbetrieb bzw. für eine Einzelperiode (am Eingang Il bzw. 12) leitet mittels logischer Schaltkreise (1, 2 bzw. 1, 2, 25) durch Einschaltung des ersten bistabilen Kippkreises (Ll) bzw. durch gleichzeitige Ruhe-Sperrung des zweiten bistabilen Kippkreises (L4) eine durch die Signaldauer bestimmte Anzahl von vollständigen Taktperioden bzw. mindestens eine Teilfolge von (vorzugsweise 2) Taktimpulsen ein, während das Ende des Startsignals den ersten bistabilen Kippkreis (Ll) ausschaltet und somit ohne Behinderung der laufenden Taktinaperiode erst den ersten Taktimpuls Docket 7867

809811/0613

U62722

der folgenden Periode verhindert bzw. gleichzeitig den zweiten bistabilen Kippkreis (L4) entsperrt und dadurch die restlichen (vorzugsweise 1) Taktimpulse der Einzelperiode freigibt ^Unabhängigkeit von der Startsignal-Dauer);

verhindert

e) ein Sperr-Signal (am Eingang 15)/währ end seiner Dauer die Beendigung eines

bei seinem Beginn bestehenden Taktimpulses auf einer der Ausgangsleitungen (01, 02, 03) durch gleichzeitige Sperrung aller zugehörigen logischen Schaltkreise (8,14, 28) und bistabilen Kippkreise (Ll, L4) im jeweiligen Schaltzustand mittels je eines oder mehrerer logischer Schaltkreise (13 bzw. 11, 12,7 bzw. 34) (=Sofort-Stopp);

f) ein voreingestelltes Signal "Stopp beim 1. , 2. oder 3. Taktimpuls¹¹ (an einem der Eingänge 14, 13 oder 17) bereitet durch einen oder mehrere logische Schaltkreise (13 bzw. 11, 12, 7 bzw. 34) die Sperrung des zur Auegangsleitung (01, oder 03) des vorbestimmten Taktimpulses gehörenden logischen Schaltkreises (8, 14 oder 28) und bistabilen Kippkreises (Ll oder L4) in demjenigen Schaltzustand vor, der nach Start oder Entsperrung des Taktgebers beim vorbestimmten Taktimpuls erreicht wird, und hält letzteren während der Signaldauer aufrecht (=Stopp bei vorbestimmtem Taktimpuls);

g) ein Rückstell-Impuls (am Eingang 16) erzwingt als gleichzeitiger Eingangsimpulfi an je einem logischen Schaltkreis (10, 22, 24, 30) sämtlicher bistabiler Kippkreis« (L1-L4) deren etwa noch nicht eingetretenen Ruhezustand und somit den der ganzen Schaltung (=Startbereitschaft);

h) alle bistabilen Kippkreise (L1-L4 sind Verriegelungskreise (Latches) aus je zwei sich gegenseitig in entgegengesetzten Schaltzuständen sperrenden logischen Schaltkreisen (3, 10; 18, 22;20, 24;26, 30), und sämtliche logischen Schaltkreise (1-4, 7, 8,10-14,17-26, 28; 30, 31, 34) sind kombinierte UND-Inverter-Kr ei se (invertierte UND-Kreise bzw. NAND-Kreise) bekannter Art.

809811/0613