DE10101330A1 - Elektrische oder elektronische Schaltungsanordnung und Verfahren zum Schützen der selben von Manipulation und/oder Missbrauch - Google Patents
Elektrische oder elektronische Schaltungsanordnung und Verfahren zum Schützen der selben von Manipulation und/oder MissbrauchInfo
- Publication number
- DE10101330A1 DE10101330A1 DE10101330A DE10101330A DE10101330A1 DE 10101330 A1 DE10101330 A1 DE 10101330A1 DE 10101330 A DE10101330 A DE 10101330A DE 10101330 A DE10101330 A DE 10101330A DE 10101330 A1 DE10101330 A1 DE 10101330A1
- Authority
- DE
- Germany
- Prior art keywords
- unit
- counter
- circuit arrangement
- counter reading
- determined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Credit Cards Or The Like (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Um eine elektrische oder elektronische Schaltungsanordnung (100) zu schaffen, wird vorgeschlagen, DOLLAR A - dass an die Kontaktanschlüsse (22, 27) der integrierten Schaltung mindestens eine Signalerzeugungseinheit (40), insbesondere mindestens eine Oszillatoreinheit, angeschlossen ist, deren Ausgangsfrequenz (f¶me߶) im Wesentlichen durch den spezifischen Kapazitätswert (C) bestimmt ist, DOLLAR A - dass der Signalerzeugungseinheit (40) mindestens eine erste, mit der Ausgangsfrequenz (f¶me߶) der Signalerzeugungseinheit (40) getaktete Zählereinheit (50) nachgeschaltet ist, in der nach einer vorgegebenen zeitlichen Zählperiode ein Istwert-Zählerstand ermittelbar ist, DOLLAR A - dass mindestens eine zweite, mit einer Referenzfrequenz (f¶ref¶) getaktete Zählereinheit (55) vorgesehen ist, in der nach der vorgegebenen zeitlichen Zählperiode ein Sollwert-Zählerstand ermittelbar ist, DOLLAR A - dass der ersten Zählereinheit (50) und der zweiten Zählereinheit (55) mindestens eine Komparatoreinheit (60) zum Vergleichen des Istwert-Zählerstands mit dem Sollwert-Zählerstand nachgeschaltet ist, wobei die Funktionen der integrierten Schaltung bei Vorliegen einer beim Vergleichen des Istwert-Zählerstands mit dem Sollwert-Zählerstand auftretenden Fehlermeldung vorübergehend oder dauernd blockierbar und/oder sperrbar und/oder unterbrechbar sind.
Description
Die vorliegende Erfindung betrifft eine elektrische oder elektronische Schaltungsanordnung,
aufweisend
- - mindestens ein insbesondere schichtförmiges Trägersubstrat aus halbleitendem oder isolierendem Material;
- - mindestens eine durch mindestens zwei beabstandet zueinander auf dem Trägersubstrat insbesondere lithographisch aufgebrachte Leiterbahnen gebildete integrierte Schaltung,
- - mindestens eine sich zwischen den Leiterbahnen und/oder lateral zu den Leiter bahnen und/oder auf den Leiterbahnen befindliche, zum Schützen der integrierten Schaltung vor äußeren Einflüssen vorgesehene dielektrische Abdeckung, insbesondere Isolierungsschicht und/oder Passivierungsschicht und/oder weitere Schutzschicht, so dass die integrierte Schaltung einen spezifischen, durch die dielektrische Abdeckung bestimm ten, insbesondere lateralen und/oder insbesondere parasitären Kapazitätswert aufweist.
Die Erfindung betrifft des weiteren ein Verfahren zum Schützen einer derart ausgebildeten
elektrischen oder elektronischen Schaltungsanordnung vor Manipulation und/oder vor
Missbrauch.
Generell gilt im Zusammenhang mit Schutz vor Manipulation und/oder vor Missbrauch,
dass die Sicherheitsanforderungen insbesondere auf dem Gebiet der Smart Card-Chip
technik mit wachsender Verbreitung der Smart Cards laufend zunehmen, wie etwa aus
dem Beispiel der Bankkarten, der Krankenkassenkarten oder auch diverser Sicherheits
chipkarten ersehen werden kann. Die Gemeinsamkeit aller derartigen Chipkarten beruht
auf der Speicherung sensibler Daten, die einzig und allein für den autorisierten, das heißt
berechtigten Benutzer der Chipkarte im zuvor definierten Rahmen zugänglich sein sollen.
In diesem Zusammenhang ist es in der Regel das Ziel unbefugter Personen, Informationen
aus der Chipkarte zu lesen bzw. die funktionalen Bausteine des Chips zu analysieren, um
die Chipkarte missbräuchlich einsetzen zu können.
Eine manipulative Möglichkeit, unbefugt Informationen über den Aufbau und/oder die
Funktion von Chipkarten zu erhalten, bietet das chemische oder mechanische Entfernen
der dielektrischen Abdeckung, insbesondere der Passivierungsschicht, zum Zwecke der
elektrischen oder elektronischen Analyse mittels Antastens der Leiterbahnen, etwa mit auf
die Leiterbahnen aufzusetzenden (Mess-)Nadeln, und/oder zum Zwecke der optischen
Analyse der funktionalen Bausteine mittels Mikroskop; auf diese Weise können nicht
zuletzt auch durch Software definierte Schranken zumindest teilweise unbefugterweise
überwunden werden. Um nun die aus diesen Missbrauchsgefahren resultierenden Sicher
heitsanforderungen erfüllen zu können, wird ein Konzept benötigt, das eine Kombination
aus aktiven und passiven Sicherheitsstrukturen, wie etwa aus (Licht-)Sensoren und aus
Passivierungsschichten, vereint.
Eine Anordnung der eingangs genannten Art ist nun durch die Druckschrift
DE 197 38 990 A1 bekannt. Bei der in dieser Druckschrift offenbarten Einrichtung zum
Schutz gegen Missbrauch einer Chipkarte werden die dielektrischen Eigenschaften einer
Passivierungsschicht auf dem Chip einer Chipkarte mittels eines durch die Passivierungs
schicht beeinflussten Kapazitätswertes abgetastet. Hierzu wird ein Oszillator eingesetzt,
dessen Schwingfrequenz durch den genannten Kapazitätswert bestimmt ist. Die aktuelle
Schwingfrequenz wird mit einem Sollwert verglichen, indem ein Zähler über ein be
stimmtes Zeitintervall getaktet wird und der Endzählerstand als Maß für die aktuelle
Schwingfrequenz herangezogen wird.
Hierbei kann die vom Zähler bereitgestellte Zahl zusätzlich gemäß einem frei wählbaren
Verknüpfungsalgorithmus mit einer personenspezifischen Zahl verknüpft werden, um eine
weitere Zahl zu erhalten, und wahlweise kann die vom Zähler bereitgestellte Zahl oder die
weitere Zahl mit einem Referenzwert verglichen werden.
Diese bekannte Anordnung impliziert zwar eine Reihe von Vorteilen, wie etwa die Mög
lichkeit, einen Missbrauch durch Chipmanipulation mittels sensibler Kapazitätsabtastung
an der Kapazitätsanordnung in der den Chip abdeckenden Schutzschicht aus Dielektrikum
zu verhindern; gleichwohl entsteht der angestrebte "kapazitive Sensor" bei der Anordnung
gemäß der Druckschrift DE 197 38 990 A1 erst nach Montage des zu schützenden Chips
auf einer Karte mittels Aufbringens eines geeigneten Schutzlacks und ist auch nur auf diese
Art und Weise funktionsfähig.
Ausgehend von diesen Nachteilen und Unzulänglichkeiten der konventionellen Anord
nungen liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine elektrische oder
elektronische Schaltungsanordnung der eingangs genannten Art sowie ein Verfahren zum
Schützen einer elektrischen oder elektronischen Schaltungsanordnung vor Manipulation
und/oder vor Missbrauch bereitzustellen, bei denen im Unterschied zum Stand der Tech
nik eine vollständige Integration des angestrebten "kapazitiven Detektors" im (Halbleiter-
)Chip ermöglicht ist, ohne dass - etwa über "Kontaktpads" - elektrische Verbindungen zur
Außenwelt erforderlich wären und unabhängig davon, wie der (Halbleiter-)Chip letzt
endlich eingesetzt wird. Des weiteren sollen durch die vorliegende Erfindung aufwendige
Montagearbeiten beim eigentlichen Hersteller der Chipkarten entfallen.
Diese Aufgabe wird durch die im Anspruch 1 für eine elektrische oder elektronische
Schaltungsanordnung angegebenen Merkmale sowie durch die im Anspruch 13 für ein
Verfahren zum Schützen einer elektrischen oder elektronischen Schaltungsanordnung vor
Manipulation und/oder vor Missbrauch angegebenen Merkmale gelöst. Vorteilhafte
Ausgestaltungen und zweckmäßige Weiterbildungen der vorliegenden Erfindung sind in
den jeweiligen Unteransprüchen gekennzeichnet.
Gemäß der Lehre der vorliegenden Erfindung kann durch den vorliegenden "kapazitiven
Detektor", der auch als "Passivierungsschichtsensor" bezeichnet werden kann, eine mani
pulative Attacke auf eine durch mindestens zwei beabstandet zueinander auf einem Träger
substrat insbesondere lithographisch aufgebrachte Leiterbahnen gebildete integrierte Schal
tung verhindert, zumindest jedoch erschwert werden. In diesem Zusammenhang basiert
das Konzept des vorliegenden "kapazitiven Detektors" oder "Passivierungsschichtsensors"
auf der Ausnutzung lateraler parasitärer Kapazitäten, die sich durch die Nachbarschaft der
mindestens zwei leitenden, in bevorzugter Weise voneinander unabhängigen Leiterbahnen
ergeben.
Wird nun die mindestens eine zum Schützen der integrierten Schaltung vor äußeren Ein
flüssen vorgesehene dielektrische Abdeckung, insbesondere in Form mindestens einer
Isolierungsschicht und/oder in Form mindestens einer Passivierungsschicht und/oder in
Form mindestens einer weiteren Schutzschicht, in manipulativer und/oder missbräuch
licher Absicht von einer hierzu nicht autorisierten, das heißt nicht berechtigten Person
zumindest partiell entfernt, so ändert sich der relative Dielektrizitätswert der sich zwischen
den Leiterbahnen und/oder lateral zu den Leiterbahnen und/oder auf den Leiterbahnen
befindlichen Isolierungsschicht und/oder Passivierungsschicht und/oder weiteren Schutz
schicht. Diese Änderung Δεr des relativen Dielektrizitätswerts führt zu einer Änderung ΔC
des spezifischen Kapazitätswerts gemäß der Formel ΔC = ε0.Δεr.h.l/d, wobei durch
- - ε0 = 8,8542.10-12 A s V-1 m-1 die Feldkonstante,
- - h die Höhe der Leiterbahnen,
- - l die Länge der Leiterbahnen und
- - d der Abstand zwischen der ersten Leiterbahn und der zweiten Leiterbahn
gegeben ist.
Hat mithin die Passivierungsschicht einen relativen Dielektrizitätswert εr = 3,9 oder im
Falle einer abdeckenden Siliziumnitritschicht gar von εr = 7,5, so ändert sich dieser relative
Dielektrizitätswert nach einem vollständigen Entfernen der Passivierungsschicht auf εr, Luft
= 1, das heißt die lateralen parasitären Kapazitäten, die sich durch die Nachbarschaft der
mindestens zwei leitenden, in bevorzugter Weise voneinander unabhängigen Leiterbahnen
ergeben, ändern sich um einen hohen Faktor.
Die Auswertung dieser Kapazitätsänderung kann als Absolutmessung oder als Relativ
messung erfolgen: Wird die laterale parasitäre Kapazität in eine geeignete Oszillatorschal
tung, wie etwa in eine RC-Oszillatorschaltung oder auch in eine LC-Oszillatorschaltung,
integriert, so kann durch Auswertung der Frequenzänderung infolge der Dielektrizitäts
änderung gewissermaßen ein kapazitiver Sensor realisiert werden.
Eine differentielle Auswertung der vorstehend beschriebenen Kapazitätsänderung erfolgt in
diesem Zusammenhang in zwei Schritten:
In einem ersten Schritt wird der durch mindestens zwei zweckmäßigerweise parallele, mit mindestens einer Passivierungsschicht bedeckte "Passivierungssensor" an mindestens eine Signalerzeugungseinheit, insbesondere an mindestens eine Oszillatoreinheit, angeschlossen. Die Kapazitätsänderung bewirkt hierbei eine Änderung der Oszillationsfrequenz.
In einem ersten Schritt wird der durch mindestens zwei zweckmäßigerweise parallele, mit mindestens einer Passivierungsschicht bedeckte "Passivierungssensor" an mindestens eine Signalerzeugungseinheit, insbesondere an mindestens eine Oszillatoreinheit, angeschlossen. Die Kapazitätsänderung bewirkt hierbei eine Änderung der Oszillationsfrequenz.
In einem zweiten Schritt kommen nun mindestens zwei vorzugsweise digitale Zählerein
heiten dergestalt zum Einsatz, dass eine erste Zählereinheit mit der Ausgangsfrequenz der
Signalerzeugungseinheit getaktet wird, wohingegen eine zweite Zählereinheit mit einer
Referenzfrequenz getaktet wird. Erreicht nun die erste Zählereinheit einen bestimmten
vorgegebenen Wert, so wird der Zählerstand zwischen der ersten Zählereinheit und der
zweiten Zählereinheit in mindestens einer Komparatoreinheit verglichen. Im Normalfall
(dielektrische Abdeckung weder chemisch noch mechanisch angegriffen, geschweige denn
entfernt, das heißt dielektrische Abdeckung in Ordnung) führt der Vergleich des Zähler
stands zu keiner Fehlermeldung, im Manipulations- bzw. Missbrauchsfall (dielektrische
Abdeckung chemisch und/oder mechanisch angegriffen oder sogar entfernt, das heißt
dielektrische Abdeckung nicht in Ordnung) wird aus der infolgedessen verschobenen
Frequenz eine Fehlermeldung generiert.
Zusammenfassend lässt sich feststellen, dass durch die vorliegende Erfindung eine elek
trische oder elektronische Schaltungsanordnung sowie ein Verfahren zum Schützen einer
elektrischen oder elektronischen Schaltungsanordnung vor Manipulation und/oder vor
Missbrauch zur Verfügung gestellt wird, bei denen - in Abgrenzung zur Einrichtung gemäß
der Druckschrift DE 197 38 990 A1 - eine vollständige Integration des angestrebten
"kapazitiven Detektors" im (Halbleiter-)Chip ermöglicht ist, ohne dass - etwa über
"Kontaktpads" - elektrische Verbindungen zur Außenwelt erforderlich sind und unab
hängig davon, wie der (Halbleiter-)Chip letztendlich eingesetzt wird. Des weiteren
entfallen durch die vorliegende Erfindung aufwendige Montagearbeiten beim eigentlichen
Hersteller der Chipkarten.
Ein Ausführungsbeispiel der vorliegenden Erfindung wird nachstehend anhand der
Zeichnungen näher erläutert. Es zeigt:
Fig. 1 eine durch zwei beabstandet zueinander auf einem Trägersubstrat aufgebrachte
Leiterbahnen gebildete integrierte Schaltung, im Querschnitt; und
Fig. 2 ein Ausführungsbeispiel einer Schaltungsanordnung gemäß der vorliegenden
Erfindung, in schematischer Prinzipdarstellung.
Gleiche oder ähnliche Ausgestaltungen, Elemente oder Merkmale sind in den Fig. 1 und
2 mit identischen Bezugszeichen versehen.
Die in Fig. 2 dargestellte, in eine Chipkarte oder Smart Card zu implementierende
und/oder zu integrierende Schaltungsanordnung 100 weist, wie aus Fig. 1 im Quer
schnitt ersichtlich, ein schichtförmiges Trägersubstrat 10 aus halbleitendem Material
einschließlich prozessierter Schaltungen und Leiterbahnen bis zur vorletzten Metallebene
auf. Dementsprechend ist auf dem Trägersubstrat 10 eine durch zwei mit Abstand d zu
einander (Größenordnung des Abstands d:) lithographisch aufgebrachte, abschnittsweise
parallel zueinander und meanderartig ineinandergreifend angeordnete Leiterbahnen 20, 25
gebildete integrierte Schaltung angeordnet, wobei zwischen den Leiterbahnen 20, 25 und
lateral zu den Leiterbahnen 20, 25 eine erste dielektrische Abdeckung in Form einer
Passivierungsschicht 30 zum Schützen der integrierten Schaltung vor äußeren Einflüssen
angeordnet ist (vgl. Fig. 1).
Des weiteren ist auf den Leiterbahnen 20, 25 eine ebenfalls zum Schützen der integrierten
Schaltung vor äußeren Einflüssen vorgesehene dielektrische Abdeckung in Form einer
weiteren Schutzschicht 35 vorgesehen, so dass die integrierte Schaltung einen spezifischen,
im wesentlichen durch die beiden aus lichtundurchlässigem Material gebildeten dielektrischen
Abdeckungen 30, 35 bestimmten lateralen parasitären Kapazitätswert
C = C10 + C30 + C35 aufweist (C10 ist der spezifische Kapazitätswert des Träger
substrats 10).
Wird nun eine oder werden beide dielektrischen Abdeckungen in Form der Passivierungs
schicht 30 und in Form der weiteren Schutzschicht 35 zumindest partiell entfernt, so
ändert sich der relative Dielektrizitätswert der sich zwischen den Leiterbahnen 20, 25,
lateral zu den Leiterbahnen 20, 25 und auf den Leiterbahnen 20, 25 befindlichen die
lektrischen Abdeckungen.
Da nun an die Kontaktanschlüsse 22 bzw. 27 der Leiterbahnen 20 bzw. 25 eine Signal
erzeugungseinheit 40 in Form einer Oszillatoreinheit (= Schwingkreis aus einer kapazitiven
Einheit, nämlich einem Kondensator, und aus einer resistiven Einheit, nämlich einem
Widerstand) angeschlossen ist, deren Ausgangsfrequenz fmeß durch den spezifischen Kapa
zitätswert C = C10 + C30 + C35 bestimmt ist, wirkt sich die durch die Änderung des
relativen Dielektrizitätswerts Δεr bedingte spezifische Kapazitätsänderung ΔC = ε0.Δεr.h
l/d unmittelbar auf die in der Signalerzeugungseinheit 40 generierte Ausgangsfrequenz
fmeß aus.
In bezug auf diese Signalerzeugungseinheit 40 in Form der RC-Oszillatoreinheit wird
gewährleistet, dass die Signalerzeugungseinheit 40 in einem breiten Spannungs- und
Temperaturbereich bei niedrigem Stromverbrauch sicher arbeitet.
Als Referenzfrequenz tref kann die zum Betrieb des Chips notwendige Systemfrequenz
benutzt werden. Eine weitere Möglichkeit bietet die Benutzung eines zusätzlichen Oszilla
tors, dessen Aufbau dem Oszillator der Messfrequenz identisch ist, dessen frequenzbe
stimmenden Elemente allerdings in einer anderen Isolatorschicht untergebracht sind.
Ein wesentlicher Vorteil der Signalerzeugungseinheit 40 in Form der RC-Oszillatoreinheit
ist in dem großen Spannungs- und Temperaturbereich zu sehen, in dem die RC-Oszilla
toreinheit arbeitet. Entfernt man den vorliegenden "kapazitiven Detektor", der auch als
"Passivierungsschichtsensor" bezeichnet werden kann, so bricht nicht etwa die Oszillation
ab oder schwingt mit unendlich großer Frequenz, sondern erhöht sich lediglich auf ein
Mehrfaches der vorherigen Normalfrequenz.
Der Signalerzeugungseinheit 40 ist eine erste, mit der Ausgangsfrequenz fmeß der Signal
erzeugungseinheit 40 getaktete digitale Zählereinheit 50 nachgeschaltet (vgl. Fig. 2), in
der nach einer vorgegebenen zeitlichen Zählperiode ein Istwert-Zählerstand ermittelbar ist.
Des weiteren ist in der Schaltungsanordnung 100 eine zweite, mit einer Referenzfrequenz
fref getaktete digitale Zählereinheit 55 vorgesehen, in der nach der vorgegebenen zeitlichen
Zählperiode ein Sollwert-Zählerstand ermittelbar ist.
In der der ersten Zählereinheit 50 und der zweiten Zählereinheit 55 nachgeschalteten
Komparatoreinheit 60 wird dann der Istwert-Zählerstand mit dem Sollwert-Zählerstand
verglichen, wobei die Funktionen der integrierten Schaltung bei Vorliegen einer beim
Vergleichen des Istwert-Zählerstands mit dem Sollwert-Zählerstand auftretenden Fehler
meldung vorübergehend oder dauernd blockierbar und/oder sperrbar und/oder unter
brechbar sind (→ Symbol "-" in Fig. 2; bei Ausbleiben einer Fehlermeldung: Symbol "+"
in Fig. 2), denn in diesem Falle liegt infolge eines manipulativen und/oder missbräuch
lichen Angriffs auf die abdeckenden Dielektrika gemäß den vorstehend beschriebenen
Zusammenhängen eine
Änderung des relativen Dielektrizitätswerts, das heißt eine Kapazitätsänderung, das heißt
eine Frequenzverschiebung vor.
Wie Fig. 2 ebenfalls entnehmbar ist, ist durch die erste Zählereinheit 50, durch die zweite
Zählereinheit 55 und durch die Komparatoreinheit 60 eine differentielle Auswerteeinheit
70 gebildet. Diese differentielle Auswerteeinheit 70 ist demzufolge zum Feststellen der
durch ein zumindest partielles Entfernen der dielektrischen Abdeckungen 30, 35 beding
ten Änderung des spezifischen Kapazitätswerts C ausgelegt, wobei die Auswerteeinheit 70
die Fehlermeldung im speziellen dann generiert, wenn der Istwert vom Sollbereich ab
weicht.
Zur praktischen Realisierung der Schaltungsanordnung 100 gemäß der vorliegenden
Erfindung sei abschließend noch angemerkt, dass die Größe des spezifischen Kapazitäts
werts C von der angestrebten Oszillatorfrequenz fmeß abhängig ist, wobei die Berechnung
des lateralen parasitären Kapazitätswerts C auf dem in den Fig. 1 und 2 angedeuteten
Ersatzschaltbild basiert. So hat sich beispielhaft gezeigt, dass sich im Layout bei Abständen
d der Leiterbahnen 20, 25 von etwa zwei Mikrometern eine laterale Kapazität von etwa
29,7.10-12 F m-1 ergibt.
100
elektrische oder elektronische Schaltungsanordnung
10
Trägersubstrat
20
erste Leiterbahn
22
Kontaktanschluss der ersten Leiterbahn
20
25
zweite Leiterbahn
27
Kontaktanschluss der zweiten Leiterbahn
25
30
erste dielektrische Abdeckung,
insbesondere Passivierungsschicht
35
zweite dielektrische Abdeckung,
insbesondere weitere Schutzschicht
40
Signalerzeugungseinheit,
insbesondere Oszillatoreinheit
50
erste Zählereinheit
55
zweite Zählereinheit
60
Komparatoreinheit
70
Auswerteeinheit
C spezifischer Kapazitätswert
ΔC Änderung des spezifischen Kapazitätswerts
C10
C spezifischer Kapazitätswert
ΔC Änderung des spezifischen Kapazitätswerts
C10
spezifischer Kapazitätswert des Trägersubstrats
10
C30
spezifischer Kapazitätswert der ersten dielektrischen Abdeckung
30
C35
spezifischer Kapazitätswert der zweiten dielektrischen Abdeckung
35
d Abstand zwischen der ersten Leiterbahn
20
und der zweiten Leiterbahn
25
ε0
Feldkonstante (0
=
8
,
8542
.
10
-12
A s V-1
m-1
)
εr
εr
relativer Dielektrizitätswert
Δεr
Δεr
Änderung des relativen Dielektrizitätswerts
fmeß
fmeß
Ausgangsfrequenz der Signalerzeugungseinheit
40
fref
Referenzfrequenz
l Länge der Leiterbahnen
l Länge der Leiterbahnen
20
,
25
SiNO2
Siliziumnitrit
SiO2
SiO2
Siliziumdioxid
Claims (16)
1. Elektrische oder elektronische Schaltungsanordnung (100), aufweisend
mindestens ein insbesondere schichtförmiges Trägersubstrat (10) aus halbleitendem oder isolierendem Material;
mindestens eine durch mindestens zwei beabstandet zueinander auf dem Trägersubstrat (10) insbesondere lithographisch aufgebrachte Leiterbahnen (20, 25) gebildete integrierte Schaltung,
mindestens eine sich zwischen den Leiterbahnen (20, 25) und/oder lateral zu den Leiterbahnen (20, 25) und/oder auf den Leiterbahnen (20, 25) befindliche, zum Schützen der integrierten Schaltung vor äußeren Einflüssen vorgesehene dielektrische Abdeckung (30; 35), insbesondere Isolierungsschicht und/oder Passivierungsschicht (30) und/oder weitere Schutzschicht (35), so dass die integrierte Schaltung einen spezifischen, durch die dielektrische Abdeckung (30; 35) bestimmten, insbesondere lateralen und/oder insbe sondere parasitären Kapazitätswert (C) aufweist,
dadurch gekennzeichnet,
dass an die Kontaktanschlüsse (22, 27) der integrierten Schaltung mindestens eine Signalerzeugungseinheit (40), insbesondere mindestens eine Oszillatoreinheit, angeschlossen ist, deren Ausgangsfrequenz (fmeß) im wesentlichen durch den spezifischen Kapazitätswert (C) bestimmt ist,
dass der Signalerzeugungseinheit (40) mindestens eine erste, mit der Ausgangs frequenz (fmeß) der Signalerzeugungseinheit (40) getaktete Zählereinheit (50) nachgeschaltet ist, in der nach einer vorgegebenen zeitlichen Zählperiode ein Istwert-Zählerstand ermittelbar ist,
dass mindestens eine zweite, mit einer Referenzfrequenz (fref) getaktete Zählereinheit (55) vorgesehen ist, in der nach der vorgegebenen zeitlichen Zählperiode ein Sollwert-Zählerstand ermittelbar ist,
dass der ersten Zählereinheit (50) und der zweiten Zählereinheit (55) mindestens eine Komparatoreinheit (60) zum Vergleichen des Istwert-Zählerstands mit dem Sollwert- Zählerstand nachgeschaltet ist, wobei die Funktionen der integrierten Schaltung bei Vor liegen einer beim Vergleichen des Istwert-Zählerstands mit dem Sollwert-Zählerstand auftretenden Fehlermeldung vorübergehend oder dauernd blockierbar und/oder sperrbar und/oder unterbrechbar sind.
mindestens ein insbesondere schichtförmiges Trägersubstrat (10) aus halbleitendem oder isolierendem Material;
mindestens eine durch mindestens zwei beabstandet zueinander auf dem Trägersubstrat (10) insbesondere lithographisch aufgebrachte Leiterbahnen (20, 25) gebildete integrierte Schaltung,
mindestens eine sich zwischen den Leiterbahnen (20, 25) und/oder lateral zu den Leiterbahnen (20, 25) und/oder auf den Leiterbahnen (20, 25) befindliche, zum Schützen der integrierten Schaltung vor äußeren Einflüssen vorgesehene dielektrische Abdeckung (30; 35), insbesondere Isolierungsschicht und/oder Passivierungsschicht (30) und/oder weitere Schutzschicht (35), so dass die integrierte Schaltung einen spezifischen, durch die dielektrische Abdeckung (30; 35) bestimmten, insbesondere lateralen und/oder insbe sondere parasitären Kapazitätswert (C) aufweist,
dadurch gekennzeichnet,
dass an die Kontaktanschlüsse (22, 27) der integrierten Schaltung mindestens eine Signalerzeugungseinheit (40), insbesondere mindestens eine Oszillatoreinheit, angeschlossen ist, deren Ausgangsfrequenz (fmeß) im wesentlichen durch den spezifischen Kapazitätswert (C) bestimmt ist,
dass der Signalerzeugungseinheit (40) mindestens eine erste, mit der Ausgangs frequenz (fmeß) der Signalerzeugungseinheit (40) getaktete Zählereinheit (50) nachgeschaltet ist, in der nach einer vorgegebenen zeitlichen Zählperiode ein Istwert-Zählerstand ermittelbar ist,
dass mindestens eine zweite, mit einer Referenzfrequenz (fref) getaktete Zählereinheit (55) vorgesehen ist, in der nach der vorgegebenen zeitlichen Zählperiode ein Sollwert-Zählerstand ermittelbar ist,
dass der ersten Zählereinheit (50) und der zweiten Zählereinheit (55) mindestens eine Komparatoreinheit (60) zum Vergleichen des Istwert-Zählerstands mit dem Sollwert- Zählerstand nachgeschaltet ist, wobei die Funktionen der integrierten Schaltung bei Vor liegen einer beim Vergleichen des Istwert-Zählerstands mit dem Sollwert-Zählerstand auftretenden Fehlermeldung vorübergehend oder dauernd blockierbar und/oder sperrbar und/oder unterbrechbar sind.
2. Schaltungsanordnung (100) gemäß Anspruch 1,
dadurch gekennzeichnet,
dass die Leiterbahnen (20, 25) zumindest abschnittsweise parallel zueinander und/oder
meanderartig ineinandergreifend angeordnet sind.
3. Schaltungsanordnung (100) gemäß Anspruch 1 oder 2,
dadurch gekennzeichnet,
dass der Abstand (d) der Leiterbahnen (20, 25) zueinander im Mikrometerbereich liegt.
4. Schaltungsanordnung (100) gemäß mindestens einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
dass das Material der dielektrischen Abdeckung (30; 35) Epoxidharz oder Siliziumnitrit
(SiNO2) oder Siliziumdioxid (SiO2) aus Epoxidharz oder Siliziumnitrit (SiNO2) oder
Siliziumdioxid (SiO2) oder anderen in der Halbleiterfertigung verwendeten Isolator
schichten besteht.
5. Schaltungsanordnung (100) gemäß mindestens einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
dass das Material der die dielektrischen Abdeckung (30; 35) auch lichtundurchlässig
ausgebildet ist.
6. Schaltungsanordnung (100) gemäß mindestens einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
dass die Signalerzeugungseinheit (40)
mindestens einen Schwingkreis aus mindestens einer kapazitiven Einheit, insbesondere Kondensator, und aus mindestens einer resistiven Einheit, insbesondere Widerstand, und/oder
mindestens einen Schwingkreis aus mindestens einer kapazitiven Einheit, insbesondere Kondensator, und aus mindestens einer induktiven Einheit, insbesondere Spule, aufweist.
dass die Signalerzeugungseinheit (40)
mindestens einen Schwingkreis aus mindestens einer kapazitiven Einheit, insbesondere Kondensator, und aus mindestens einer resistiven Einheit, insbesondere Widerstand, und/oder
mindestens einen Schwingkreis aus mindestens einer kapazitiven Einheit, insbesondere Kondensator, und aus mindestens einer induktiven Einheit, insbesondere Spule, aufweist.
7. Schaltungsanordnung (100) gemäß mindestens einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet,
dass durch die erste Zählereinheit (50), durch die zweite Zählereinheit (55) und durch die
Komparatoreinheit (60) mindestens eine Auswerteeinheit (70), insbesondere mindestens
eine differentielle Auswerteeinheit, gebildet ist.
8. Schaltungsanordnung (100) gemäß Anspruch 7,
dadurch gekennzeichnet,
dass die Auswerteeinheit (70) zum Feststellen einer durch ein zumindest partielles Ent
fernen der dielektrischen Abdeckung (30; 35) bedingten Änderung des spezifischen
Kapazitätswerts (C) ausgelegt ist.
9. Schaltungsanordnung (100) gemäß Anspruch 7 oder 8,
dadurch gekennzeichnet,
dass die Auswerteeinheit (70) die Fehlermeldung generiert, wenn der Istwert vom
Sollbereich abweicht.
10. Schaltungsanordnung (100) gemäß mindestens einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet,
dass die erste Zählereinheit (50) und/oder die zweite Zählereinheit (55) auf digitaler Basis
ausgebildet sind.
11. Schaltungsanordnung (100) gemäß mindestens einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet,
dass die erste Zählereinheit (50) und/oder die zweite Zählereinheit (55) auf digitaler Basis
ausgebildet sind.
12. Karte, insbesondere Chipkarte oder Smart Card, aufweisend mindestens eine elek
trische oder elektronische Schaltungsanordnung (100) gemäß mindestens einem der
Ansprüche 1 bis 11.
13. Verfahren zum Schützen einer gemäß dem Oberbegriff des Anspruchs 1 ausgebildeten
elektrischen oder elektronischen Schaltungsanordnung (100) vor Manipulation und/oder
vor Missbrauch,
dadurch gekennzeichnet,
dass in mindestens einer Signalerzeugungseinheit (40), insbesondere in mindestens einer Oszillatoreinheit, eine durch den spezifischen Kapazitätswert (C) bestimmte Ausgangsfrequenz (fmeß) generiert wird;
dass in mindestens einer ersten, mit der Ausgangsfrequenz (fmeß) der Signal erzeugungseinheit (40) getakteten Zählereinheit (50) nach einer vorgegebenen zeitlichen Zählperiode ein Istwert-Zählerstand ermittelt wird;
dass in mindestens einer zweiten, mit einer Referenzfrequenz (fref) getakteten Zählereinheit (55) nach der vorgegebenen zeitlichen Zählperiode ein Sollwert-Zählerstand ermittelt wird;
dass der Istwert-Zählerstand mit dem Sollwert-Zählerstand verglichen wird; und
dass die Funktionen der integrierten Schaltung vorübergehend oder dauernd blockiert und/oder gesperrt und/oder unterbrochen werden, wenn beim Vergleichen des Istwert-Zählerstands mit dem Sollwert-Zählerstand in mindestens einer Komparatoreinheit (60) eine Fehlermeldung auftritt.
dass in mindestens einer Signalerzeugungseinheit (40), insbesondere in mindestens einer Oszillatoreinheit, eine durch den spezifischen Kapazitätswert (C) bestimmte Ausgangsfrequenz (fmeß) generiert wird;
dass in mindestens einer ersten, mit der Ausgangsfrequenz (fmeß) der Signal erzeugungseinheit (40) getakteten Zählereinheit (50) nach einer vorgegebenen zeitlichen Zählperiode ein Istwert-Zählerstand ermittelt wird;
dass in mindestens einer zweiten, mit einer Referenzfrequenz (fref) getakteten Zählereinheit (55) nach der vorgegebenen zeitlichen Zählperiode ein Sollwert-Zählerstand ermittelt wird;
dass der Istwert-Zählerstand mit dem Sollwert-Zählerstand verglichen wird; und
dass die Funktionen der integrierten Schaltung vorübergehend oder dauernd blockiert und/oder gesperrt und/oder unterbrochen werden, wenn beim Vergleichen des Istwert-Zählerstands mit dem Sollwert-Zählerstand in mindestens einer Komparatoreinheit (60) eine Fehlermeldung auftritt.
14. Verfahren gemäß Anspruch 13,
dadurch gekennzeichnet,
dass mindestens eine durch die erste Zählereinheit (50), durch die zweite Zählereinheit
(55) und durch die Komparatoreinheit (60) gebildete Auswerteeinheit (70) auf differen
tieller Basis arbeitet.
15. Verfahren gemäß Anspruch 14,
dadurch gekennzeichnet,
dass in der Auswerteeinheit (70) eine durch ein zumindest partielles Entfernen der die
lektrischen Abdeckung (30; 35) bedingte Änderung des spezifischen Kapazitätswerts (C)
festgestellt wird.
16. Verfahren gemäß Anspruch 14 oder 15,
dadurch gekennzeichnet,
dass in der Auswerteeinheit (70) die Fehlermeldung generiert wird, wenn der Istwert vom
Sollbereich abweicht.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10101330A DE10101330A1 (de) | 2001-01-13 | 2001-01-13 | Elektrische oder elektronische Schaltungsanordnung und Verfahren zum Schützen der selben von Manipulation und/oder Missbrauch |
US10/043,516 US20020126792A1 (en) | 2001-01-13 | 2002-01-11 | Electric or electronic circuit arrangement and method of protecting said circuit arrangement from manipulation and/or abuse |
EP02000658A EP1223545A3 (de) | 2001-01-13 | 2002-01-11 | Elektrische oder Elektronische Schaltungsanordnung und Verfahren zum Schützen der selben vor Manipulation und/oder vor Missbrauch |
JP2002006601A JP2002319010A (ja) | 2001-01-13 | 2002-01-15 | 電気回路または電子回路の配置並びにこの回路配置を不正操作および/または悪用から保護する方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10101330A DE10101330A1 (de) | 2001-01-13 | 2001-01-13 | Elektrische oder elektronische Schaltungsanordnung und Verfahren zum Schützen der selben von Manipulation und/oder Missbrauch |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10101330A1 true DE10101330A1 (de) | 2002-07-18 |
Family
ID=7670441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10101330A Withdrawn DE10101330A1 (de) | 2001-01-13 | 2001-01-13 | Elektrische oder elektronische Schaltungsanordnung und Verfahren zum Schützen der selben von Manipulation und/oder Missbrauch |
Country Status (4)
Country | Link |
---|---|
US (1) | US20020126792A1 (de) |
EP (1) | EP1223545A3 (de) |
JP (1) | JP2002319010A (de) |
DE (1) | DE10101330A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1720122A1 (de) * | 2005-04-29 | 2006-11-08 | Giesecke & Devrient GmbH | Verfahren zur Herstellung eines tragbaren Datenträgers |
DE102004036889B4 (de) * | 2003-07-22 | 2007-12-13 | Samsung Electronics Co., Ltd. | Detektorschaltung und Zugriffdetektionsverfahren für eine Chipkarte |
DE102008006301B4 (de) * | 2008-01-28 | 2017-06-08 | Infineon Technologies Ag | Schaltungsanordnung zum Detektieren von Spannungsänderungen und Verfahren zum Detektieren einer Spannungsänderung |
CN109146050A (zh) * | 2018-05-22 | 2019-01-04 | 浙江大学山东工业技术研究院 | 复杂装备煤矿系统入口处的人流量统计方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10155802B4 (de) * | 2001-11-14 | 2006-03-02 | Infineon Technologies Ag | Halbleiterchip mit FIB-Schutz |
DE10247485A1 (de) * | 2002-10-11 | 2004-04-22 | Infineon Technologies Ag | Chip mit Angriffsschutz |
JP4758621B2 (ja) * | 2003-08-28 | 2011-08-31 | パナソニック株式会社 | 基本セル、端部セル、配線形状、配線方法、シールド線の配線構造 |
JP4748929B2 (ja) * | 2003-08-28 | 2011-08-17 | パナソニック株式会社 | 保護回路および半導体装置 |
DE10345240A1 (de) * | 2003-09-29 | 2005-05-04 | Infineon Technologies Ag | Integrierte Schaltung mit Strahlungssensoranordnung |
DE102005020099A1 (de) | 2005-04-29 | 2006-11-02 | Giesecke & Devrient Gmbh | Verfahren zur Herstellung eines tragbaren Datenträgers |
US7636559B2 (en) * | 2006-08-31 | 2009-12-22 | Microtune (Texas), L.P. | RF filter adjustment based on LC variation |
US7634242B2 (en) * | 2006-08-31 | 2009-12-15 | Microtune (Texas), L.P. | Systems and methods for filter center frequency location |
US7619421B2 (en) * | 2006-08-31 | 2009-11-17 | Microtune (Texas), L.P. | Systems and methods for detecting capacitor process variation |
DE102007051788A1 (de) * | 2007-10-30 | 2009-05-14 | Giesecke & Devrient Gmbh | Halbleiterchip mit einer Schutzschicht und Verfahren zum Betrieb eines Halbleiterchip |
JP5234835B2 (ja) * | 2010-04-07 | 2013-07-10 | 株式会社エヌ・ティ・ティ・ドコモ | Icカード、移動端末、及びicカードの加工検出方法 |
JP2012074674A (ja) * | 2010-09-02 | 2012-04-12 | Canon Inc | 半導体集積回路装置 |
JP5761947B2 (ja) | 2010-09-02 | 2015-08-12 | キヤノン株式会社 | 半導体集積回路装置 |
KR101665562B1 (ko) | 2010-11-05 | 2016-10-25 | 삼성전자주식회사 | 검출 회로, 그 검출 방법, 및 이를 포함하는 메모리 시스템 |
CN104412282A (zh) * | 2012-07-06 | 2015-03-11 | Exax株式会社 | 射频识别标签和其制造方法 |
JP6584487B2 (ja) * | 2017-12-20 | 2019-10-02 | キヤノン株式会社 | 情報処理装置、その制御方法およびプログラム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2617979B1 (fr) * | 1987-07-10 | 1989-11-10 | Thomson Semiconducteurs | Dispositif de detection de la depassivation d'un circuit integre |
DE4018688C2 (de) * | 1990-06-11 | 1998-07-02 | Siemens Ag | Verfahren zum Schutz einer integrierten Schaltung gegen das Auslesen sensitiver Daten |
DE19639033C1 (de) * | 1996-09-23 | 1997-08-07 | Siemens Ag | Analysierschutz für einen Halbleiterchip |
DE19738990C2 (de) * | 1997-09-05 | 1999-11-25 | Siemens Ag | Einrichtung zum Schutz gegen Mißbrauch einer Chipkarte |
-
2001
- 2001-01-13 DE DE10101330A patent/DE10101330A1/de not_active Withdrawn
-
2002
- 2002-01-11 US US10/043,516 patent/US20020126792A1/en not_active Abandoned
- 2002-01-11 EP EP02000658A patent/EP1223545A3/de not_active Ceased
- 2002-01-15 JP JP2002006601A patent/JP2002319010A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004036889B4 (de) * | 2003-07-22 | 2007-12-13 | Samsung Electronics Co., Ltd. | Detektorschaltung und Zugriffdetektionsverfahren für eine Chipkarte |
EP1720122A1 (de) * | 2005-04-29 | 2006-11-08 | Giesecke & Devrient GmbH | Verfahren zur Herstellung eines tragbaren Datenträgers |
DE102008006301B4 (de) * | 2008-01-28 | 2017-06-08 | Infineon Technologies Ag | Schaltungsanordnung zum Detektieren von Spannungsänderungen und Verfahren zum Detektieren einer Spannungsänderung |
CN109146050A (zh) * | 2018-05-22 | 2019-01-04 | 浙江大学山东工业技术研究院 | 复杂装备煤矿系统入口处的人流量统计方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1223545A2 (de) | 2002-07-17 |
US20020126792A1 (en) | 2002-09-12 |
JP2002319010A (ja) | 2002-10-31 |
EP1223545A3 (de) | 2003-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10101330A1 (de) | Elektrische oder elektronische Schaltungsanordnung und Verfahren zum Schützen der selben von Manipulation und/oder Missbrauch | |
DE602004008339T2 (de) | Schutz für einen integrierten schaltungschip, der vertrauliche daten enthält | |
DE102011017698B4 (de) | Vorrichtung, Sensorschaltung und Verfahren zum Betreiben einer Vorrichtung oder einer Sensorschaltung | |
DE3235114A1 (de) | Muenzpruefgeraet | |
DE4239993A1 (de) | ||
EP2795601B1 (de) | Verfahren und vorrichtung zum erkennen einer manipulation an einer elektrischen leitung | |
DE19600770C2 (de) | Sicherheitsfolie mit EMV-Schutz | |
DE102016102291B4 (de) | Halbleiterchip mit bruchdetektion | |
DE4115703C1 (de) | ||
DE4018688C2 (de) | Verfahren zum Schutz einer integrierten Schaltung gegen das Auslesen sensitiver Daten | |
DE69929941T2 (de) | Mikroskopische Kapazitätmesssystem und Testsystem | |
EP1194740A1 (de) | Elektrischer sensor zur messung einer kapazitätsänderung und umsetzung in ein spannungssignal | |
EP1018024B1 (de) | Kombinierter kleinsignal-strom- und spannungswandler | |
DE10065339B4 (de) | Kapazitiver Sensor als Schutzvorrichtung gegen Angriffe auf einen Sicherheitschip | |
EP1100058A1 (de) | Elektronisches Bauelement und Verfahren zum Schützen einer in dem Bauelement enthaltenen integrierten Schaltung | |
EP0867015B1 (de) | Zusatzsicherheitsmerkmal für chipkarten | |
EP1451596B1 (de) | Verfahren zum nachweis der funktionsfähigkeit von mehreren gleichen parallel zueinander und zu einer magnetspule geschalteten z-dioden | |
EP0513952B1 (de) | Schaltung zur Störungserfassung für eine elektronische Baugruppe | |
EP0239807B1 (de) | Kapazitives Intrusionsschutzsystem | |
EP2483847B1 (de) | Chipmodul und tragbarer datenträger mit einem chipmodul | |
DE102022211944A1 (de) | Batteriesensor | |
DE102017207046B4 (de) | Verfahren zum Herstellen und Auslesen einer kryptografischen Schaltung | |
DE19949612A1 (de) | Kapazitiv messender Sensor und Anordnung | |
EP1483753B1 (de) | Methangas, bewachungsanlage mit zumindest einer ngm (natural gas monitor), sensoreinrichtung | |
DE10119782C1 (de) | Verfahren zum Schutz eines IC vor Auslesen sicherheitsrelevanter Daten (Reverse-Engineering) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: PHILIPS INTELLECTUAL PROPERTY & STANDARDS GMBH, 20 |
|
8139 | Disposal/non-payment of the annual fee |