DE10119782C1 - Verfahren zum Schutz eines IC vor Auslesen sicherheitsrelevanter Daten (Reverse-Engineering) - Google Patents
Verfahren zum Schutz eines IC vor Auslesen sicherheitsrelevanter Daten (Reverse-Engineering)Info
- Publication number
- DE10119782C1 DE10119782C1 DE2001119782 DE10119782A DE10119782C1 DE 10119782 C1 DE10119782 C1 DE 10119782C1 DE 2001119782 DE2001119782 DE 2001119782 DE 10119782 A DE10119782 A DE 10119782A DE 10119782 C1 DE10119782 C1 DE 10119782C1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chip
- conductor
- conductive surfaces
- application
- data read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/86—Secure or tamper-resistant housings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Storage Device Security (AREA)
Abstract
Elektrische Leiter, wie z. B. Leiterbahnen oder Leiterflächen (1), die auf dem Halbleiterchip vorhanden sind, werden verwendet, um die Kapazität gegenüber der Umgebung festzustellen. Wird ein auf der Oberseite eines Leiters (10) aufgebrachtes Dielektrikum entfernt, ändert sich die relative Dielektrizitätszahl des an den Leiter angrenzenden Mediums und damit die Kapazität. Ändert sich die Kapazität erheblich, wird ein nicht autorisierter Eingriff angenommen, und es wird eine vorgesehene Schutzfunktion ausgelöst, z. B. das Löschen oder Überschreiben eines in dem Chip integrierten Halbleiterspeichers.
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Schutz
einer in einem Halbleiterchip integrierten elektronischen
Schaltung, insbesondere zur Verwendung bei einem elektroni
schen Fingerabdrucksensor.
Bei Halbleiterchips mit elektronischen Schaltungen, die in
einem sicherheitsrelevanten Bereich eingesetzt werden, ist es
erforderlich, Maßnahmen zu treffen, mit denen verhindert
wird, dass in dem Halbleiterchip abgespeicherte Daten aus
spioniert werden. Das betrifft insbesondere Daten zur Identi
fizierung einer Person, die z. B. bei einem elektronischen
Fingerabdrucksensor zum Vergleich mit aktuellen Sensorsigna
len abgespeichert sind. Das betrifft ebenso Algorithmen zur
Verschlüsselung oder Auswertung elektronisch gespeicherter
Daten. Um den Inhalt des Speichers auf einem Halbleiterchip
auslesen zu können oder die logischen Verknüpfungen einer
elektronischen Schaltung herausfinden zu können, muss der
Halbleiterchip zumindest teilweise von Gehäusen oder Abdeck
schichten befreit werden. Dazu müssen äußerliche Schichten
des Halbleiterchips abgetragen werden. Das geschieht durch
mechanische oder chemische Einwirkung oder ein Zusammenwirken
dieser Mittel.
In der WO 97/36326 A1 ist ein Bauelement mit einem Schutz gegen
Reverse-Engineering beschrieben, bei dem eine elektrische Ka
pazität zwischen einem Leiter einer integrierten Schaltung
und der Umgebung überprüft wird, um festzustellen, ob das
Chipgehäuse entfernt wurde. In der DE 199 01 384 A1 ist ein
durch geeignet angeordnete Leiter gebildeter ESD-Schutz für
einen Fingerabdrucksensor beschrieben.
Bei dem Entfernen einer Passivierungsschicht können Leiter
bahnen derart miteinander kurzgeschlossen werden, dass
elektronische Bauelemente der Schaltung zerstört werden oder
eine wesentliche Veränderung der zur Programmierung eines
Speichers aufgebrachten Ladungen erfolgt.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum
Schutz einer in einem Halbleiterchip integrierten elektroni
schen Schaltung vor Auslesen sicherheitsrelevanter Daten anzugeben, einfach realisierbar ist und
gleichzeitig einen zuverlässigen Schutz gegen einen Eingriff
von außen bietet.
Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des
Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den ab
hängigen Ansprüchen.
Das erfindungsgemäße Verfahren verwendet elektrische Leiter,
wie z. B. Leiterbahnen oder Leiterflächen, die auf dem Halb
leiterchip vorhanden sind, um die Kapazität gegenüber der Um
gebung festzustellen. Derartige elektrische Leiter sind in
der Regel bei jedem Halbleiterchip an der Oberfläche als Ver
drahtung in einer Metallisierungsebene ausgebildet. Die Kapa
zität ist im Wesentlichen durch die Größe der Leiter und ein
darauf aufgebrachtes Dielektrikum bestimmt. Wird dieses Di
elektrikum entfernt, so dass die Leiter der umgebenden Luft
direkt ausgesetzt sind, ändert sich wegen der jetzt geänder
ten relativen Dielektrizitätszahl des an die Leiter angren
zenden Mediums die detektierte Kapazität; in den meisten Fäl
len wird die Kapazität abnehmen.
Wird eine Deckschicht oder Passivierung aus einem dielektri
schen Material über dem Leiter vollständig entfernt, ändert
sich die Kapazität so deutlich, dass der Betrag der Differenz
zwischen dem nun festgestellten Wert und dem ursprünglichen
Wert der Kapazität merklich über einer vorgegebenen, maximal
noch zu tolerierenden Änderung des Kapazitätswertes liegt. In
diesem Fall wird ein nicht autorisierter Eingriff in die Un
versehrtheit des Chips angenommen, und es wird eine vorgese
hene Schutzfunktion ausgelöst. Diese Schutzfunktion kann
z. B. das Löschen oder Überschreiben eines in dem Chip inte
grierten Halbleiterspeichers umfassen.
Es folgt eine genauere Beschreibung eines Beispiels des er
findungsgemäßen Verfahrens anhand der beigefügten Figur, die
im Querschnitt ein Schema einer typischen für das Verfahren
geeigneten Anordnung in einem Halbleiterchip zeigt.
In der Figur ist im Querschnitt eine Anordnung von Leiterflä
chen 1 dargestellt. Das können z. B. die Leiterflächen zur
Aufnahme einzelner Bildpunkte bei einem kapazitiv messenden
elektronischen Fingerabdrucksensor sein. Nach außen hin sind
diese Leiterflächen 1 mit einer Passivierungsschicht 2 abge
deckt, die aus einem dielektrischen Material besteht. Diese
Passivierungsschicht 2 ist dafür vorgesehen, einerseits einen
elektrischen Kurzschluss der Leiterflächen 1 zu verhindern
und andererseits eine ebene Auflagefläche z. B. für eine Fin
gerbeere in einem definierten Abstand von den Leiterflächen
zu bilden. Bei einer kapazitiven Erfassung des Fingerabdruc
kes werden an den einzelnen Bildpunkten die Kapazitäten der
jeweiligen Leiterflächen gegenüber den Stegen und Furchen der
Hautoberfläche der Fingerbeere ermittelt. Wird die Passivie
rungsschicht 2 wie in der Figur angedeutet in einem Bereich
der Oberfläche entfernt, so dass eine Leiterfläche 10 nach
außen vollständig freigelegt ist, ändert sich deren Kapazität
gegenüber der äußeren Umgebung. Diese Kapazitätsänderung wird
erfasst, so dass geeignete Schutzfunktionen ausgelöst werden
können.
Die Leiterflächen 1 sind vorzugsweise auf einer geeigneten
Schicht 3 aus einem dielektrischen Material aufgebracht, so
dass sie gegen die in dem Halbleiterchip integrierten Bauele
mente elektrisch isoliert sind. Diese elektronischen Bauele
mente sind vorzugsweise in tiefer gelegenen Schichtlagen aus
gebildet. Es handelt sich dabei um typische Bauelemente einer
Ansteuer- oder Auswerteschaltung, die in der Regel n-Kanal-
und p-Kanal-Transistoren einer logischen Schaltung umfasst,
die z. B. im Rahmen eines CMOS-Prozesses hergestellt werden
kann. Diese Bauelemente sind in einem Halbleiterkörper oder
einer Halbleiterschichtstruktur hergestellt. Darüber befindet
sich in der Regel eine zur Verdrahtung vorgesehene Schicht
struktur, die mehrere zu Leiterbahnen strukturierte und mit
Intermetalloxid voneinander isolierte Metallisierungsebenen
aufweisen kann. Die oberste dieser Metallisierungsebenen bil
det die Schicht der Leiterflächen 1.
In der Figur sind im Schema die elektrischen Verbindungen zur
Bestimmung der Kapazitäten an den einzelnen Leiterflächen 1
eingezeichnet. Diese elektrischen Verbindungen und Schalter
werden in dem Bauelement durch die Leiterbahnen der Metalli
sierungsebenen, dazwischen angeordnete vertikale leitende
Verbindungen, in dem Halbleitermaterial elektrisch leitend
dotierte Bereiche und als Schalter vorgesehene Transistoren
als elektronische Bauelemente gebildet. Die genaue Realisie
rung dieser elektrischen Verbindungen und Schalter kann auf
grund des in der Figur dargestellten Schemas in einer an sich
bekannten Weise realisiert werden.
Wesentlich für das erfindungsgemäße Verfahren ist es, dass
die Kapazitätswerte zumindest einer ausgewählten Anzahl von
Leiterflächen derart bestimmt werden können, dass eine je
weils aktuell ermittelte Kapazität mit einem Sollwert oder
einem üblicherweise vorhandenen oder anzunehmenden Kapazi
tätswert verglichen werden kann. Wird eine über ein zu tole
rierendes Maß hinausgehende Abweichung festgestellt, wird ei
ne geeignete Schutzfunktion aktiviert. Die in der Figur ein
gezeichneten Schalter . . . sn-2, sn-1, sn, sn+1, sn+2, . . . sind
hier dafür vorgesehen, die Leiterflächen 1 einzeln an einen
Auswerteschalter zur Bestimmung der Kapazität anzuschließen.
Zusätzlich sind hier weitere Schalter . . ., s'n-2, s'n-1, s'n,
s'n+1, s'n+2 . . . vorhanden, mit denen die Leiterflächen 1 hin
tereinander in Reihe geschaltet werden können. Damit ist es
möglich, den bei Anliegen einer vorgegebenen Potenzialdiffe
renz durch die Leiterflächen fließenden Strom zu messen und
so eine bisher bereits an sich bekannte Schutzfunktion eines
so genannten Active Shield auszuführen.
Die Schutzfunktion kann z. B. darin bestehen, sicherheitsre
levante Daten in einem Speicher (RAM, Random Access Memory;
EEPROM, Electrically Erasable Programmable Read Only Memory)
zu löschen. Diese Schutzfunktion kann unmittelbar schaltungs
technisch durch die auftretende überhöhte Kapazität hervorge
rufen werden.
Das erfindungsgemäße Verfahren ist geeignet, bei Durchführung
von Messungen der Stromstärke I und Kapazität C doppelte Si
cherheit gegen Angreifer zu bieten. Dieser Schutz ist direkt
auf dem zu schützenden Halbleiterchip realisierbar. Es kann
für die Kapazitätsmessung eine ohnehin vorhandene Elektrode
verwendet werden, die auch Bestandteil eines in an sich be
kannter Weise verwendeten Active Shield sein kann. Die für
das erfindungsgemäße Verfahren erforderlichen Mittel bean
spruchen extrem wenig zusätzliche Chipfläche. Das Verfahren
ist insbesondere vorteilhaft anwendbar bei allen Halbleiter
chips mit integriertem Controller und allen Security-ICs. Es
ist unabhängig von der jeweiligen Halbleitertechnologie ein
setzbar.
1
Leiterfläche
2
Passivierungsschicht
3
Schicht aus einem dielektrischen Material
10
Leiterfläche
sn-2
sn-2
, sn-1
, sn
, sn+1
, sn+2
Schalter
s'n-2
s'n-2
, s'n-1
, s'n
, s'n+1
, s'n+2
weitere Schalter
Claims (2)
1. Verfahren zum Schutz einer in einem Halbleiterchip inte
grierten Schaltung, bei dem
eine elektrische Kapazität, die eine Leiterfläche (1) gegen
über der Umgebung besitzt, detektiert wird und bei einem Auf
treten einer Änderung dieser Kapazität um mindestens einen
vorgegebenen Wert eine Schutzfunktion ausgelöst wird,
dadurch gekennzeichnet, dass
auf dem Halbleiterchip vorhandene Leiterflächen (1), die für
eine kapazitive Erfassung eines Fingerabdrucks vorgesehen
sind, in Reihe geschaltet werden und die Stärke eines durch
die Leiterflächen (1) fließenden Stromes bei Anliegen einer
vorgegebenen elektrischen Potenzialdifferenz gemessen wird,
um eine Schutzfunktion auszulösen.
2. Verfahren nach Anspruch 1, bei dem
die Schutzfunktion ein automatisches Löschen oder Überschrei
ben eines in dem Halbleiterchip integrierten Speichers um
fasst.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001119782 DE10119782C1 (de) | 2001-04-23 | 2001-04-23 | Verfahren zum Schutz eines IC vor Auslesen sicherheitsrelevanter Daten (Reverse-Engineering) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001119782 DE10119782C1 (de) | 2001-04-23 | 2001-04-23 | Verfahren zum Schutz eines IC vor Auslesen sicherheitsrelevanter Daten (Reverse-Engineering) |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10119782C1 true DE10119782C1 (de) | 2002-10-17 |
Family
ID=7682356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001119782 Expired - Fee Related DE10119782C1 (de) | 2001-04-23 | 2001-04-23 | Verfahren zum Schutz eines IC vor Auslesen sicherheitsrelevanter Daten (Reverse-Engineering) |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10119782C1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006043185A1 (en) * | 2004-10-18 | 2006-04-27 | Koninklijke Philips Electronics N.V. | Secure sensor chip |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997036326A1 (en) * | 1996-03-28 | 1997-10-02 | Symbios,Inc. | Integrated circuit protection device and method |
DE19901384A1 (de) * | 1999-01-15 | 2000-07-27 | Siemens Ag | Elektronisches Bauelement und Verwendung einer darin enthaltenen Schutzstruktur |
-
2001
- 2001-04-23 DE DE2001119782 patent/DE10119782C1/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997036326A1 (en) * | 1996-03-28 | 1997-10-02 | Symbios,Inc. | Integrated circuit protection device and method |
DE19901384A1 (de) * | 1999-01-15 | 2000-07-27 | Siemens Ag | Elektronisches Bauelement und Verwendung einer darin enthaltenen Schutzstruktur |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006043185A1 (en) * | 2004-10-18 | 2006-04-27 | Koninklijke Philips Electronics N.V. | Secure sensor chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60225407T2 (de) | Kapazitiver Fingerbadrucksensor mit Leitsuspensionhaltiger Schutzbeschichtung | |
DE3632144C2 (de) | ||
DE60030089T2 (de) | Kapazitive Sensormatrix | |
DE3881596T2 (de) | Anordnung zur Detektion der Ablösung der Passivierungsschicht einer integrierten Schaltung. | |
DE102012109665A1 (de) | Manipulationserkennungsmaßnahmen zum Abschecken physischer Angriffe auf ein Sicherheits-ASIC | |
DE69715282T2 (de) | Schutzanordnung für ein Halbleiterplättchen | |
EP2068259A1 (de) | Verfahren und System zur Ueberpruefung des ESD-Verhaltens von integrierten Schaltungen auf Schaltungsebene | |
DE102012107619A1 (de) | Systeme und Verfahren zum Erkennen und Vereiteln ungenehmigten Zugriffs und feindlicher Angriffe auf gesicherte Systeme | |
DE69830867T2 (de) | Halbleiteranordnung mit einer leitenden Schutzschicht | |
DE102009025412B4 (de) | Integrierte Schaltung und Verfahren zum Schützen eines Schaltungsteils einer integrierten Schaltung, der geschützt werden soll und Computerprogrammprodukt zur Ausführung des Verfahrens | |
EP0178512A1 (de) | MOS-Schaltung mit einem E2-PROM | |
EP1114460B1 (de) | Halbleiterchip mit oberflächenabdeckung | |
DE10065747A1 (de) | Schaltungsanordnung | |
DE4018688A1 (de) | Verfahren zum schutz einer integrierten schaltung gegen das auslesen sensitiver daten | |
DE10154392A1 (de) | Ladungsdetektor-Halbleiterbauelement, System aus einem Ladungsdetektor-Halbleiterbauelement und einem Referenz-Halbleiterbauelement, Wafer, Verwendung eines Wafers und Verfahren zur qualitativen und quantitativen Messung einer Aufladung eines Wafers | |
DE10119782C1 (de) | Verfahren zum Schutz eines IC vor Auslesen sicherheitsrelevanter Daten (Reverse-Engineering) | |
EP0221351B1 (de) | Integrierte Halbleiterschaltung mit einem elektrisch leitenden Flächenelement | |
EP1368834B1 (de) | Schaltung für focused ion beam-sensor | |
DE10140045A1 (de) | IC-Chip mit Schutzstruktur | |
DE10065339B4 (de) | Kapazitiver Sensor als Schutzvorrichtung gegen Angriffe auf einen Sicherheitschip | |
DE10108913A1 (de) | Zeiterfassungsvorrichtung und Zeiterfassungsverfahren unter Verwendung eines Halbleiterelements | |
DE69720029T2 (de) | Lichterkennungsvorrichtung | |
DE10337256A1 (de) | Integrierte Schaltkreisanordnung und Verfahren zur Herstellung derselben | |
DE19941684B4 (de) | Halbleiterbauelement als Verzögerungselement | |
DE10257870B4 (de) | Halbleiterstruktur mit einer integrierten Abschirmung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023580000 Ipc: A61B0005117200 |