DE10337256A1 - Integrierte Schaltkreisanordnung und Verfahren zur Herstellung derselben - Google Patents

Integrierte Schaltkreisanordnung und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE10337256A1
DE10337256A1 DE10337256A DE10337256A DE10337256A1 DE 10337256 A1 DE10337256 A1 DE 10337256A1 DE 10337256 A DE10337256 A DE 10337256A DE 10337256 A DE10337256 A DE 10337256A DE 10337256 A1 DE10337256 A1 DE 10337256A1
Authority
DE
Germany
Prior art keywords
circuit arrangement
layer
circuit
arrangement according
doping layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10337256A
Other languages
English (en)
Inventor
Hermann Dr. Drexler
Michael Lamla
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giesecke and Devrient GmbH
Original Assignee
Giesecke and Devrient GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giesecke and Devrient GmbH filed Critical Giesecke and Devrient GmbH
Priority to DE10337256A priority Critical patent/DE10337256A1/de
Publication of DE10337256A1 publication Critical patent/DE10337256A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Eine integrierte Schaltkreisanordnung enthält einen auf einer Oberseite eines Halbleitersubstrats (12) angeordneten aktiven Schaltkreis und eine Schutzeinrichtung zur Erhöhung der Sicherheit der integrierten Schaltkreisanordnung. Erfindungsgemäß umfasst die Schutzeinrichtung eine unterhalb des aktiven Schaltkreises liegende Dotierschicht (20). Wahlweise enthält die Schutzeinrichtung eine Prüfeinrichtung und eine Abwehreinrichtung für Abwehrmaßnahmen gegen Angriffe, bei denen die Dotierschicht beschädigt wird. Die Erfindung umfasst auch ein Verfahren zur Herstellung einer solchen Schaltkreisanordnung.

Description

  • Die Erfindung betrifft eine integrierte Schaltkreisanordnung, mit einem auf einer Oberseite eines Halbleitersubstrats angeordneten aktiven Schaltkreis und einer Schutzeinrichtung zur Erhöhung der Sicherheit der integrierten Schaltkreisanordnung.
  • Es ist bekannt, integrierte Schaltkreisanordnungen mit verschiedenen Schutzmechanismen zu versehen, um ein unbefugtes Auslesen von gespeicherten Daten oder Programmen, oder eine Analyse des Schaltkreises selbst, das so genannte Reverse Engineering zu verhindern oder zumindest signifikant zu erschweren. Insbesondere müssen integrierte Schaltkreisanordnungen auf Chipkarten für Daten und Programme eine sichere Umgebung bilden, wenn diese als Geldkarten, Ausweiskarten oder dergleichen eingesetzt werden sollen.
  • Bereits auf dem Markt befindliche Geräte für die Chipanalyse versuchen oft, die Funktionen einer integrierten Schaltkreisanordnung von der Oberfläche der Anordnung her zu analysieren. Dieser Bedrohung kann beispielsweise dadurch begegnet werden, dass Passivierungsdetektoren und zusätzliche Deckschichten auf der Schaltkreisanordnung vorgesehen werden, die einen Angriff deutlich erschweren. Die Hersteller von Chipanalysegeräten entwikkeln jedoch in zunehmendem Maß Angriffsstrategien, die eine Analyse auch von solchermaßen geschützten Schaltkreisanordnungen ermöglichen sollen.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine integrierte Schaltkreisanordnung anzugeben, die die Nachteile des Standes der Technik ver meidet. Insbesondere soll die Schaltkreisanordnung eine erhöhte Sicherheit gegenüber Analyseangriffen von außen aufweisen.
  • Diese Aufgabe wird durch die integrierte Schaltkreisanordnung mit den Merkmalen des Hauptanspruchs gelöst. Ein Verfahren zur Herstellung einer derartigen integrierten Schaltkreisanordnung ist Gegenstand des nebengeordneten Anspruchs 23. Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
  • Der Erfindung liegt die Erkenntnis zugrunde, dass bei zunehmender Komplexität der Schaltkreisanordnungen und der damit einhergehenden zunehmenden Anzahl von Metalllagen auf der Oberseite der Anordnungen die Gefahr steigt, dass ein Angreifer versucht, die Schaltkreisanordnungen von der Rückseite her zu analysieren. Herkömmliche integrierte Schaltkreisanordnungen weisen keinen wirksamen Schutz gegen solche Angriffe von der Rückseite her auf. Erfindungsgemäß umfasst die Schutzeinrichtung daher zur Erhöhung der Sicherheit der Schaltungsanordnung eine unterhalb des aktiven Schaltkreises liegende tiefliegende Dotierschicht. Dabei erschweren die Ladungsträger in der Dotierschicht Angriffe wie Reverse Engineering von der Rückseite der Anordnung deutlich, während das Einbringen der zusätzlichen Dotierschicht bei der Herstellung der Schaltkreisanordnung nur einen vergleichsweise geringen Zusatzaufwand an Zeit und Material erfordert. Insbesondere ist die Dotierschicht mit Vorteil in dem Halbleitersubstrat der Schaltkreisanordnung ausgebildet.
  • In einer zweckmäßigen Ausführungsform ist die Dotierschicht durch ein homogenes, sich über die Fläche des aktiven Schaltkreises erstreckendes Dotiergebiet gebildet. Eine solche Dotierschicht kann mir geringem Aufwand durch Epitaxie oder durch Ionenimplantation hergestellt werden.
  • Alternativ kann die Dotierschicht nach einer anderen vorteilhaften Ausführungsform als Dotierschichtnetz ausgebildet sein. Dabei liegt die Strukturgröße des Dotierschichtnetzes zweckmäßig zwischen dem Ein- und dem Fünffachen der charakteristischen Strukturgröße des aktiven Schaltkreises. Die charakteristische Strukturgröße bezeichnet dabei die Breite der Leiterbahnen oder die Größe der Transistoren des aktiven Schaltkreises und kann je nach verwendeter Halbleitertechnologie beispielsweise 0,35 μm, 0,18 μm, 0,13 μm oder weniger betragen. Ein derartiges auf die Strukturgrößen des aktiven Schaltkreises abgestimmtes Dotierschichtnetz bietet den Vorteil eines besonders wirksamen Schutzes gegen rückseitige Analyseangriffe.
  • Nach einer anderen vorteilhaften Ausführungsform ist die Dotierschicht durch eine unregelmäßige Verteilung von nicht zusammenhängenden Dotiergebieten gebildet. Auch bei dieser Ausführungsform liegt die Strukturgröße der Dotierschichtgebiete zweckmäßig zwischen dem Ein- und dem Fünffachen der charakteristischen Strukturgröße des aktiven Schaltkreises, um eine besonders hohe Schutzwirkung zu gewährleisten.
  • Das Halbleitersubstrat ist gemäß einer bevorzugten Ausführungsform durch ein Siliziumsubstrat, gegebenenfalls mit aufgebrachten Halbleiterschichten gebildet. Alternativ kann das Halbleitersubstrat aus SOI („Silicon on Insulator" = Schichtmaterial aus Isolator und Silizium), Germanium, Galliumarsenid oder einem anderen Verbindungshalbleiter oder aus einem sonstigen Halbleiter gebildet sein.
  • In einer vorteilhaften Ausführungsform der Erfindung beträgt die Dotierstoffkonzentration in der Dotierschicht etwa 5 × 1018 cm-3 oder mehr, bevorzugt etwa 1 × 1019 cm-3 oder mehr, besonders bevorzugt etwa 5 × 1019 cm-3 oder mehr. Als Dotierstoffe kommen beispielsweise Bor, Arsen oder Phosphor in Frage.
  • In einer bevorzugten Weiterbildung der erfindungsgemäßen Schaltkreisanordnung ist vorgesehen, dass die Schutzeinrichtung neben der Dotierschicht eine oberhalb des aktiven Schaltkreises angeordnete Deckschicht umfasst, welche eine Metallschicht enthält, die auf einer den aktiven Schaltkreis vor mechanischer Beschädigung schützenden Passivierungsschicht aufgebracht ist. Die Metallschicht kann dabei ein Metallnetz bilden oder durch eine unregelmäßige Verteilung von Metallgebieten ausgebildet sein. Die Metallschicht enthält beispielsweise ein Edelmetall, wie Gold oder Platin, kann aber auch ein haftvermittelndes Bondmetall, wie etwa Chrom oder Molybdän enthalten.
  • Gemäß einer zweckmäßigen Weiterbildung lässt die Metallschicht Teile der Passivierungsschicht frei, und die Deckschicht enthält neben der Metallschicht eine Abdeckschicht, die Teile der Metallschicht bedeckt und Teile der Passivierungsschicht freilässt. Die Abdeckschicht und die Passivierungsschicht sind dabei in ihrer chemischen Zusammensetzung so aufeinander abgestimmt, dass Ätzungen, die die Abdeckschicht angreifen auch die Passivierungsschicht angreifen. Somit zerstört ein Wegätzen der Abdeckschicht die freigelassenen Teile der Passivierungsschicht und damit einen Teil des aktiven Schaltkreises.
  • Gemäß einer weiteren bevorzugten Weiterbildung der Erfindung weist die Schaltkreisanordnung einen zweiten aktiven Schaltkreis mit der Funktion einer Prüfeinrichtung auf, der dazu eingerichtet ist, mindestens eine Eigenschaft, insbesondere elektrische Eigenschaft, der Dotierschicht zu überprüfen. Der zweite aktive Schaltkreis, d.h. die Prüfeinrichtung, ist vorzugsweise in der gleichen oder einer kompatiblen (integrierten) Halbleitertechnologie ausgebildet wie der aktive Schaltkreis. Wird bei der erfindungsgemäßen Schaltkreisanordnung ein Angriff, wie z.B. ein Reverse Engineering, von der Rückseite der Schaltkreisanordnung aus durchgeführt, ist die Gefahr groß, dass dabei die tiefliegende Dotierschicht beschädigt wird, die, da sie tiefliegend ist, in der Nähe der Rückseite liegt und somit empfindlich gegen Manipulationen von der Rückseite her ist. Mit der Prüfeinrichtung lässt sich eine durch Angriffe wie Reverse Engineering erzeugte Beschädigung der tiefliegenden Dotierschicht feststellen, so dass Angriffe von der Rückseite her erkannt und vorzugsweise auch abgewehrt werden können.
  • Um während des Betriebs der Schaltkreisanordnung eine laufende Überprüfung auf Angriffe von der Rückseite her zu ermöglichen, ist weiter der zweite aktive Schaltkreis der Prüfeinrichtung vorzugsweise dazu eingerichtet, die Eigenschaft oder Eigenschaften der Dotierschicht wiederholt in zeitlichen Abständen, insbesondere in zeitlich regelmäßigen Abständen, zu überprüfen.
  • Die elektrische Eigenschaft umfasst vorzugsweise den elektrischen Widerstand und/ oder die Kapazität der Dotierschicht. In diesem Fall wird vorzugsweise in regelmäßigen zeitlichen Abständen der elektrische Widerstand bzw. die Kapazität der Dotierschicht gemessen.
  • Änderungen der Eigenschaften, d.h. z.B. des elektrischen Widerstands bzw. der Kapazität, sind ein Indiz für eine Beschädigung der Dotierschicht.
  • Gemäß einer Variante wird mit der Prüfeinrichtung der zeitlicher Verlauf der Eigenschaft überprüft und in dem Fall, wenn sich die Eigenschaft ändert oder zu stark ändert oder in zu kurzer Zeit zu stark ändert angenommen, dass ein Angriff erfolgt.
  • Vorzugsweise ist der zweite aktive Schaltkreis dazu eingerichtet, die Eigenschaft daraufhin zu überprüfen, ob der Wert der Eigenschaft mit einem vorbestimmten Sollwert übereinstimmt. Der Sollwert kann beispielsweise gleich einem zu einem vorherigen Zeitpunkt, insbesondere während der Herstellung der Schaltkreisanordnung, ermittelten Wert der Eigenschaft sein. Vorzugsweise wird der Sollwert während der Herstellung der Schaltkreisanordnung von der Schaltkreisanordnung selbst ermittelt und in der Schaltkreisanordnung abgespeichert.
  • Die Schaltkreisanordnung weist weiter vorzugsweise einen dritten aktiven Schaltkreis mit der Funktion einer Abwehreinrichtung auf, der in Abhängigkeit vom Ergebnis der Überprüfung der Eigenschaft für zumindest einen Teil der Schaltkreisanordnung den Zustand der Schaltkreisanordnung ändert. Der Zustand wird dann geändert, wenn bei der Überprüfung der Eigenschaften das Ergebnis geliefert wird, dass die Dotierschicht beschädigt ist bzw. dass ein Angriff erfolgt oder erfolgt ist, durch den die Dotierschicht beschädigt worden ist. Die Änderung des Zustands der Schaltkreisanordnung stellt somit eine Abwehrmaßnahme gegen den Angriff dar, den der zweite aktive Schaltkreis, d.h. die Prüfeinrichtung, detektiert hat.
  • Das Ändern umfasst beispielsweise, dass die Schaltkreisanordnung in einen Ausgangszustand versetzt wird, der bei jeder Inbetriebnahme der Schaltkreisanordnung standardmäßig eingestellt wird. Mit anderen Worten wird, wenn der Angriff bzw. die Beschädigung der Dotierschicht erkannt wird, ein Reset der Schaltkreisanordnung durchgeführt.
  • Alternativ oder zusätzlich umfasst das Ändern des Zustands der Schaltkreisanordnung, dass in der Schaltkreisanordnung gespeicherte Speicherinhalte zumindest teilweise gelöscht werden. Versuche, mit Reverse Engineering Speicherbereiche der Schaltungsanordnung freizulegen und die Speicherinhalte der Speicherbereiche, beispielsweise geheime Daten auszulesen, werden somit wirksam abgewehrt.
  • Alternativ oder zusätzlich umfasst das Ändern des Zustands, dass der Zugriff auf die Schaltkreisanordnung zumindest in Teilbereichen verhindert wird, insbesondere dass das Ablaufen von in der Schaltkreisanordnung implementierter Software verhindert wird. Insbesondere kann vorgesehen sein, dass sich die Schaltkreisanordnung nicht mehr in Betrieb setzen lässt oder dass der Betrieb abgebrochen wird, sobald eine Beschädigung der Dotierschicht erkannt wird.
  • Zur Herstellung einer beschriebenen integrierten Schaltkreisanordnung wird auf einer Oberseite eines Halbleitersubstrats ein aktiver Schaltkreis ausgebildet und zur Erhöhung der Sicherheit der integrierten Schaltkreisanordnung unterhalb des aktiven Schaltkreises eine Dotierschicht als Schutzschicht ausgebildet.
  • Die Dotierschicht wird dazu in einer bevorzugten Ausgestaltung vor dem Ausbilden des aktiven Schaltkreises durch Epitaxie auf das Halbleitersubstrat aufgewachsen.
  • In einer anderen bevorzugten Ausführungsform wird die Dotierschicht in das Halbleitersubstrat eingebracht. Insbesondere kann die Dotierschicht vor dem Ausbilden des aktiven Schaltkreises durch Ionenimplantation in das Halbleitersubstrat eingebracht werden.
  • Weitere Ausführungsbeispiele sowie Vorteile der Erfindung werden nachfolgend anhand der Figuren erläutert. Zur besseren Anschaulichkeit wird in den Figuren auf eine maßstabs- und proportionsgetreue Darstellung verzichtet. Es zeigen:
  • 1 eine. schematische Darstellung einer integrierten Schaltkreisanordnung für eine Chipkarte nach einem Ausführungsbeispiel der Erfindung im Querschnitt, und
  • 2 und 3 Anordnungsmuster der Dotiergebiete der tieferliegenden Dotierschicht bei integrierten Schaltkreisanordnungen nach zwei weiteren Ausführungsbeispielen der Erfindung.
  • 1 zeigt eine schematische Darstellung eines Smartcard-Chips 10 im Querschnitt. Der Smartcard-Chip 10 enthält ein Silizium-Substrat 12, auf dem eine Schichtenfolge 14 aufgebracht ist, die den aktiven Schaltkreis des Smartcard-Chips 10 enthält. Der aktive Schaltkreis kann in an sich bekannter Weise unter Verwendung von MOS, CMOS oder Bipolartechniken ausgebildet sein und enthält insbesondere undotierte Bereiche, Dotiergebiete, Dielektrizitätsschichten und andere Isolationsschichten, sowie Metallschichten. Diese Elemente stellen zusammen die Funktionalität des aktiven Schaltkreises bereit.
  • Zum Schutz vor Analyseangriffen auf den Smartcard-Chip 10 von oben (Bezugszeichen 18) ist auf der Schichtenfolge 14 eine Deckschicht 16 aufgebracht. Im Ausführungsbeispiel enthält die Deckschicht 16 ein Metallnetz, das auf einer selbst nicht dargestellten Passivierungsschicht aus Siliziumoxid aufgebracht ist. Die Passivierungsschicht schützt den aktiven Schaltkreis gegen mechanische Beschädigungen, wie Kratzer oder Verunreinigungen. Sie kann auch aus anderen kratzfesten und isolierenden Materialien, wie etwa Siliziumnitrid oder Oxynitridmischungen bestehen.
  • Zum Schutz vor Analyseangriffen auf den Smartcard-Chip 10 von der Rückseite her (Bezugszeichen 22) ist in das Siliziumsubstrat 12 eine tiefliegende Dotierschicht 20 eingebracht. Im Ausführungsbeispiel ist dazu vor dem Ausbilden des aktiven Schaltkreises eine homogene Dotierschicht mit einer Konzentration von etwa 5 × 1019 cm-3 durch Ionenimplantation von As-Ionen in das Halbleitersubstrat eingebracht worden. Die hohe Ladungsträgerkonzentration in der Dotierschicht erschwert die Analyse des vollständig prozessierten Smartcard-Chips 10 durch einen Angriff von seiner Rückseite 22 her signifikant.
  • Statt mit Ionenimplantation kann die Dotierschicht selbstverständlich auch durch Epitaxie auf das Halbleitersubstrat aufgewachsen werden. Der aktive Schaltkreis ist dann auf die ausgeheilte Dotierschicht oder auf eine zwischengeschaltete Pufferschicht aufgebracht.
  • In anderen Ausgestaltungen wird für den Smartcard-Chip 10 anstelle einer homogenen Dotierschicht 20 eine Dotierschicht mit einem Verteilungsmuster aus dotierten und undotierten Gebieten verwendet. 2 zeigt einen Ausschnitt einer Aufsicht auf eine Dotierschicht nach einem weiteren Ausführungsbeispiel der Erfindung. Die dotierten Gebiete formen bei diesem Ausführungsbeispiel ein zusammenhängendes Netz 24 mit Ausnehmungen 26, die durch undotierte Gebiete gebildet werden.
  • Die Größe der Ausnehmung 26 liegt dabei zweckmäßig zwischen dem Einund dem Fünffachen der charakteristischen Strukturgröße des aktiven Schaltkreises, im Ausführungsbeispiel beim knapp Dreifachen dessen Strukturgröße. Die Breite der Netzstege zwischen den Ausnehmungen 26 ist im Ausführungsbeispiel genauso groß, wie die Kantenlänge der Ausnehmungen 26 selbst. Wird der aktive Schaltkreis beispielsweise in 0,35 μm-Technologie gefertigt, so liegt die Kantenlänge der Ausnehmungen 26 und die Breite der Netzstege zwischen etwa 0,35 μm und etwa 1,75 μm. Im Ausführungsbeispiel der 2 sind die Netzstege 1 μm breit, und die Ausnehmungen 26 haben jeweils eine Abmessung von 1 μm × 1 μm
  • Ein weiteres Ausführungsbeispiel eines Verteilungsmusters für eine Dotierschicht ist in der 3 dargestellt. Dort sind die dotierten Gebiete 28 unregelmäßig verteilt und bilden ein nicht zusammenhängendes Muster von Dotiergebieten 28, die jeweils durch undotierte Bereiche 30 voneinander getrennt sind. Auch hier liegt die Strukturgröße der Dotiergebiete 28 zweckmäßig zwischen dem Ein- und dem Fünffachen der charakteristischen Strukturgröße des aktiven Schaltkreises. Wird der aktive Schaltkreis, wie beim Ausführungsbeispiel der 2, in 0,35 μm-Technologie gefertigt, so liegt die Kantenlänge der Dotiergebiete 28 zwischen etwa 0,35 μm und etwa 1,75 μm. Die unregelmäßige Verteilung der Dotiergebiete mit Abmessungen in der Größenordnung der charakteristischen Strukturgröße des aktiven Schaltkreises erschwert die Analyse der Chipfunktion zusätzlich.
  • Für – vor allem bei Dotierschichtnetzen bevorzugten – Ausführungsformen der Schaltkreisanordnung, bei denen ein zweiter und/ oder ein dritter aktiver Schaltkreis vorgesehen ist, der die Funktion einer Prüfeinrichtung bzw. einer Abwehreinrichtung hat, wird der zweite bzw. dritte Schaltkreis vorzugsweise zugleich mit dem atkiven Schaltkreis 14 erzeugt. Wahlweise können der zweite und/ oder der dritte Schaltkreis in gesonderten Prozessschritten hergestellt werden und dabei zudem in anderen Schichten hergestellt werden als der aktive Schaltkreis 14.
    •

Claims (28)

  1. Integrierte Schaltkreisanordnung, mit einem auf einer Oberseite eines Halbleitersubstrats (12) angeordneten aktiven Schaltkreis und einer Schutzeinrichtung zur Erhöhung der Sicherheit der integrierten Schaltkreisanordnung, dadurch gekennzeichnet, dass die Schutzeinrichtung eine unterhalb des aktiven Schaltkreises liegende tiefliegende Dotierschicht (20) zum Schutz der Schaltkreisanordnung gegen Angriffe von der Rückseite des Halbleitersubstrats umfasst.
  2. Schaltkreisanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Dotierschicht (20) in dem Halbleitersubstrat (12) ausgebildet ist.
  3. Schaltkreisanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Dotierschicht (20) durch ein homogenes, sich über die Fläche des aktiven Schaltkreises erstreckendes Dotiergebiet gebildet ist.
  4. Schaltkreisanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Dotierschicht als Dotierschichtnetz (24) ausgebildet ist.
  5. Schaltkreisanordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Strukturgröße des Dotierschichtnetzes (24) zwischen dem Ein- und dem Fünffachen der charakteristischen Strukturgröße des aktiven Schaltkreises liegt.
  6. Schaltkreisanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Dotierschicht durch eine unregelmäßige Verteilung von nicht zusammenhängenden Dotiergebieten (28) gebildet ist.
  7. Schaltkreisanordnung nach Anspruch 6, dadurch gekennzeichnet, dass die Strukturgröße der Dotierschichtgebiete (28) zwischen dem Ein- und dem Fünffachen der charakteristischen Strukturgröße des aktiven Schaltkreises liegt.
  8. Schaltkreisanordnung nach wenigstens einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die das Halbleitersubstrat (12) durch ein Siliziumsubstrat, gegebenenfalls mit aufgebrachten Halbleiterschichten gebildet ist.
  9. Schaltkreisanordnung nach wenigstens einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Dotierstoffkonzentration in der Dotierschicht (20; 24; 28) etwa 5 × 1018 cm-3 oder mehr, bevorzugt etwa 1 × 1019 cm-3 oder mehr, besonders bevorzugt etwa 5 × 1019 cm-3 oder mehr beträgt.
  10. Schaltkreisanordnung nach wenigstens einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Schutzeinrichtung neben der Dotierschicht (20; 24; 28) eine oberhalb des aktiven Schaltkreises angeordnete Deckschicht (16) umfasst, welche eine Metallschicht enthält, die auf einer den aktiven Schaltkreis vor mechanischer Beschädigung schützenden Passivierungsschicht aufgebracht ist.
  11. Schaltkreisanordnung nach Anspruch 10, dadurch gekennzeichnet, dass die Metallschicht ein Metallnetz bildet.
  12. Schaltkreisanordnung nach Anspruch 10, dadurch gekennzeichnet, dass die Metallschicht durch eine unregelmäßige Verteilung von Metallgebieten ausgebildet ist.
  13. Schaltkreisanordnung nach wenigstens einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Metallschicht Teile der Passivierungsschicht freilässt, die Deckschicht (16) neben der Metallschicht eine Abdeckschicht enthält, die Teile der Metallschicht bedeckt und Teile der Passivierungsschicht freilässt, und die Abdeckschicht und die Passivierungsschicht in ihrer chemischen Zusammensetzung so aufeinander abgestimmt sind, dass Ätzungen, die die Abdeckschicht angreifen auch die Passivierungsschicht angreifen.
  14. Schaltkreisanordnung nach wenigstens einem der Ansprüche 10 bis 13, die einen weiteren aktiven Schaltkreis mit der Funktion einer Prüfeinrichtung aufweist, der dazu eingerichtet ist, mindestens eine Eigenschaft, insbesondere elektrische Eigenschaft, der Dotierschicht zu überprüfen.
  15. Schaltkreisanordnung nach Anspruch 14, wobei der weitere aktive Schaltkreis dazu eingerichtet ist, die Eigenschaft wiederholt in zeitlichen Abständen, insbesondere in zeitlich regelmäßigen Abständen, zu überprüfen.
  16. Schaltkreisanordnung nach Anspruch 14 oder 15, wobei die elektrische Eigenschaft den Widerstand und/oder die Kapazität der Dotierschicht umfasst.
  17. Schaltkreisanordnung nach einem der Ansprüche 14 bis 16, wobei der weitere aktive Schaltkreis dazu eingerichtet ist, die Eigenschaft daraufhin zu überprüfen, ob der Wert der Eigenschaft mit einem Sollwert übereinstimmt.
  18. Schaltkreisanordnung nach Anspruch 17, wobei der Sollwert gleich einem zu einem vorherigen Zeitpunkt, insbesondere während der Herstellung der Schaltkreisanordnung, ermittelten Wert der Eigenschaft ist.
  19. Schaltkreisanordnung nach einem der Ansprüche 14 bis 18, die weiter eine dritte aktive Schaltung mit der Funktion einer Abwehreinrichtung aufweist, die in Abhängigkeit vom Ergebnis der Überprüfung der Eigenschaft für zumindest einen Teil der Schaltkreisanordnung den Zustand der Schaltkreisanordnung ändert.
  20. Schaltkreisanordnung nach Anspruch 19, wobei das Ändern umfasst, dass die Schaltkreisanordnung in einen Ausgangszustand versetzt wird, der bei jeder Inbetriebnahme der Schaltkreisanordnung standardmäßig eingestellt wird.
  21. Schaltkreisanordnung nach Anspruch 19 oder 20, wobei das Ändern des Zustands umfasst, dass in der Schaltkreisanordnung gespeicherte Speicherinhalte zumindest teilweise gelöscht werden.
  22. Schaltkreisanordnung nach einem der Ansprüche 19 bis 21, wobei das Ändern des Zustands umfasst, dass der Zugriff auf die Schaltkreisanordnung zumindest in Teilbereichen verhindert wird, insbesondere dass das Ablaufen von in der Schaltkreisanordnung implementierter Software verhindert wird.
  23. Verfahren zum Herstellen einer integrierten Schaltkreisanordnung nach wenigstens einem der Ansprüche 1 bis 22, bei dem auf einer Oberseite eines Halbleitersubstrats ein aktiver Schaltkreis ausgebildet wird, dadurch gekennzeichnet, dass zur Erhöhung der Sicherheit der integrierten Schalt kreisanordnung unterhalb des aktiven Schaltkreises eine Dotierschicht als Schutzschicht ausgebildet wird.
  24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass die Dotierschicht vor dem Ausbilden des aktiven Schaltkreises durch Epitaxie auf das Halbleitersubstrat aufgewachsen wird.
  25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Dotierschicht in dem Halbleitersubstrat ausgebildet wird.
  26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass die Dotierschicht vor dem Ausbilden des aktiven Schaltkreises durch Ionenimplantation in das Halbleitersubstrat eingebracht wird.
  27. Verfahren nach einem der Ansprüche 23 bis 26, dadurch gekennzeichnet, dass ein weiterer aktiver Schaltkreis mit der Funktion einer Prüfeinrichtung ausgebildet wird, der dazu eingerichtet ist, mindestens eine Eigenschaft, insbesondere elektrische Eigenschaft, insbesondere elektrischer Widerstand und/oder Kapazität, der Dotierschicht zu überprüfen.
  28. Verfahren nach Anspruch 27, wobei während der Herstellung ein Sollwert der Eigenschaft ermittelt wird und in der Schaltkreisanordnung für die Prüfeinrichtung zugänglich abgespeichert wird.
DE10337256A 2002-11-21 2003-08-13 Integrierte Schaltkreisanordnung und Verfahren zur Herstellung derselben Ceased DE10337256A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10337256A DE10337256A1 (de) 2002-11-21 2003-08-13 Integrierte Schaltkreisanordnung und Verfahren zur Herstellung derselben

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10254558 2002-11-21
DE10254558.8 2002-11-21
DE10337256A DE10337256A1 (de) 2002-11-21 2003-08-13 Integrierte Schaltkreisanordnung und Verfahren zur Herstellung derselben

Publications (1)

Publication Number Publication Date
DE10337256A1 true DE10337256A1 (de) 2004-06-09

Family

ID=32308655

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10337256A Ceased DE10337256A1 (de) 2002-11-21 2003-08-13 Integrierte Schaltkreisanordnung und Verfahren zur Herstellung derselben

Country Status (1)

Country Link
DE (1) DE10337256A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1691413A1 (de) * 2005-02-11 2006-08-16 Axalto SA Falschungssichere elektronische Komponente
DE102006022360A1 (de) * 2006-05-12 2007-11-15 Infineon Technologies Ag Abschirmvorrichtung
EP2306518A1 (de) * 2009-10-05 2011-04-06 STMicroelectronics (Rousset) SAS Methode zum Schutz einer integrierten Schaltung vor Analyse durch Laserbestrahlung.
FR2951016A1 (fr) * 2009-10-05 2011-04-08 St Microelectronics Rousset Procede de protection d'une puce de circuit integre contre des attaques laser
FR2950997A1 (fr) * 2009-10-05 2011-04-08 St Microelectronics Rousset Puce de circuit integre protegee contre des attaques laser
DE102006062844B4 (de) * 2006-05-12 2016-11-17 Infineon Technologies Ag Abschirmvorrichtung zum Abschirmen von elektromagnetischer Strahlung
EP3188231A1 (de) * 2015-12-29 2017-07-05 Secure-IC SAS System und verfahren zum schutz einer integrierten schaltungsvorrichtung (ic)
WO2017186887A1 (en) * 2016-04-29 2017-11-02 Nagravision Sa Integrated circuit device with a protective layer for absorbing laser radiation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468990A (en) * 1993-07-22 1995-11-21 National Semiconductor Corp. Structures for preventing reverse engineering of integrated circuits
DE10003112C1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Chip mit allseitigem Schutz sensitiver Schaltungsteile vor Zugriff durch Nichtberechtigte durch Abschirmanordnungen (Shields) unter Verwendung eines Hilfschips
WO2002021596A2 (de) * 2000-09-06 2002-03-14 Infineon Technologies Ag Halbleiterchip mit einer schutzabdeckung und zugehöriges herstellungsverfahren
DE10058078C1 (de) * 2000-11-23 2002-04-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung
DE10065895C1 (de) * 2000-11-17 2002-05-23 Infineon Technologies Ag Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung
US20020096744A1 (en) * 2001-01-24 2002-07-25 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using etched passivation openings in integrated circuits
DE10105725A1 (de) * 2001-02-08 2002-09-05 Infineon Technologies Ag Abschirmvorrichtung für integrierte Schaltungen

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468990A (en) * 1993-07-22 1995-11-21 National Semiconductor Corp. Structures for preventing reverse engineering of integrated circuits
DE10003112C1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Chip mit allseitigem Schutz sensitiver Schaltungsteile vor Zugriff durch Nichtberechtigte durch Abschirmanordnungen (Shields) unter Verwendung eines Hilfschips
WO2002021596A2 (de) * 2000-09-06 2002-03-14 Infineon Technologies Ag Halbleiterchip mit einer schutzabdeckung und zugehöriges herstellungsverfahren
DE10065895C1 (de) * 2000-11-17 2002-05-23 Infineon Technologies Ag Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung
DE10058078C1 (de) * 2000-11-23 2002-04-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung
US20020096744A1 (en) * 2001-01-24 2002-07-25 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using etched passivation openings in integrated circuits
WO2002059964A2 (en) * 2001-01-24 2002-08-01 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using etched passivation openings in passivation layer
DE10105725A1 (de) * 2001-02-08 2002-09-05 Infineon Technologies Ag Abschirmvorrichtung für integrierte Schaltungen

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1691413A1 (de) * 2005-02-11 2006-08-16 Axalto SA Falschungssichere elektronische Komponente
WO2006085188A2 (en) * 2005-02-11 2006-08-17 Axalto Sa Electronic component protected against the attacks
WO2006085188A3 (en) * 2005-02-11 2006-09-28 Axalto Sa Electronic component protected against the attacks
US8330261B2 (en) 2005-02-11 2012-12-11 Gemalto Sa Method to manufacture a silicon wafer electronic component protected against the attacks and such a component
DE102006022360A1 (de) * 2006-05-12 2007-11-15 Infineon Technologies Ag Abschirmvorrichtung
DE102006022360B4 (de) * 2006-05-12 2009-07-09 Infineon Technologies Ag Abschirmvorrichtung
US9659877B2 (en) 2006-05-12 2017-05-23 Infineon Technologies Ag Shielding device
DE102006062844B4 (de) * 2006-05-12 2016-11-17 Infineon Technologies Ag Abschirmvorrichtung zum Abschirmen von elektromagnetischer Strahlung
US8513782B2 (en) 2006-05-12 2013-08-20 Infineon Technologies Ag Shielding device
US7999358B2 (en) 2006-05-12 2011-08-16 Infineon Technologies Ag Shielding device
US8399280B2 (en) 2009-10-05 2013-03-19 Stmicroelectronics (Rousset) Sas Method for protecting an integrated circuit chip against laser attacks
FR2950997A1 (fr) * 2009-10-05 2011-04-08 St Microelectronics Rousset Puce de circuit integre protegee contre des attaques laser
US8779552B2 (en) 2009-10-05 2014-07-15 Stmicroelectronics (Rousset) Sas Integrated circuit chip protected against laser attacks
FR2951016A1 (fr) * 2009-10-05 2011-04-08 St Microelectronics Rousset Procede de protection d'une puce de circuit integre contre des attaques laser
EP2306518A1 (de) * 2009-10-05 2011-04-06 STMicroelectronics (Rousset) SAS Methode zum Schutz einer integrierten Schaltung vor Analyse durch Laserbestrahlung.
EP3188231A1 (de) * 2015-12-29 2017-07-05 Secure-IC SAS System und verfahren zum schutz einer integrierten schaltungsvorrichtung (ic)
CN106960842A (zh) * 2015-12-29 2017-07-18 智能Ic卡公司 用于保护集成电路器件的系统和方法
US10236262B2 (en) 2015-12-29 2019-03-19 Secure-Ic Sas System and method for protecting an integrated circuit (IC) device
CN106960842B (zh) * 2015-12-29 2020-09-22 智能Ic卡公司 用于保护集成电路器件的系统和方法
EP4216274A3 (de) * 2015-12-29 2023-09-27 Secure-IC SAS System und verfahren zum schutz einer integrierten schaltungsvorrichtung
WO2017186887A1 (en) * 2016-04-29 2017-11-02 Nagravision Sa Integrated circuit device with a protective layer for absorbing laser radiation
CN109417052A (zh) * 2016-04-29 2019-03-01 纳格拉维森公司 具有用于吸收激光辐射的保护层的集成电路器件
US11658133B2 (en) 2016-04-29 2023-05-23 Nagravision Sa Integrated circuit device

Similar Documents

Publication Publication Date Title
DE112004000248B4 (de) SONOS-Flash-Speichereinrichtungen und Verfahren zum Schützen einer SONOS-Flash-Speichereinrichtung vor UV-induzierter Aufladung
DE102015112669A1 (de) Erkennung und vereitelung von über die rückseite erfolgenden angriffen auf gesicherte systeme
EP0993653B1 (de) Verfahren und anordnung zum schutz von elektronischen recheneinheiten, insbesondere von chipkarten
DE102019106603B4 (de) Verfahren zum Verhindern einer Silizid-Verunreinigung während der Herstellung von Mikroprozessoren mit eingebettetem Flash-Speicher und Vorrichtung mit Speichermatrix und Monitorzelle
EP0514708B1 (de) Schutzvorrichtung für Schaltungsteile und/oder Daten in einem elektrotechnischen Gerät
WO2002043147A1 (de) Integrierte schaltungsanordnung mit analysierschutz und verfahren zur herstellung der anordnung
DE2916426A1 (de) Halbleiteranordnung
DE10337256A1 (de) Integrierte Schaltkreisanordnung und Verfahren zur Herstellung derselben
DE10120520A1 (de) Halbleiterbauelement und Herstellungsverfahren
EP1114460B1 (de) Halbleiterchip mit oberflächenabdeckung
EP1102320B1 (de) Sicherheits-ROM-Speicherzelle und Verfahren zu deren Herstellung
DE19620032C2 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE3044983A1 (de) Integrierte schaltungsanordnung mit transistorelementen
DE10154392A1 (de) Ladungsdetektor-Halbleiterbauelement, System aus einem Ladungsdetektor-Halbleiterbauelement und einem Referenz-Halbleiterbauelement, Wafer, Verwendung eines Wafers und Verfahren zur qualitativen und quantitativen Messung einer Aufladung eines Wafers
EP1362332B1 (de) Zeiterfassungsvorrichtung und zeiterfassungsverfahren unter verwendung eines halbleiterelements
EP0221351A1 (de) Integrierte Halbleiterschaltung mit einem elektrisch leitenden Flächenelement
DE10065339B4 (de) Kapazitiver Sensor als Schutzvorrichtung gegen Angriffe auf einen Sicherheitschip
WO2001037230A1 (de) Elektronisches bauelement und verfahren zum schützen einer in dem bauelement enthaltenen integrierten schaltung
DE69821409T2 (de) Halbleiteranordnung mit Sicherheitsschaltung zum Verhindern illegalen Zugriffs
DE10251317B4 (de) Halbleiterchip
DE102017123508A1 (de) Verfahren, und Speichermedium sowie Vorrichtung zum Durchführen desselben
DE102007051788A1 (de) Halbleiterchip mit einer Schutzschicht und Verfahren zum Betrieb eines Halbleiterchip
EP1428254A2 (de) Ic-chip mit schutzstruktur
DE4426121B4 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE19841676A1 (de) Zugriffsgeschützter Datenträger

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20121016